薄膜トランジスタ、表示装置、および電子機器
【課題】酸化物半導体層の還元および酸素欠陥による劣化を防止でき、これにより長期に安定した特性を維持可能な薄膜トランジスタを提供することを目的とする。
【解決手段】非晶質酸化物からなる酸化物半導体層７と、この酸化物半導体層７に接して設けられたソース電極９ｓおよびドレイン電極９ｄとを備えている。そして特に、ソース電極９ｓおよびドレイン電極９ｄが、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されている。また、酸化物半導体層７は、酸化物材料からなる絶縁ゲート絶縁膜５および絶縁膜１１で覆われている。
【解決手段】非晶質酸化物からなる酸化物半導体層７と、この酸化物半導体層７に接して設けられたソース電極９ｓおよびドレイン電極９ｄとを備えている。そして特に、ソース電極９ｓおよびドレイン電極９ｄが、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されている。また、酸化物半導体層７は、酸化物材料からなる絶縁ゲート絶縁膜５および絶縁膜１１で覆われている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質酸化物からなる半導体層を用いた薄膜トランジスタ、この薄膜トランジスタを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置のような薄型の表示装置を駆動させるための薄膜トランジスタの活性層として、Ｉｎ、Ｚｎ、Ｇａ、Ｏを用いた非晶質酸化物からなる半導体層（以下、酸化物半導体層と記す）の適用が検討されている。酸化物半導体層は、蒸着法やスパッタリング法によって室温で成膜されるため、プラスチック基板上への成膜が可能である。またこの薄膜トランジスタにおいては、酸化物半導体層に接して設けられるソース電極／ドレイン電極として、Au/Ti、Pt/Ti、Zinc Gallium Oxideが用いられており、良好なトランジスタ特性が得られるとしている（下記特許文献１、非特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３５８０号公報
【非特許文献】
【０００４】
【非特許文献１】K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano, and H.Hosono、「Nature(London)」、(2004年)、Vol.432、p.488〜p.492
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体層を構成する非晶質酸化物は、水素や窒素などによって還元され易い。このような非晶質酸化物の還元は、酸化物半導体層の劣化による薄膜トランジスタの閾値電圧のバラツキや電流（Ｉｄｓ）−電圧（Ｖｄｓ）特性の変動など、トランジスタ特性の劣化を引き起す要因となる。
【０００６】
そこで本発明は、酸化物半導体層の還元による劣化を防止でき、これにより長期に安定した特性を維持可能な薄膜トランジスタを提供すること、さらにこの薄膜トランジスタを用いることで長期信頼性に優れた表示装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
このような目的を達成するための本発明の薄膜トランジスタは、非晶質酸化物からなる半導体層と、この半導体層に接して設けられたソース電極およびドレイン電極とを備えている。そして特に、ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されていることを特徴としている。
【０００８】
また本発明は、このような構成の薄膜トランジスタに接続する画素電極を備えた表示装置、さらにはこの薄膜トランジスタを備えた電子機器でもある。
【０００９】
上述した本発明構成の薄膜トランジスタによれば、ソース電極およびドレイン電極を構成するイリジウムまたは酸化イリジウムは、水素や窒素などの還元性の原子や分子、さらには酸素の拡散防止効果を有している。このため、ソース電極およびドレイン電極を介して、非晶質酸化物からなる半導体層に水素や窒素などの還元性の原子や分子が拡散供給されることが防止されると共に、非晶質酸化物からなる半導体層から酸素が拡散脱離することが防止される。これにより、非晶質酸化物からなる半導体層の還元による劣化および酸素欠陥による劣化を抑制できる。
【発明の効果】
【００１０】
以上説明したように本発明によれば、非晶質酸化物からなる半導体層の還元による劣化および酸素欠陥による劣化を抑制できるため、薄膜トランジスタの特性を長期に安定化させることが可能である。また、この薄膜トランジスタを用いた表示装置および電子機器の長期信頼性を維持することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態のボトムゲート型の薄膜トランジスタの断面構成図である。
【図２】第１実施形態の薄膜トランジスタの製造工程図である。
【図３】第１実施形態の変形例の薄膜トランジスタの断面構成図である。
【図４】第２実施形態のトップムゲート型の薄膜トランジスタの断面構成図である。
【図５】第２実施形態の薄膜トランジスタの製造工程図である。
【図６】第３実施形態の液晶表示装置の断面構成図である。
【図７】液晶表示装置の回路構成の一例を示す図である。
【図８】第４実施形態の液晶表示装置の断面構成図である。
【図９】第５実施形態の有機ＥＬ表示装置の断面構成図である。
【図１０】有機ＥＬ表示装置の回路構成の一例を示す図である。
【図１１】第６実施形態の有機ＥＬ表示装置の断面構成図である。
【図１２】本発明の表示装置を用いたテレビを示す斜視図である。
【図１３】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１４】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図１５】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図１６】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１２】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（ボトムゲート型の薄膜トランジスタ）
２．第２実施形態（トップゲート型の薄膜トランジスタ）
３．第３実施形態（ボトムゲート型の薄膜トランジスタを用いた液晶表示装置の例）
４．第４実施形態（トップゲート型の薄膜トランジスタを用いた液晶表示装置の例）
５．第５実施形態（ボトムゲート型の薄膜トランジスタを用いた有機ＥＬ表示装置の例）
６．第６実施形態（トップゲート型の薄膜トランジスタを用いた有機ＥＬ表示装置の例）
７．第７実施形態（電子機器の例）
【００１３】
≪１．第１実施形態≫
＜薄膜トランジスタの構成＞
図１には、第１実施形態の薄膜トランジスタＴｒ1の断面構成図を示す。この図に示す薄膜トランジスタＴｒ１は、非晶質酸化物からなる半導体層（酸化物半導体層）を活性層として用いたボトムゲート型の薄膜トランジスタＴｒ1であり、次のように構成されている。
【００１４】
すなわち基板１上には、ゲート電極３がパターン形成されており、これを覆う状態で酸化物材料を用いて構成されたゲート絶縁膜５が設けられている。このゲート絶縁膜５上には、ゲート電極３上に重ねて非晶質酸化物からなる半導体層（以下、酸化物半導体層）７が設けられている。さらに、酸化物半導体層７が設けられたゲート絶縁膜５上には、ゲート電極３を挟んで対向する位置に、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられている。またさらに、酸化物半導体層７と、ソース電極９ｓおよびドレイン電極９ｄとが設けられたゲート絶縁膜５上は、酸化物材料を用いて構成された絶縁膜１１で覆われている。
【００１５】
これにより、酸化物半導体層７は、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。以下、各構成要素の詳細を、基板１側から順に説明する。
【００１６】
基板１は、表面側の絶縁性が保たれた構成であれば良く、ガラス基板、プラスチック基板、金属箔基板を絶縁膜で覆った基板などが用いられる。以上のような基板１は、表面が水素の拡散防止用の窒化酸化シリコン膜で覆われていることが好ましい。特にプラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。
【００１７】
ガラス基板としては、無アルカリガラス基板が用いられる。プラスチック基板としては、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリオレフィン（ＰＯ）、ポリピロメリットイミド（ＰＰＩ）、ポリ-p-フェニレンテレフタラミド（Kevlar）などが用いられる。耐熱性の点では、ポリエーテルスルフォン（ＰＥＳ）、ポリオレフィン（ＰＯ）、ポリピロメリットイミド（ＰＰＩ）、ポリ-p-フェニレンテレフタラミド（Kevlar）が好ましい。また、金属箔基板としては、例えばステンレス基板が用いられる。
【００１８】
ゲート電極３は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。一例としてはＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造、あるいはＭｏ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造、さらにはＡｌ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造が用いられる。
【００１９】
ゲート絶縁膜５は、酸化物材料を用いて構成されることとする。特に好ましい酸化物材料としては、酸素供給能力を有する酸化物材料が好適に用いられる。このような酸化物材料として、例えば、Ｙ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が例示される。またゲート絶縁膜５は、酸化物材料以外の他の絶縁性材料からなる膜（例えば窒化膜）との積層構造であっても良い。ゲート絶縁膜５が積層構造である場合には、酸化物半導体層７と接する側の界面層が、これらの酸化物材料を用いて構成されていることとする。
【００２０】
酸化物半導体層７は、非晶質酸化物からなり、典型的にはＩｎ、Ｚｎ、Ｇａ、Ｏからなる非晶質酸化物からなる層が用いられる。またこの他にも、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物で構成されていても良い。さらに、非晶質酸化物内の酸素を安定化させることを目的として、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒを、１種類以上含んでいても良い。
【００２１】
このような酸化物半導体層７を用いた薄膜トランジスタＴｒ１においては、酸素以外の材料の組成比を制御することにより、閾値電圧を再現性良く制御することが可能である。例えば、非晶質ＩｎＺｎＯ薄膜からなる酸化物半導体層７であれば、原子組成比をＩｎ／Ｚｎ＝１．０〜３．０の範囲で制御することで、閾値電圧を２〜１０Ｖの範囲で再現性良く制御することが可能である。また、非晶質ＩｎＧａＺｎＯ薄膜からなる酸化物半導体層７であれば、原子組成比をＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲で制御することで、閾値電圧を２〜１０Ｖの範囲で再現性良く制御することが可能である。またソース−ドレイン間電流（Ｉｄｓ）は１．０×１０-4〜２．０×１０-3Ａの値を示す。
【００２２】
ソース電極９ｓおよびドレイン電極９ｄは、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されている。これらのソース電極９ｓおよびドレイン電極９ｄは積層構造であっても良く、特に酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる層で構成されていることが重要である。この場合、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる層に積層させて、導電性の良好な材料からなる層を設けることが好ましい。
【００２３】
このようなソース電極９ｓおよびドレイン電極９ｄの層構造は、例えば上層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層構造が例示される。また、他の例として上層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層構造が例示される。これらの構造において、Ｉｒ層の膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００２４】
絶縁膜１１は、ゲート絶縁膜５と同様の酸化物材料を用いて構成されることとする。特に好ましい酸化物材料としては、ゲート絶縁膜５を構成する酸化物材料と同様に、酸素供給能力を有する酸化物材料が用いられる。このような酸化物材料は、例えば、Ｙ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が好適に用いられる。また絶縁膜１１は、酸化物材料以外の他の絶縁性材料からなる膜（例えば窒化膜）との積層構造であっても良い。絶縁膜１１が積層構造である場合には、酸化物半導体層７と接する側の界面層が、これらの酸化物材料を用いて構成されていることとする。
【００２５】
以上のような構成の薄膜トランジスタＴｒ１では、ソース電極９ｓおよびドレイン電極９ｄを構成するイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）は、水素や窒素などの還元性の原子や分子、さらには酸素の拡散防止効果を有している。このため、ソース電極９ｓおよびドレイン電極９ｄを介して、酸化物半導体層７に水素や窒素などの還元性の原子や分子が拡散供給されることが防止されると共に、酸化物半導体層７から酸素が拡散脱離することが防止される。また、酸化物半導体層７は、このようなソース電極９ｓおよびドレイン電極９ｄが接する部分以外は、酸化物材料からなる絶縁膜５および絶縁膜１１で覆われている。このため、これらの絶縁膜５，１１からの酸素の拡散脱離も防止される。そして、以降のプロセスにおいて発生する水素や窒素などの還元性の原子や分子拡散、さらには酸素の拡散脱離を防止できる。
【００２６】
この結果、酸化物半導体層７の還元による劣化および酸素欠陥による劣化を抑制でき。薄膜トランジスタＴｒ１の特性を長期に安定化させることが可能である。
【００２７】
さらに、ソース電極９ｓおよびドレイン電極９ｄを構成するイリジウム（Ｉｒ）および酸化イリジウム（ＩｒＯ2）は、ＡｕやＰｕと比較して、酸化物半導体層７を構成する非晶質酸化物との密着性が良好である。このため、これらの界面での内部応力による膜剥がれを防止することも可能になり、この点においても信頼性の向上を図ることが可能である。
【００２８】
また上記薄膜トランジスタＴｒ１は、上述したように酸化物半導体層７を構成する非晶質酸化物材料の組成比を制御することにより、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）は１．０×１０-4〜２．０×１０-3Ａの値を示す。したがって、第３実施形態以降に示すように、液晶表示装置や有機ＥＬ表示装置の駆動用トランジスタとして最適であり、これらの表示装置を長期的に高い安定性で精密に行うことができる。
【００２９】
＜薄膜トランジスタの製造方法＞
第１実施形態の薄膜トランジスタＴｒ１の製造方法を、図２の断面工程図に基づいて詳細に説明する。
【００３０】
先ず、図２（１）に示すように、表面が絶縁性の基板１を用意する。この基板１は、例えば、厚さ１ｍｍの無アルカリガラス基板、プラスチック基板、またはステンレス基板上に、水素の拡散防止用の酸化窒化シリコン膜を３００ｎｍの膜厚で成膜してなる。酸化窒化シリコン膜の成膜は、プラズマＣＶＤ法またはスパッタリング法など、成膜方法が限定されることはない。
【００３１】
次に、基板１上に、ゲート電極３をパターン形成する。この際、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）、またはＭｏ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法によって成膜する。その後、ホトリソグラフィー法によって、積層膜上にレジストパターンを形成し、これをマスクにして積層膜をパターンエッチングすることによりゲート電極３を得る。積層膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００３２】
次に図２（２）に示すように、ゲート電極３が形成された基板１上に、上述した酸化物材料を用いて構成されたゲート絶縁膜５を成膜する。ゲート絶縁膜５の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、または原子層気相成長法（Atomic Layer Deposition：ＡＬＤ）等が適用される。
【００３３】
例えば酸化物材料として酸化アルミニウムからなるゲート絶縁膜５を成膜する場合であれば、プラズマＣＶＤ法、スパッタリング法等によって１００ｎｍの膜厚で成膜し、ＡＬＤ法によって３０ｎｍの膜厚で成膜する。
【００３４】
ゲート絶縁膜５の成膜をＡＬＤ法によって行う場合、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０〜３５０℃に保持した基板１に、各原子を含有する原料ガスを交互に供給することで、酸化物材料からなるゲート絶縁膜５を成膜する。この際に用いる原料ガスは、酸化物材料毎に以下のようである。
【００３５】
Ａｌ2Ｏ3：Ａｌ（ＣＨ3）3、Ｈ2Ｏ
ＨｆＯ2：Ｈｆ［Ｎ（ＣＨ3)2]4、Ｈ2Ｏ
Ｙ2Ｏ3：Ｙ（ＣｐＣＨ3）3、Ｈ2Ｏ：（Ｃｐ=cyclopentadienyl）
Ｔａ2Ｏ5：Ｔａ（ＯＣ2Ｈ5）5、Ｈ2Ｏ
ＭｇＯ：Ｍｇ（ｔｈｄ）2、Ｏ3：（thd=2,2,6,6-tetramethyl-3,5-heptanedionate）
ＺｒＯ2：ＺｒＣｐ2Ｃｌ2、Ｏ3
Ｎｂ2Ｏ5：Ｎｂ（ＯＥｔ）5、Ｈ2Ｏ
ＣｅＯ2：Ｃｅ（ｔｈｄ）4、Ｏ3
Ｎｄ2Ｏ3：Ｎｄ（ｔｈｄ）3、Ｏ3
Ｓｍ2Ｏ3：Ｓｍ（ｔｈｄ）3、Ｏ3
Ｅｕ2Ｏ3：Ｅｕ（ｔｈｄ）3、Ｏ3
Ｇａ2Ｏ3：Ｇａ（ａｃａｃ）3、Ｏ3：（acac=acetylacetonate）
Ｄｙ2Ｏ3：Ｄｙ（ｔｈｄ）3、Ｏ3
Ｈｏ2Ｏ3：Ｈｏ（ｔｈｄ）3、Ｏ3
Ｅｒ2Ｏ3：Ｅｒ（ｔｈｄ）3、Ｏ3
Ｔｍ2Ｏ3：Ｔｍ（ｔｈｄ）3、Ｏ3
ＳｉＯ2：ＳｉＣｌ2Ｈ2、Ｈ2Ｏ
【００３６】
またゲート絶縁膜５の成膜をＡＬＤ法によって行う場合であって、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、基板１を加熱しないかまたは低温で加熱した状態で、各原子を含有する原料ガスを交互に供給することで、酸化物材料からなるゲート絶縁膜５を成膜する。この際に用いる原料ガスは、酸化物材料毎に以下のようである。
【００３７】
Ａｌ2Ｏ3：Ａｌ（ＣＨ3）3、Ｏ3を１０重量％以上含む酸素ガス
ＨｆＯ2：Ｈｆ［Ｎ（ＣＨ3)2]4、Ｏ3を１０重量％以上含む酸素ガス
Ｙ2Ｏ3：Ｙ（ＣｐＣＨ3）3、Ｏ3を１０重量％以上含む酸素ガス：（Ｃｐ=cyclopentadienyl）
Ｔａ2Ｏ5：Ｔａ（ＯＣ2Ｈ5）5、Ｏ3を１０重量％以上含む酸素ガス
ＭｇＯ：Ｍｇ（ｔｈｄ）2、Ｏ3：（thd=2,2,6,6-tetramethyl-3,5-heptanedionate） ＺｒＯ2：ＺｒＣｐ2Ｃｌ2、Ｏ3
Ｎｂ2Ｏ5：Ｎｂ（ＯＥｔ）5、Ｈ2Ｏ
ＣｅＯ2：Ｃｅ（ｔｈｄ）4、Ｏ3
Ｎｄ2Ｏ3：Ｎｄ（ｔｈｄ）3、Ｏ3
Ｓｍ2Ｏ3：Ｓｍ（ｔｈｄ）3、Ｏ3
Ｅｕ2Ｏ3：Ｅｕ（ｔｈｄ）3、Ｏ3
Ｇａ2Ｏ3：Ｇａ（ａｃａｃ）3、Ｏ3：（acac=acetylacetonate）
Ｄｙ2Ｏ3：Ｄｙ（ｔｈｄ）3、Ｏ3
Ｈｏ2Ｏ3：Ｈｏ（ｔｈｄ）3、Ｏ3
Ｅｒ2Ｏ3：Ｅｒ（ｔｈｄ）3、Ｏ3
Ｔｍ2Ｏ3：Ｔｍ（ｔｈｄ）3、Ｏ3
ＳｉＯ2：ＳｉＣｌ2Ｈ2、Ｈ2Ｏ
【００３８】
尚、ゲート絶縁膜５として、積層膜を用いる場合であれば、最上層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００３９】
次に、図２（３）に示すように、酸化物材料を用いたゲート絶縁膜５上に、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物からなる酸化物半導体層７をパターン形成する。この場合、先ず非晶質酸化物からなる膜を成膜する。非晶質酸化物からなる膜の成膜は、例えば次のように行う。
【００４０】
一例として、非晶質ＩｎＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｚｎ＝１．０〜３．０の範囲となるようにスパッタリングターゲット組成と成膜条件を最適化したスパッタリング法を行う。これにより、膜厚５０ｎｍの非晶質ＩｎＺｎＯ薄膜を成膜する。この時の成膜条件は、アルゴンおよび酸素の混合ガス圧が０．１〜１０Ｐａで、酸素分圧が１〜１０％の範囲に収まることが望ましい。この非晶質ＩｎＺｎＯ薄膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを1種類以上含ませても良い。
【００４１】
また他の例として、非晶質ＩｎＧａＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲となるように、スパッタリングターゲットの原子組成と成膜条件を最適化したスパッタリング法を行う。これにより、膜厚８０ｎｍの非晶質ＩｎＧａＺｎＯ薄膜を成膜する。この時の成膜条件は、アルゴンおよび酸素の混合ガス圧が０．１〜１０Ｐａで、酸素分圧が１〜２０％の範囲に収まることが望ましい。この非晶質ＩｎＧａＺｎＯ膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを１種類以上含ませても良い。
【００４２】
以上のようにして非晶質酸化物からなる膜を成膜した後には、リソグラフィー法によって非晶質酸化物からなる膜上にレジストパターンを形成し、これをマスクにして非晶質酸化物からなる膜をパターンエッチングする。これにより、非晶質酸化物からなる酸化物半導体層７をパターン形成する。非晶質酸化物からなる膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００４３】
図２（４）に示すように、酸化物半導体層７が形成されたゲート絶縁膜５上に、ソース電極９ｓおよびドレイン電極９ｄをパターン形成する。ここでは先ず、酸化物半導体層７に接する部分が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる電極形成層を成膜する。このような電極形成層の成膜は、例えば次のように行う。
【００４４】
一例として、電極形成層の成膜は、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層膜を、ＩｒＯ2層から順にスパッタリング法を適用して行う。ＩｒＯ2の成膜においては、アルゴン、酸素の混合ガス圧が０．１〜１０Ｐaで、酸素分圧が１〜２０％の範囲に収まること条件であることが望ましい。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００４５】
また他の例として、電極形成層の成膜は、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層膜を、Ｉｒ層から順にスパッタ法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００４６】
このように電極形成層を成膜した後には、リソグラフィー法によって電極形成層上にレジストパターンを形成し、これをマスクにして電極形成層をパターンエッチングする。これにより、酸化物半導体層７に接する最下層がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。電極形成層のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００４７】
その後は、図１に示したように、ソース電極９ｓおよびドレイン電極９ｄが形成されたゲート絶縁膜５上に、上述した酸化物材料を用いて構成された絶縁膜１１を成膜する。この絶縁膜１１を構成する酸化物材料からなる膜の成膜は、上述したゲート絶縁膜５の成膜と同様に行われ、絶縁膜１１の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。
【００４８】
尚、絶縁膜１１として、積層膜を用いる場合であれば、酸化物半導体層７に接する最下層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００４９】
また以上のように絶縁膜１１を成膜した後には、５〜３０重量％のオゾンを含む酸素雰囲気中での酸化処理を行うことにより、酸化物半導体層７およびゲート絶縁膜５の酸素欠陥を除去する。ここでは、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０℃〜４５０℃の温度範囲で１時間程度の酸化処理を行う。一方、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、５０〜１００℃の温度範囲で１時間程度の酸化処理を行う。
【００５０】
以上により、図１を用いて説明したように、液晶表示装置や有機ＥＬ表示装置の駆動用として最適であって、トランジスタ特性の長期安定化が図られた薄膜トランジスタＴｒ１を得ることができる。
【００５１】
＜第１実施形態の変形例＞
図３に示す薄膜トランジスタＴｒ１’は、第１実施形態で説明したボトムゲート型の薄膜トランジスタの変形例である。図３に示す変形例の薄膜トランジスタＴｒ１’が、図１の薄膜トランジスタＴｒ１と異なるところは、酸化物半導体層７を覆う絶縁膜１１と、ソース電極９ｓおよびドレイン電極９ｄとの積層順であり、他の構成は同様である。このため同様の構成要素には同一の符号を付し重複する説明は省略する。
【００５２】
すなわち、基板１上には、ゲート電極３がパターン形成されており、これを覆う状態で酸化物材料を用いて構成されたゲート絶縁膜５が設けられている。このゲート絶縁膜５上には、ゲート電極３上に重ねて非晶質酸化物からなる半導体層（以下、酸化物半導体層）７が設けられている。そしてこの酸化物半導体層７を覆う状態で、酸化物材料を用いて構成された絶縁膜１１が設けられている。この絶縁膜１１には、ゲート電極３の両脇において酸化物半導体層７に達する２ヶ所の開口部１１ａが設けられている。このような絶縁膜１１上には、開口部１１ａにおいて酸化物半導体層７に接する状態で、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられている。
【００５３】
以上により、酸化物半導体層７は、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。
【００５４】
ここで、ゲート絶縁膜５および絶縁膜１１は、少なくとも酸化物半導体層７に接する側の界面層が酸化物材料で構成されていれば積層構造であっても単層構造であっても良いことは第１実施形態と同様である。また、ソース電極９ｓおよびドレイン電極９ｄは、酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）からなる層で構成され、さらに導電性の良好な材料を積層させることが好ましいことも、第１実施形態と同様である。
【００５５】
以上のような構成の薄膜トランジスタＴｒ１’であっても、酸化物半導体層７が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。このため、第１実施形態の薄膜トランジスタＴｒ１と同様の効果を得ることが可能である。すなわち、酸化物半導体層７への水素や窒素などの還元性の原子や分子拡散、さらには酸化物半導体層７からの酸素の拡散脱離を防止できるため、薄膜トランジスタＴｒ1’の特性を長期に安定化させることが可能である。また、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いたソース電極９ｓおよびドレイン電極９ｄと、酸化物半導体層７を構成する非晶質酸化物との密着性が良好であるため、内部応力による膜剥がれを防止することも可能である。
【００５６】
尚、このような変形例の薄膜トランジスタＴｒ１’の製造は、第１実施形態の製造手順を変更すれば良い。つまり、酸化物半導体層７をパターン形成した後に絶縁膜１１を成膜し、絶縁膜１１に開口部１１ａを設ける工程を追加で行った後、ソース電極９ｓおよびドレイン電極９ｄのパターン形成を行えば良い。各工程の詳細は、第１実施形態で説明したと同様である。また追加した絶縁膜１１に開口部１１ａを設ける工程は、リソグラフィー法によって形成したレジストパターンをマスクに絶縁膜１１をエッチングすれば良い。
【００５７】
≪２．第２実施形態≫
＜薄膜トランジスタの構成＞
図４には、第２実施形態の薄膜トランジスタＴｒ２の断面構成図を示す。この図に示す薄膜トランジスタＴｒ２は、非晶質酸化物からなる半導体層（酸化物半導体層）を活性層として用いたトップゲート型の薄膜トランジスタＴｒ２であり、次のように構成されている。尚、第１実施形態と同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００５８】
すなわち基板１上には、酸化物材料を用いて構成された絶縁膜１１が設けられている。絶縁膜１１上には、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられ、さらにソース電極９ｓ−ドレイン電極９ｄ間にわたって非晶質酸化物からなる酸化物半導体層７が設けられている。またこれらを覆う状態で、酸化物材料を用いて構成されたゲート絶縁膜５が設けられ、この上部におけるソース電極９ｓ−ドレイン電極９ｄ間にゲート電極３が設けられている。
【００５９】
これにより、第１実施形態と同様に、酸化物半導体層７は、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。
【００６０】
ここで、絶縁膜１１およびゲート絶縁膜５は、少なくとも酸化物半導体層７に接する側の界面層が酸化物材料で構成されていれば積層構造であっても単層構造であっても良いことは第１実施形態と同様である。これらの絶縁膜１１およびゲート絶縁膜５に用いられる酸化物材料は、第１実施形態で説明したと同様のＹ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が好適に用いられる。
【００６１】
また、ソース電極９ｓおよびドレイン電極９ｄは、酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）からなる層で構成され、さらに導電性の良好な材料を積層させることが好ましいことも、第１実施形態と同様である。このようなソース電極９ａおよびドレイン電極９ｄの構造例は、第１実施形態と同様であり、例えば下層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層構造が例示される。また、他の例として下層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層構造が例示される。これらの構造において、Ｉｒ層の膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましいことも第１実施形態と同様である。
【００６２】
以上のような構成の薄膜トランジスタＴｒ２であっても、酸化物半導体層７が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。このため、第１実施形態の薄膜トランジスタＴｒ１と同様の効果を得ることが可能である。すなわち、酸化物半導体層７への水素や窒素などの還元性の原子や分子拡散、さらには酸化物半導体層７からの酸素の拡散脱離を防止できるため、薄膜トランジスタＴｒ２の特性を長期に安定化させることが可能である。また、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いたソース電極９ｓおよびドレイン電極９ｄと、酸化物半導体層７を構成する非晶質酸化物との密着性が良好であるため、内部応力による膜剥がれを防止することも可能である。
【００６３】
＜薄膜トランジスタの製造方法＞
第２実施形態の薄膜トランジスタＴｒ２の製造方法を、図５の断面工程図に基づいて詳細に説明する。
【００６４】
先ず、図５（１）に示すように、表面が絶縁性の基板１を用意する。この基板１は、例えば第１実施形態と同様であり、厚さ１ｍｍの無アルカリガラス基板、プラスチック基板、またはステンレス基板上に、水素の拡散防止用の酸化窒化シリコン膜を３００ｎｍの膜厚で成膜してなる。酸化窒化シリコン膜の成膜は、プラズマＣＶＤ法またはスパッタリング法など、成膜方法が限定されることはない。
【００６５】
次に、この基板１上に、上述した酸化物材料を用いて構成された絶縁膜１１を成膜する。この絶縁膜１１を構成する酸化物材料からなる膜の成膜は、第１実施形態と同様であって成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。一例として、酸化アルミニウムからなる絶縁膜１１を膜厚１００ｎｍで成膜する。尚、絶縁膜１１として、積層膜を用いる場合であれば、最上層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００６６】
次に図５（２）に示すように、絶縁膜１１上に、ソース電極９ｓおよびドレイン電極９ｄをパターン形成する。ここでは先ず、酸化物半導体層７に接する部分が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる電極形成層を成膜する。このような電極形成層の成膜は、例えば次のように行う。
【００６７】
一例として、電極形成層の成膜は、Ｉｒ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００６８】
また他の例として、電極形成層の成膜は、ＩｒＯ2（３０ｎｍ）／Ｉｒ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタ法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００６９】
このように電極形成層を成膜した後には、リソグラフィー法によって電極形成層上にレジストパターンを形成し、これをマスクにして電極形成層をパターンエッチングする。これにより、最上層がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。電極形成層のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７０】
その後、図５（３）に示すように、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物からなる酸化物半導体層７をパターン形成する。この場合、先ず非晶質酸化物からなる膜を成膜する。非晶質酸化物からなる膜の成膜は、第１実施形態と同様である。
【００７１】
例えば非晶質ＩｎＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｚｎ＝１．０〜３．０の範囲となるようにスパッタリングターゲット組成と成膜条件を最適化したスパッタリング法を行い、膜厚５０ｎｍの非晶質ＩｎＺｎＯ薄膜を成膜する。また、例えば非晶質ＩｎＧａＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲となるように、スパッタリングターゲットの原子組成と成膜条件を最適化したスパッタリング法を行い、膜厚８０ｎｍの非晶質ＩｎＧａＺｎＯ薄膜を成膜する。尚、これらの非晶質ＩｎＺｎＯ薄膜または非晶質ＩｎＧａＺｎＯ膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを１種類以上含ませても良い。
【００７２】
以上のようにして非晶質酸化物からなる膜を成膜した後には、リソグラフィー法によって非晶質酸化物からなる膜上にレジストパターンを形成し、これをマスクにして非晶質酸化物からなる膜をパターンエッチングする。これにより、非晶質酸化物からなる酸化物半導体層７をパターン形成する。非晶質酸化物からなる膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７３】
その後、図５（４）に示すように、ソース電極９ｓおよびドレイン電極９ｄ、さらには酸化物半導体層７が形成された絶縁膜１１上に、上述した酸化物材料を用いて構成されたゲート絶縁膜５を成膜する。このゲート絶縁膜５を構成する酸化物材料からなる膜の成膜は、第１実施形態と同様に行われ、ゲート絶縁膜５の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。
【００７４】
尚、ゲート絶縁膜５として、積層膜を用いる場合であれば、酸化物半導体層７に接する最下層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００７５】
また以上のようにゲート絶縁膜５を成膜した後には、５〜３０重量％のオゾンを含む酸素雰囲気中での酸化処理を行ことにより、酸化物半導体層７およびゲート絶縁膜５の酸素欠陥を除去する。ここでは、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０℃〜４５０℃の温度範囲で１時間程度の酸化処理を行う。一方、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、５０〜１００℃の温度範囲で１時間程度の酸化処理を行う。
【００７６】
その後は、図４に示したように、ゲート絶縁膜５上に、ゲート電極３をパターン形成する。この際、例えばＡｌ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法によって成膜する。その後、ホトリソグラフィー法によって、積層膜上にレジストパターンを形成し、これをマスクにして積層膜をパターンエッチングすることによりゲート電極３を得る。積層膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７７】
以上により、図４を用いて説明したように、液晶表示装置や有機ＥＬ表示装置の駆動用として最適であって、トランジスタ特性の長期安定化が図られた薄膜トランジスタＴｒ２を得ることができる。
【００７８】
≪３．第３実施形態≫
＜液晶表示装置の断面構成＞
図６には、第１実施形態で説明したボトムゲート型の薄膜トランジスタＴｒ１を用いた液晶表示装置２０-1の２画素分の概略断面図を示す。この図に示す第３実施形態の液晶表示装置２０-1は、第１実施形態の薄膜トランジスタＴｒ１が設けられた基板１を駆動側基板とし、この駆動側基板１と対向基板３０との間に、液晶層ＬＣを挟持してなる。
【００７９】
このうち、駆動側基板１上の構成は次のようである。
【００８０】
駆動側基板１上の各画素ａには、第１実施形態の薄膜トランジスタＴｒ１と共に、これに接続された容量素子Ｃｓが設けられている。薄膜トランジスタＴｒ１は、一例として図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１を示したが、第１実施形態の変形例の薄膜トランジスタＴｒ１’であっても良い。容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極３と同一層からなる第１電極３ｃｓと、薄膜トランジスタＴｒ１のドレイン電極９ｄを延設してなる第２電極９ｃｓとの間に、ゲート絶縁膜５を挟持してなる。
【００８１】
以上のような薄膜トランジスタＴｒ１および容量素子Ｃｓを覆う状態で、酸化物材料からなる絶縁膜１１が設けられ、さらにこの上部に層間絶縁膜２１が設けられている。この層間絶縁膜２１は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタＴｒ１のドレイン電極９ｄに達する接続孔２１ａを備えている。この層間絶縁膜２１上には、接続孔２１ａを介して容量素子Ｃｓおよび薄膜トランジスタＴｒ１に接続された画素電極２３が配列形成されている。この画素電極２３は、例えば反射材料を用いて構成される。
【００８２】
一方、対向基板３０側の構成は次のようである。
【００８３】
対向基板３０は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また液晶表示装置２０-1にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
【００８４】
対向基板３０において駆動側基板１に向かう面上には、対向電極３１が設けられている。この対向電極３１は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３１は、対向基板３０上にベタ膜状に設けられていて良い。
【００８５】
＜液晶表示装置の回路構成＞
図７は、液晶表示装置２０-1の回路構成の一例を示す図である。
【００８６】
この図に示すように、液晶表示装置２０-1の駆動側基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【００８７】
走査線４１と信号線４３との各交差部には、薄膜トランジスタＴｒと容量素子Ｃｓとで構成された画素回路が設けられている。薄膜トランジスタＴｒは、ゲート電極が走査線４１に、ソース電極が信号線４３に接続されている。また薄膜トランジスタＴｒのドレイン電極が、容量素子Ｃｓの第２電極と画素電極２３とに接続されている。また容量素子Ｃｓの第１電極は、コモン配線に接続されている。第３実施形態においては、この薄膜トランジスタＴｒが、第１実施形態の薄膜トランジスタＴｒ１（Ｔｒ１’）で構成されているところが特徴的である。
【００８８】
そして、走査線駆動回路４５による駆動により、薄膜トランジスタＴｒを介して信号線４１から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電圧が画素電極２３に供給される構成となっている。これにより、画素電極２３に電圧に応じて、図６に示した液晶層ＬＣを構成する液晶分子ｍが傾斜して表示光の透過が制御される。
【００８９】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００９０】
このような構成の液晶表示装置２０-1によれば、第１実施形態で説明した薄膜トランジスタＴｒ１（Ｔｒ１’）によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ１（Ｔｒ１’）は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、液晶表示装置２０-1の駆動に最適である。またこの薄膜トランジスタＴｒ１（Ｔｒ１’）は、第１実施形態で説明したように、トランジスタ特性の長期安定化が図られたものである。したがって、液晶表示装置２０-1における表示特性の長期信頼性の向上を図ることが可能になる。
【００９１】
≪４．第４実施形態≫
＜液晶表示装置の断面構成＞
図８には、第２実施形態で説明したトップゲート型の薄膜トランジスタＴｒ２を用いた液晶表示装置２０-2の２画素分の概略断面図を示す。この図に示す第４実施形態の液晶表示装置２０-2が、第３実施形態の液晶表示装置２０-1と異なるところは、画素電極２３に接続させる薄膜トランジスタを、第２実施形態の薄膜トランジスタＴｒ２としたところにあり、他の構成は同様である。
【００９２】
すなわち、駆動側基板１上の各画素ａには、第２実施形態の薄膜トランジスタＴｒ２と共に、これに接続された容量素子Ｃｓが設けられている。容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極３と同一層からなる第１電極３ｃｓと、薄膜トランジスタＴｒ１のドレイン電極９ｄを延設してなる第２電極９ｃｓとの間に、ゲート絶縁膜５を挟持してなる。
【００９３】
以上のような薄膜トランジスタＴｒおよび容量素子Ｃｓを覆う状態で設けられた層間絶縁膜２１およびゲート絶縁膜５には、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａが設けられている。そして、この層間絶縁膜２１上には、接続孔２１ａを介して容量素子Ｃｓおよび薄膜トランジスタＴｒ２に接続された画素電極２３が配列形成されている。
【００９４】
一方、対向基板３０側の構成は、第３実施形態と同様であり、光透過性を有する材料で構成された対向基板３０の駆動側基板１に向かう面上には、対向電極３１が設けられている。この対向電極３１は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３１は、対向基板３０上にベタ膜状に設けられていて良い。
【００９５】
＜液晶表示装置の回路構成＞
第４実施形態の液晶表示装置２０-2の回路構成は、第３実施形態と同様であり、図７に示す薄膜トランジスタＴｒとして、第２実施形態のトップゲート型の薄膜トランジスタＴｒ２を用いているところが特徴的である。
【００９６】
このような構成の液晶表示装置２０-2によれば、第２実施形態で説明した薄膜トランジスタＴｒ２によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ２は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、液晶表示装置２０-2の駆動に最適である。またこの薄膜トランジスタＴｒ２も、第１実施形態の薄膜トランジスタＴｒ1と同様に、トランジスタ特性の長期安定化が図られたものである。したがって、これを用いた液晶表示装置２０-2における表示特性の長期信頼性の向上を図ることが可能になる。
【００９７】
≪５．第５実施形態≫
＜有機ＥＬ表示装置の断面構成＞
図９には、第１実施形態で説明したボトムゲート型の薄膜トランジスタＴｒ１を用いた有機ＥＬ表示装置５０-1の２画素分の概略断面図を示す。この図に示す第５実施形態の有機ＥＬ表示装置５０-1は、第１実施形態の薄膜トランジスタＴｒ１が設けられた基板１を駆動側基板とし、この駆動側基板１上に有機電界発光素子（electroluminescence：ＥＬ素子）ＥＬを設けてなる。
【００９８】
駆動側基板１上の各画素ａには、第１実施形態の薄膜トランジスタＴｒ１を２素子と（図面では１素子分のみを図示）、ここでの図示を省略した容量素子Ｃｓが設けられている。薄膜トランジスタＴｒ１は、一例として図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１を示したが、第１実施形態の変形例の薄膜トランジスタＴｒ１’であっても良い。
【００９９】
以上のような薄膜トランジスタＴｒ１を覆う状態で、絶縁膜１１が設けられ、さらにこの上部に層間絶縁膜２１が設けられている。この層間絶縁膜２１は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａを備えている。この層間絶縁膜21上には、接続孔２１ａを介して薄膜トランジスタＴｒ１に接続された画素電極２３が配列形成されている。
【０１００】
この画素電極２３は、例えば陽極（アノード）または陰極（カソード）として構成されていることとする。またこの有機ＥＬ表示装置５０-1が駆動側基板1と反対側から表示光を放出するトップエミッション構造である場合、画素電極２３は、光反射性の材料を用いて構成されていることとする。
【０１０１】
画素電極２３の周縁は、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５１で覆われている。この絶縁性パターン５１は、画素電極２３を広く露出させる開口窓５１ａを備えており、この開口窓５１ａが有機電界発光素子ＥＬの画素開口となる。
【０１０２】
以上のような絶縁性パターン５１の開口窓５１ａ内に露出する画素電極２３上を覆う状態で、有機層５３が設けられている。この有機層５３は、少なくとも有機発光層を備えた積層構造からなる。この有機層５３を覆い、画素電極２３との間に有機層５３を狭持する状態で、共通電極５５が設けられている。この共通電極５５は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極２３が陽極として機能するものである場合、この共通電極５５は、陰極として機能する材料を用いて構成されていることとする。
【０１０３】
そして、以上のような画素電極２３と共通電極５５との間に有機層５３が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【０１０４】
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で有機ＥＬ表示装置５０-1が構成されている。
【０１０５】
＜有機ＥＬ標示装置の回路構成＞
図１０は、有機ＥＬ表示装置５０-1の回路構成図である。
【０１０６】
この図に示すように、有機ＥＬ表示装置５０-1の駆動側基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【０１０７】
走査線４１と信号線４３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒａ、駆動用の薄膜トランジスタＴｒｂ、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。そして、走査線駆動回路３５による駆動により、スイッチング用の薄膜トランジスタＴｒａを介して信号線３３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒｂから有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒｂは、共通の電源供給線（Ｖｃｃ）４９に接続されている。
【０１０８】
図９の断面図は、以上のような画素回路において、駆動用の薄膜トランジスタＴｒｂと有機電界発光素子ＥＬとが積層された部分の断面を示している。画素回路に示した薄膜トランジスタＴｒａは、薄膜トランジスタＴｒｂと同一層を用いて構成されており、これらの薄膜トランジスタＴｒａ，Ｔｒｂが、図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１（Ｔｒ１’）で構成されているのである。
【０１０９】
尚、画素回路に示した容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極−ゲート絶縁膜−ドレイン電極の層部分を積層して構成されている。さらに、画素回路に示した走査線４１は、断面図のゲート電極１１と同一層を用いて構成され、画素回路に示した信号線４３および電源供給線４９は、断面図のソース電極１５ｓおよびドレイン電極１５ｄと同一層を用いて構成される。
【０１１０】
以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【０１１１】
このような構成の有機ＥＬ表示装置５０-1によれば、第１実施形態で説明した薄膜トランジスタＴｒ１（Ｔｒ１’）によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ１（Ｔｒ１’）は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、有機ＥＬ表示装置５０-1の駆動に最適である。またこの薄膜トランジスタＴｒ１（Ｔｒ１’）は、第１実施形態で説明したように、トランジスタ特性の長期安定化が図られたものである。したがって、有機ＥＬ表示装置５０-1における表示特性の長期信頼性の向上を図ることが可能になる。
【０１１２】
≪６．第６実施形態≫
＜有機ＥＬ表示装置の断面構成＞
図１１には、第２実施形態で説明したトップゲート型の薄膜トランジスタＴｒ２を用いた有機ＥＬ表示装置５０-2の２画素分の概略断面図を示す。この図に示す第６実施形態の有機ＥＬ表示装置５０-2が、第５実施形態の有機ＥＬ表示装置５０-1と異なるところは、各画素ａに設けた薄膜トランジスタを、第２実施形態の薄膜トランジスタＴｒ２としたところにあり、他の構成は同様である。
【０１１３】
すなわち、駆動側基板１上の各画素ａには、第２実施形態の薄膜トランジスタＴｒ２と共に、これに接続された容量素子Ｃｓ（図示省略）が設けられている。
【０１１４】
以上のような薄膜トランジスタＴｒ２および容量素子Ｃｓを覆う状態で設けられた層間絶縁膜２１およびゲート絶縁膜５には、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａが設けられている。そして、この接続孔２１ａを介して薄膜トランジスタＴｒ２に接続された画素電極２３が、層間絶縁膜２１上に配列形成されている。この画素電極２３は、陽極（アノード）または陰極（カソード）として構成されている。
【０１１５】
各画素電極２３の周縁は絶縁性パターン５１で覆われ、絶縁性パターン５１から露出する画素電極２３上を覆う状態で、少なくとも有機発光層を備えた有機層５３が設けられ、画素電極２３との間に有機層５３を狭持する状態で、共通電極５５が設けられている。共通電極５５は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり光透過性を有する材料で構成され、さらに画素電極２３が陽極として機能するものである場合、この共通電極５５は、陰極として機能する材料を用いて構成されている。
【０１１６】
そして、以上のような画素電極２３と共通電極５５との間に有機層５３が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【０１１７】
＜有機ＥＬ表示装置の回路構成＞
第６実施形態の液晶表示装置５０-2の回路構成は、第５実施形態と同様であり、図１０に示す薄膜トランジスタＴｒａ，Ｔｒｂとして、第２実施形態のトップゲート型の薄膜トランジスタＴｒ２を用いている。
【０１１８】
このような構成の有機ＥＬ表示装置５０-2によれば、第２実施形態で説明した薄膜トランジスタＴｒ２によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ２は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、有機ＥＬ表示装置５０-2の駆動に最適である。またこの薄膜トランジスタＴｒ２も、第１実施形態の薄膜トランジスタＴｒ1と同様に、トランジスタ特性の長期安定化が図られたものである。したがって、これを用いた有機ＥＬ表示装置５０-2における表示特性の長期信頼性の向上を図ることが可能になる。
【０１１９】
以上の第３実施形態〜第６実施形態においては、本発明の表示装置として液晶表示装置や有機ＥＬ表示装置を示した。しかしながら本発明の表示装置は、第１実施形態および第２実施形態の薄膜トランジスタを設けた表示装置、特にこの薄膜トランジスタによって画素電極を駆動するアクティブマトリックス型の表示装置に広く適用可能である。このような表示装置としては、例えば電気泳動型の表示装置に適用可能である。また液晶表示装置や有機ＥＬ表示装置の構成も、上述した第３実施形態〜第６実施形態の構成に限定されることはなく、第１実施形態および第２実施形態の薄膜トランジスタによって画素電極が駆動される構成に広く適用可能であり、同様の効果を得ることができる。
【０１２０】
≪７．第７実施形態≫
図１２〜１６には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【０１２１】
図１２は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【０１２２】
図１３は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１２３】
図１４は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【０１２４】
図１５は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１２５】
図１６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【０１２６】
尚、上述した第７実施形態では、本発明の表示装置を備えた電子機器の構成を説明した。しかしながら本発明の電子機器は、第１実施形態および第２実施形態の薄膜トランジスタを設けた電子機器に広く適用可能である。例えば薄膜トランジスタと共に他の素子とで構成される半導体装置として、ＤＲＡＭなどもメモリ用の半導体装置や、受光素子の駆動回路等にも適用可能であり、同様の効果を得ることができる。
【符号の説明】
【０１２７】
５…ゲート絶縁膜、７…酸化物半導体層（非晶質酸化物からなる半導体層）、９ｄ…ドレイン電極、９ｓ…ソース電極、１１…絶縁膜、Ｔｒ１，Ｔｒ１’，Ｔｒ２…薄膜トランジスタ、２０-1，２０-2…液晶表示装置、２３…画素電極、５０-1，５０-2…有機ＥＬ表示装置
【技術分野】
【０００１】
本発明は、非晶質酸化物からなる半導体層を用いた薄膜トランジスタ、この薄膜トランジスタを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置のような薄型の表示装置を駆動させるための薄膜トランジスタの活性層として、Ｉｎ、Ｚｎ、Ｇａ、Ｏを用いた非晶質酸化物からなる半導体層（以下、酸化物半導体層と記す）の適用が検討されている。酸化物半導体層は、蒸着法やスパッタリング法によって室温で成膜されるため、プラスチック基板上への成膜が可能である。またこの薄膜トランジスタにおいては、酸化物半導体層に接して設けられるソース電極／ドレイン電極として、Au/Ti、Pt/Ti、Zinc Gallium Oxideが用いられており、良好なトランジスタ特性が得られるとしている（下記特許文献１、非特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３５８０号公報
【非特許文献】
【０００４】
【非特許文献１】K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano, and H.Hosono、「Nature(London)」、(2004年)、Vol.432、p.488〜p.492
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体層を構成する非晶質酸化物は、水素や窒素などによって還元され易い。このような非晶質酸化物の還元は、酸化物半導体層の劣化による薄膜トランジスタの閾値電圧のバラツキや電流（Ｉｄｓ）−電圧（Ｖｄｓ）特性の変動など、トランジスタ特性の劣化を引き起す要因となる。
【０００６】
そこで本発明は、酸化物半導体層の還元による劣化を防止でき、これにより長期に安定した特性を維持可能な薄膜トランジスタを提供すること、さらにこの薄膜トランジスタを用いることで長期信頼性に優れた表示装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
このような目的を達成するための本発明の薄膜トランジスタは、非晶質酸化物からなる半導体層と、この半導体層に接して設けられたソース電極およびドレイン電極とを備えている。そして特に、ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されていることを特徴としている。
【０００８】
また本発明は、このような構成の薄膜トランジスタに接続する画素電極を備えた表示装置、さらにはこの薄膜トランジスタを備えた電子機器でもある。
【０００９】
上述した本発明構成の薄膜トランジスタによれば、ソース電極およびドレイン電極を構成するイリジウムまたは酸化イリジウムは、水素や窒素などの還元性の原子や分子、さらには酸素の拡散防止効果を有している。このため、ソース電極およびドレイン電極を介して、非晶質酸化物からなる半導体層に水素や窒素などの還元性の原子や分子が拡散供給されることが防止されると共に、非晶質酸化物からなる半導体層から酸素が拡散脱離することが防止される。これにより、非晶質酸化物からなる半導体層の還元による劣化および酸素欠陥による劣化を抑制できる。
【発明の効果】
【００１０】
以上説明したように本発明によれば、非晶質酸化物からなる半導体層の還元による劣化および酸素欠陥による劣化を抑制できるため、薄膜トランジスタの特性を長期に安定化させることが可能である。また、この薄膜トランジスタを用いた表示装置および電子機器の長期信頼性を維持することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態のボトムゲート型の薄膜トランジスタの断面構成図である。
【図２】第１実施形態の薄膜トランジスタの製造工程図である。
【図３】第１実施形態の変形例の薄膜トランジスタの断面構成図である。
【図４】第２実施形態のトップムゲート型の薄膜トランジスタの断面構成図である。
【図５】第２実施形態の薄膜トランジスタの製造工程図である。
【図６】第３実施形態の液晶表示装置の断面構成図である。
【図７】液晶表示装置の回路構成の一例を示す図である。
【図８】第４実施形態の液晶表示装置の断面構成図である。
【図９】第５実施形態の有機ＥＬ表示装置の断面構成図である。
【図１０】有機ＥＬ表示装置の回路構成の一例を示す図である。
【図１１】第６実施形態の有機ＥＬ表示装置の断面構成図である。
【図１２】本発明の表示装置を用いたテレビを示す斜視図である。
【図１３】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１４】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図１５】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図１６】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１２】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（ボトムゲート型の薄膜トランジスタ）
２．第２実施形態（トップゲート型の薄膜トランジスタ）
３．第３実施形態（ボトムゲート型の薄膜トランジスタを用いた液晶表示装置の例）
４．第４実施形態（トップゲート型の薄膜トランジスタを用いた液晶表示装置の例）
５．第５実施形態（ボトムゲート型の薄膜トランジスタを用いた有機ＥＬ表示装置の例）
６．第６実施形態（トップゲート型の薄膜トランジスタを用いた有機ＥＬ表示装置の例）
７．第７実施形態（電子機器の例）
【００１３】
≪１．第１実施形態≫
＜薄膜トランジスタの構成＞
図１には、第１実施形態の薄膜トランジスタＴｒ1の断面構成図を示す。この図に示す薄膜トランジスタＴｒ１は、非晶質酸化物からなる半導体層（酸化物半導体層）を活性層として用いたボトムゲート型の薄膜トランジスタＴｒ1であり、次のように構成されている。
【００１４】
すなわち基板１上には、ゲート電極３がパターン形成されており、これを覆う状態で酸化物材料を用いて構成されたゲート絶縁膜５が設けられている。このゲート絶縁膜５上には、ゲート電極３上に重ねて非晶質酸化物からなる半導体層（以下、酸化物半導体層）７が設けられている。さらに、酸化物半導体層７が設けられたゲート絶縁膜５上には、ゲート電極３を挟んで対向する位置に、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられている。またさらに、酸化物半導体層７と、ソース電極９ｓおよびドレイン電極９ｄとが設けられたゲート絶縁膜５上は、酸化物材料を用いて構成された絶縁膜１１で覆われている。
【００１５】
これにより、酸化物半導体層７は、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。以下、各構成要素の詳細を、基板１側から順に説明する。
【００１６】
基板１は、表面側の絶縁性が保たれた構成であれば良く、ガラス基板、プラスチック基板、金属箔基板を絶縁膜で覆った基板などが用いられる。以上のような基板１は、表面が水素の拡散防止用の窒化酸化シリコン膜で覆われていることが好ましい。特にプラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。
【００１７】
ガラス基板としては、無アルカリガラス基板が用いられる。プラスチック基板としては、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリオレフィン（ＰＯ）、ポリピロメリットイミド（ＰＰＩ）、ポリ-p-フェニレンテレフタラミド（Kevlar）などが用いられる。耐熱性の点では、ポリエーテルスルフォン（ＰＥＳ）、ポリオレフィン（ＰＯ）、ポリピロメリットイミド（ＰＰＩ）、ポリ-p-フェニレンテレフタラミド（Kevlar）が好ましい。また、金属箔基板としては、例えばステンレス基板が用いられる。
【００１８】
ゲート電極３は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。一例としてはＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造、あるいはＭｏ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造、さらにはＡｌ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層構造が用いられる。
【００１９】
ゲート絶縁膜５は、酸化物材料を用いて構成されることとする。特に好ましい酸化物材料としては、酸素供給能力を有する酸化物材料が好適に用いられる。このような酸化物材料として、例えば、Ｙ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が例示される。またゲート絶縁膜５は、酸化物材料以外の他の絶縁性材料からなる膜（例えば窒化膜）との積層構造であっても良い。ゲート絶縁膜５が積層構造である場合には、酸化物半導体層７と接する側の界面層が、これらの酸化物材料を用いて構成されていることとする。
【００２０】
酸化物半導体層７は、非晶質酸化物からなり、典型的にはＩｎ、Ｚｎ、Ｇａ、Ｏからなる非晶質酸化物からなる層が用いられる。またこの他にも、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物で構成されていても良い。さらに、非晶質酸化物内の酸素を安定化させることを目的として、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒを、１種類以上含んでいても良い。
【００２１】
このような酸化物半導体層７を用いた薄膜トランジスタＴｒ１においては、酸素以外の材料の組成比を制御することにより、閾値電圧を再現性良く制御することが可能である。例えば、非晶質ＩｎＺｎＯ薄膜からなる酸化物半導体層７であれば、原子組成比をＩｎ／Ｚｎ＝１．０〜３．０の範囲で制御することで、閾値電圧を２〜１０Ｖの範囲で再現性良く制御することが可能である。また、非晶質ＩｎＧａＺｎＯ薄膜からなる酸化物半導体層７であれば、原子組成比をＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲で制御することで、閾値電圧を２〜１０Ｖの範囲で再現性良く制御することが可能である。またソース−ドレイン間電流（Ｉｄｓ）は１．０×１０-4〜２．０×１０-3Ａの値を示す。
【００２２】
ソース電極９ｓおよびドレイン電極９ｄは、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されている。これらのソース電極９ｓおよびドレイン電極９ｄは積層構造であっても良く、特に酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる層で構成されていることが重要である。この場合、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる層に積層させて、導電性の良好な材料からなる層を設けることが好ましい。
【００２３】
このようなソース電極９ｓおよびドレイン電極９ｄの層構造は、例えば上層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層構造が例示される。また、他の例として上層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層構造が例示される。これらの構造において、Ｉｒ層の膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００２４】
絶縁膜１１は、ゲート絶縁膜５と同様の酸化物材料を用いて構成されることとする。特に好ましい酸化物材料としては、ゲート絶縁膜５を構成する酸化物材料と同様に、酸素供給能力を有する酸化物材料が用いられる。このような酸化物材料は、例えば、Ｙ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が好適に用いられる。また絶縁膜１１は、酸化物材料以外の他の絶縁性材料からなる膜（例えば窒化膜）との積層構造であっても良い。絶縁膜１１が積層構造である場合には、酸化物半導体層７と接する側の界面層が、これらの酸化物材料を用いて構成されていることとする。
【００２５】
以上のような構成の薄膜トランジスタＴｒ１では、ソース電極９ｓおよびドレイン電極９ｄを構成するイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）は、水素や窒素などの還元性の原子や分子、さらには酸素の拡散防止効果を有している。このため、ソース電極９ｓおよびドレイン電極９ｄを介して、酸化物半導体層７に水素や窒素などの還元性の原子や分子が拡散供給されることが防止されると共に、酸化物半導体層７から酸素が拡散脱離することが防止される。また、酸化物半導体層７は、このようなソース電極９ｓおよびドレイン電極９ｄが接する部分以外は、酸化物材料からなる絶縁膜５および絶縁膜１１で覆われている。このため、これらの絶縁膜５，１１からの酸素の拡散脱離も防止される。そして、以降のプロセスにおいて発生する水素や窒素などの還元性の原子や分子拡散、さらには酸素の拡散脱離を防止できる。
【００２６】
この結果、酸化物半導体層７の還元による劣化および酸素欠陥による劣化を抑制でき。薄膜トランジスタＴｒ１の特性を長期に安定化させることが可能である。
【００２７】
さらに、ソース電極９ｓおよびドレイン電極９ｄを構成するイリジウム（Ｉｒ）および酸化イリジウム（ＩｒＯ2）は、ＡｕやＰｕと比較して、酸化物半導体層７を構成する非晶質酸化物との密着性が良好である。このため、これらの界面での内部応力による膜剥がれを防止することも可能になり、この点においても信頼性の向上を図ることが可能である。
【００２８】
また上記薄膜トランジスタＴｒ１は、上述したように酸化物半導体層７を構成する非晶質酸化物材料の組成比を制御することにより、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）は１．０×１０-4〜２．０×１０-3Ａの値を示す。したがって、第３実施形態以降に示すように、液晶表示装置や有機ＥＬ表示装置の駆動用トランジスタとして最適であり、これらの表示装置を長期的に高い安定性で精密に行うことができる。
【００２９】
＜薄膜トランジスタの製造方法＞
第１実施形態の薄膜トランジスタＴｒ１の製造方法を、図２の断面工程図に基づいて詳細に説明する。
【００３０】
先ず、図２（１）に示すように、表面が絶縁性の基板１を用意する。この基板１は、例えば、厚さ１ｍｍの無アルカリガラス基板、プラスチック基板、またはステンレス基板上に、水素の拡散防止用の酸化窒化シリコン膜を３００ｎｍの膜厚で成膜してなる。酸化窒化シリコン膜の成膜は、プラズマＣＶＤ法またはスパッタリング法など、成膜方法が限定されることはない。
【００３１】
次に、基板１上に、ゲート電極３をパターン形成する。この際、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）、またはＭｏ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法によって成膜する。その後、ホトリソグラフィー法によって、積層膜上にレジストパターンを形成し、これをマスクにして積層膜をパターンエッチングすることによりゲート電極３を得る。積層膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００３２】
次に図２（２）に示すように、ゲート電極３が形成された基板１上に、上述した酸化物材料を用いて構成されたゲート絶縁膜５を成膜する。ゲート絶縁膜５の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、または原子層気相成長法（Atomic Layer Deposition：ＡＬＤ）等が適用される。
【００３３】
例えば酸化物材料として酸化アルミニウムからなるゲート絶縁膜５を成膜する場合であれば、プラズマＣＶＤ法、スパッタリング法等によって１００ｎｍの膜厚で成膜し、ＡＬＤ法によって３０ｎｍの膜厚で成膜する。
【００３４】
ゲート絶縁膜５の成膜をＡＬＤ法によって行う場合、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０〜３５０℃に保持した基板１に、各原子を含有する原料ガスを交互に供給することで、酸化物材料からなるゲート絶縁膜５を成膜する。この際に用いる原料ガスは、酸化物材料毎に以下のようである。
【００３５】
Ａｌ2Ｏ3：Ａｌ（ＣＨ3）3、Ｈ2Ｏ
ＨｆＯ2：Ｈｆ［Ｎ（ＣＨ3)2]4、Ｈ2Ｏ
Ｙ2Ｏ3：Ｙ（ＣｐＣＨ3）3、Ｈ2Ｏ：（Ｃｐ=cyclopentadienyl）
Ｔａ2Ｏ5：Ｔａ（ＯＣ2Ｈ5）5、Ｈ2Ｏ
ＭｇＯ：Ｍｇ（ｔｈｄ）2、Ｏ3：（thd=2,2,6,6-tetramethyl-3,5-heptanedionate）
ＺｒＯ2：ＺｒＣｐ2Ｃｌ2、Ｏ3
Ｎｂ2Ｏ5：Ｎｂ（ＯＥｔ）5、Ｈ2Ｏ
ＣｅＯ2：Ｃｅ（ｔｈｄ）4、Ｏ3
Ｎｄ2Ｏ3：Ｎｄ（ｔｈｄ）3、Ｏ3
Ｓｍ2Ｏ3：Ｓｍ（ｔｈｄ）3、Ｏ3
Ｅｕ2Ｏ3：Ｅｕ（ｔｈｄ）3、Ｏ3
Ｇａ2Ｏ3：Ｇａ（ａｃａｃ）3、Ｏ3：（acac=acetylacetonate）
Ｄｙ2Ｏ3：Ｄｙ（ｔｈｄ）3、Ｏ3
Ｈｏ2Ｏ3：Ｈｏ（ｔｈｄ）3、Ｏ3
Ｅｒ2Ｏ3：Ｅｒ（ｔｈｄ）3、Ｏ3
Ｔｍ2Ｏ3：Ｔｍ（ｔｈｄ）3、Ｏ3
ＳｉＯ2：ＳｉＣｌ2Ｈ2、Ｈ2Ｏ
【００３６】
またゲート絶縁膜５の成膜をＡＬＤ法によって行う場合であって、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、基板１を加熱しないかまたは低温で加熱した状態で、各原子を含有する原料ガスを交互に供給することで、酸化物材料からなるゲート絶縁膜５を成膜する。この際に用いる原料ガスは、酸化物材料毎に以下のようである。
【００３７】
Ａｌ2Ｏ3：Ａｌ（ＣＨ3）3、Ｏ3を１０重量％以上含む酸素ガス
ＨｆＯ2：Ｈｆ［Ｎ（ＣＨ3)2]4、Ｏ3を１０重量％以上含む酸素ガス
Ｙ2Ｏ3：Ｙ（ＣｐＣＨ3）3、Ｏ3を１０重量％以上含む酸素ガス：（Ｃｐ=cyclopentadienyl）
Ｔａ2Ｏ5：Ｔａ（ＯＣ2Ｈ5）5、Ｏ3を１０重量％以上含む酸素ガス
ＭｇＯ：Ｍｇ（ｔｈｄ）2、Ｏ3：（thd=2,2,6,6-tetramethyl-3,5-heptanedionate） ＺｒＯ2：ＺｒＣｐ2Ｃｌ2、Ｏ3
Ｎｂ2Ｏ5：Ｎｂ（ＯＥｔ）5、Ｈ2Ｏ
ＣｅＯ2：Ｃｅ（ｔｈｄ）4、Ｏ3
Ｎｄ2Ｏ3：Ｎｄ（ｔｈｄ）3、Ｏ3
Ｓｍ2Ｏ3：Ｓｍ（ｔｈｄ）3、Ｏ3
Ｅｕ2Ｏ3：Ｅｕ（ｔｈｄ）3、Ｏ3
Ｇａ2Ｏ3：Ｇａ（ａｃａｃ）3、Ｏ3：（acac=acetylacetonate）
Ｄｙ2Ｏ3：Ｄｙ（ｔｈｄ）3、Ｏ3
Ｈｏ2Ｏ3：Ｈｏ（ｔｈｄ）3、Ｏ3
Ｅｒ2Ｏ3：Ｅｒ（ｔｈｄ）3、Ｏ3
Ｔｍ2Ｏ3：Ｔｍ（ｔｈｄ）3、Ｏ3
ＳｉＯ2：ＳｉＣｌ2Ｈ2、Ｈ2Ｏ
【００３８】
尚、ゲート絶縁膜５として、積層膜を用いる場合であれば、最上層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００３９】
次に、図２（３）に示すように、酸化物材料を用いたゲート絶縁膜５上に、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物からなる酸化物半導体層７をパターン形成する。この場合、先ず非晶質酸化物からなる膜を成膜する。非晶質酸化物からなる膜の成膜は、例えば次のように行う。
【００４０】
一例として、非晶質ＩｎＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｚｎ＝１．０〜３．０の範囲となるようにスパッタリングターゲット組成と成膜条件を最適化したスパッタリング法を行う。これにより、膜厚５０ｎｍの非晶質ＩｎＺｎＯ薄膜を成膜する。この時の成膜条件は、アルゴンおよび酸素の混合ガス圧が０．１〜１０Ｐａで、酸素分圧が１〜１０％の範囲に収まることが望ましい。この非晶質ＩｎＺｎＯ薄膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを1種類以上含ませても良い。
【００４１】
また他の例として、非晶質ＩｎＧａＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲となるように、スパッタリングターゲットの原子組成と成膜条件を最適化したスパッタリング法を行う。これにより、膜厚８０ｎｍの非晶質ＩｎＧａＺｎＯ薄膜を成膜する。この時の成膜条件は、アルゴンおよび酸素の混合ガス圧が０．１〜１０Ｐａで、酸素分圧が１〜２０％の範囲に収まることが望ましい。この非晶質ＩｎＧａＺｎＯ膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを１種類以上含ませても良い。
【００４２】
以上のようにして非晶質酸化物からなる膜を成膜した後には、リソグラフィー法によって非晶質酸化物からなる膜上にレジストパターンを形成し、これをマスクにして非晶質酸化物からなる膜をパターンエッチングする。これにより、非晶質酸化物からなる酸化物半導体層７をパターン形成する。非晶質酸化物からなる膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００４３】
図２（４）に示すように、酸化物半導体層７が形成されたゲート絶縁膜５上に、ソース電極９ｓおよびドレイン電極９ｄをパターン形成する。ここでは先ず、酸化物半導体層７に接する部分が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる電極形成層を成膜する。このような電極形成層の成膜は、例えば次のように行う。
【００４４】
一例として、電極形成層の成膜は、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層膜を、ＩｒＯ2層から順にスパッタリング法を適用して行う。ＩｒＯ2の成膜においては、アルゴン、酸素の混合ガス圧が０．１〜１０Ｐaで、酸素分圧が１〜２０％の範囲に収まること条件であることが望ましい。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００４５】
また他の例として、電極形成層の成膜は、Ｃｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層膜を、Ｉｒ層から順にスパッタ法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００４６】
このように電極形成層を成膜した後には、リソグラフィー法によって電極形成層上にレジストパターンを形成し、これをマスクにして電極形成層をパターンエッチングする。これにより、酸化物半導体層７に接する最下層がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。電極形成層のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００４７】
その後は、図１に示したように、ソース電極９ｓおよびドレイン電極９ｄが形成されたゲート絶縁膜５上に、上述した酸化物材料を用いて構成された絶縁膜１１を成膜する。この絶縁膜１１を構成する酸化物材料からなる膜の成膜は、上述したゲート絶縁膜５の成膜と同様に行われ、絶縁膜１１の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。
【００４８】
尚、絶縁膜１１として、積層膜を用いる場合であれば、酸化物半導体層７に接する最下層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００４９】
また以上のように絶縁膜１１を成膜した後には、５〜３０重量％のオゾンを含む酸素雰囲気中での酸化処理を行うことにより、酸化物半導体層７およびゲート絶縁膜５の酸素欠陥を除去する。ここでは、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０℃〜４５０℃の温度範囲で１時間程度の酸化処理を行う。一方、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、５０〜１００℃の温度範囲で１時間程度の酸化処理を行う。
【００５０】
以上により、図１を用いて説明したように、液晶表示装置や有機ＥＬ表示装置の駆動用として最適であって、トランジスタ特性の長期安定化が図られた薄膜トランジスタＴｒ１を得ることができる。
【００５１】
＜第１実施形態の変形例＞
図３に示す薄膜トランジスタＴｒ１’は、第１実施形態で説明したボトムゲート型の薄膜トランジスタの変形例である。図３に示す変形例の薄膜トランジスタＴｒ１’が、図１の薄膜トランジスタＴｒ１と異なるところは、酸化物半導体層７を覆う絶縁膜１１と、ソース電極９ｓおよびドレイン電極９ｄとの積層順であり、他の構成は同様である。このため同様の構成要素には同一の符号を付し重複する説明は省略する。
【００５２】
すなわち、基板１上には、ゲート電極３がパターン形成されており、これを覆う状態で酸化物材料を用いて構成されたゲート絶縁膜５が設けられている。このゲート絶縁膜５上には、ゲート電極３上に重ねて非晶質酸化物からなる半導体層（以下、酸化物半導体層）７が設けられている。そしてこの酸化物半導体層７を覆う状態で、酸化物材料を用いて構成された絶縁膜１１が設けられている。この絶縁膜１１には、ゲート電極３の両脇において酸化物半導体層７に達する２ヶ所の開口部１１ａが設けられている。このような絶縁膜１１上には、開口部１１ａにおいて酸化物半導体層７に接する状態で、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられている。
【００５３】
以上により、酸化物半導体層７は、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。
【００５４】
ここで、ゲート絶縁膜５および絶縁膜１１は、少なくとも酸化物半導体層７に接する側の界面層が酸化物材料で構成されていれば積層構造であっても単層構造であっても良いことは第１実施形態と同様である。また、ソース電極９ｓおよびドレイン電極９ｄは、酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）からなる層で構成され、さらに導電性の良好な材料を積層させることが好ましいことも、第１実施形態と同様である。
【００５５】
以上のような構成の薄膜トランジスタＴｒ１’であっても、酸化物半導体層７が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。このため、第１実施形態の薄膜トランジスタＴｒ１と同様の効果を得ることが可能である。すなわち、酸化物半導体層７への水素や窒素などの還元性の原子や分子拡散、さらには酸化物半導体層７からの酸素の拡散脱離を防止できるため、薄膜トランジスタＴｒ1’の特性を長期に安定化させることが可能である。また、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いたソース電極９ｓおよびドレイン電極９ｄと、酸化物半導体層７を構成する非晶質酸化物との密着性が良好であるため、内部応力による膜剥がれを防止することも可能である。
【００５６】
尚、このような変形例の薄膜トランジスタＴｒ１’の製造は、第１実施形態の製造手順を変更すれば良い。つまり、酸化物半導体層７をパターン形成した後に絶縁膜１１を成膜し、絶縁膜１１に開口部１１ａを設ける工程を追加で行った後、ソース電極９ｓおよびドレイン電極９ｄのパターン形成を行えば良い。各工程の詳細は、第１実施形態で説明したと同様である。また追加した絶縁膜１１に開口部１１ａを設ける工程は、リソグラフィー法によって形成したレジストパターンをマスクに絶縁膜１１をエッチングすれば良い。
【００５７】
≪２．第２実施形態≫
＜薄膜トランジスタの構成＞
図４には、第２実施形態の薄膜トランジスタＴｒ２の断面構成図を示す。この図に示す薄膜トランジスタＴｒ２は、非晶質酸化物からなる半導体層（酸化物半導体層）を活性層として用いたトップゲート型の薄膜トランジスタＴｒ２であり、次のように構成されている。尚、第１実施形態と同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００５８】
すなわち基板１上には、酸化物材料を用いて構成された絶縁膜１１が設けられている。絶縁膜１１上には、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄが設けられ、さらにソース電極９ｓ−ドレイン電極９ｄ間にわたって非晶質酸化物からなる酸化物半導体層７が設けられている。またこれらを覆う状態で、酸化物材料を用いて構成されたゲート絶縁膜５が設けられ、この上部におけるソース電極９ｓ−ドレイン電極９ｄ間にゲート電極３が設けられている。
【００５９】
これにより、第１実施形態と同様に、酸化物半導体層７は、イリジウムまたは酸化イリジウムを用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。
【００６０】
ここで、絶縁膜１１およびゲート絶縁膜５は、少なくとも酸化物半導体層７に接する側の界面層が酸化物材料で構成されていれば積層構造であっても単層構造であっても良いことは第１実施形態と同様である。これらの絶縁膜１１およびゲート絶縁膜５に用いられる酸化物材料は、第１実施形態で説明したと同様のＹ2Ｏ3、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＭｇＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｓｍ2Ｏ3、Ｅｕ2Ｏ3、Ｇａ2Ｏ3、Ｄｙ2Ｏ3、Ｈｏ2Ｏ3、Ｅｒ2Ｏ3、Ｔｍ2Ｏ3、ＳｉＯ2が好適に用いられる。
【００６１】
また、ソース電極９ｓおよびドレイン電極９ｄは、酸化物半導体層７と接する部分がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）からなる層で構成され、さらに導電性の良好な材料を積層させることが好ましいことも、第１実施形態と同様である。このようなソース電極９ａおよびドレイン電極９ｄの構造例は、第１実施形態と同様であり、例えば下層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）／ＩｒＯ2（３０ｎｍ）の積層構造が例示される。また、他の例として下層から順にＣｕ（１００ｎｍ）／Ｔｉ（１０ｎｍ）／Ｉｒ（５０ｎｍ）の積層構造が例示される。これらの構造において、Ｉｒ層の膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましいことも第１実施形態と同様である。
【００６２】
以上のような構成の薄膜トランジスタＴｒ２であっても、酸化物半導体層７が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）を用いて構成されたソース電極９ｓおよびドレイン電極９ｄ、酸化物材料を用いて構成されたゲート絶縁膜５および絶縁膜１１で覆われた構成となっている。このため、第１実施形態の薄膜トランジスタＴｒ１と同様の効果を得ることが可能である。すなわち、酸化物半導体層７への水素や窒素などの還元性の原子や分子拡散、さらには酸化物半導体層７からの酸素の拡散脱離を防止できるため、薄膜トランジスタＴｒ２の特性を長期に安定化させることが可能である。また、イリジウム（Ｉｒ）や酸化イリジウム（ＩｒＯ2）を用いたソース電極９ｓおよびドレイン電極９ｄと、酸化物半導体層７を構成する非晶質酸化物との密着性が良好であるため、内部応力による膜剥がれを防止することも可能である。
【００６３】
＜薄膜トランジスタの製造方法＞
第２実施形態の薄膜トランジスタＴｒ２の製造方法を、図５の断面工程図に基づいて詳細に説明する。
【００６４】
先ず、図５（１）に示すように、表面が絶縁性の基板１を用意する。この基板１は、例えば第１実施形態と同様であり、厚さ１ｍｍの無アルカリガラス基板、プラスチック基板、またはステンレス基板上に、水素の拡散防止用の酸化窒化シリコン膜を３００ｎｍの膜厚で成膜してなる。酸化窒化シリコン膜の成膜は、プラズマＣＶＤ法またはスパッタリング法など、成膜方法が限定されることはない。
【００６５】
次に、この基板１上に、上述した酸化物材料を用いて構成された絶縁膜１１を成膜する。この絶縁膜１１を構成する酸化物材料からなる膜の成膜は、第１実施形態と同様であって成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。一例として、酸化アルミニウムからなる絶縁膜１１を膜厚１００ｎｍで成膜する。尚、絶縁膜１１として、積層膜を用いる場合であれば、最上層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００６６】
次に図５（２）に示すように、絶縁膜１１上に、ソース電極９ｓおよびドレイン電極９ｄをパターン形成する。ここでは先ず、酸化物半導体層７に接する部分が、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなる電極形成層を成膜する。このような電極形成層の成膜は、例えば次のように行う。
【００６７】
一例として、電極形成層の成膜は、Ｉｒ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００６８】
また他の例として、電極形成層の成膜は、ＩｒＯ2（３０ｎｍ）／Ｉｒ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタ法を適用して行う。尚、Ｉｒの膜厚は酸素の拡散を防止するために５ｎｍ以上であることが望ましい。
【００６９】
このように電極形成層を成膜した後には、リソグラフィー法によって電極形成層上にレジストパターンを形成し、これをマスクにして電極形成層をパターンエッチングする。これにより、最上層がイリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ2）の少なくとも一方からなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。電極形成層のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７０】
その後、図５（３）に示すように、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する非晶質酸化物からなる酸化物半導体層７をパターン形成する。この場合、先ず非晶質酸化物からなる膜を成膜する。非晶質酸化物からなる膜の成膜は、第１実施形態と同様である。
【００７１】
例えば非晶質ＩｎＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｚｎ＝１．０〜３．０の範囲となるようにスパッタリングターゲット組成と成膜条件を最適化したスパッタリング法を行い、膜厚５０ｎｍの非晶質ＩｎＺｎＯ薄膜を成膜する。また、例えば非晶質ＩｎＧａＺｎＯ薄膜を成膜する場合であれば、原子組成比でＩｎ／Ｇａ＝０．５〜１．５、Ｉｎ／Ｚｎ＝０．５〜２．５、Ｇａ／Ｚｎ＝１．０〜２．０の範囲となるように、スパッタリングターゲットの原子組成と成膜条件を最適化したスパッタリング法を行い、膜厚８０ｎｍの非晶質ＩｎＧａＺｎＯ薄膜を成膜する。尚、これらの非晶質ＩｎＺｎＯ薄膜または非晶質ＩｎＧａＺｎＯ膜には、膜内の酸素を安定化させるために、原子組成で０．５〜１０atoms％の組成範囲でＭｇ、Ｙ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｂ、Ｉｒの何れかを１種類以上含ませても良い。
【００７２】
以上のようにして非晶質酸化物からなる膜を成膜した後には、リソグラフィー法によって非晶質酸化物からなる膜上にレジストパターンを形成し、これをマスクにして非晶質酸化物からなる膜をパターンエッチングする。これにより、非晶質酸化物からなる酸化物半導体層７をパターン形成する。非晶質酸化物からなる膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７３】
その後、図５（４）に示すように、ソース電極９ｓおよびドレイン電極９ｄ、さらには酸化物半導体層７が形成された絶縁膜１１上に、上述した酸化物材料を用いて構成されたゲート絶縁膜５を成膜する。このゲート絶縁膜５を構成する酸化物材料からなる膜の成膜は、第１実施形態と同様に行われ、ゲート絶縁膜５の成膜法が限定されることはなく、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等が適用される。
【００７４】
尚、ゲート絶縁膜５として、積層膜を用いる場合であれば、酸化物半導体層７に接する最下層を構成する膜として上述した酸化物材料からなる膜を成膜すれば良い。
【００７５】
また以上のようにゲート絶縁膜５を成膜した後には、５〜３０重量％のオゾンを含む酸素雰囲気中での酸化処理を行ことにより、酸化物半導体層７およびゲート絶縁膜５の酸素欠陥を除去する。ここでは、基板１としてガラス基板および金属箔基板等の耐熱性の良好な材料基板を用いていれば、１５０℃〜４５０℃の温度範囲で１時間程度の酸化処理を行う。一方、基板１としてプラスチック基板などの耐熱性がやや小さい材料基板を用いていれば、５０〜１００℃の温度範囲で１時間程度の酸化処理を行う。
【００７６】
その後は、図４に示したように、ゲート絶縁膜５上に、ゲート電極３をパターン形成する。この際、例えばＡｌ（１００ｎｍ）／Ｔｉ（１０ｎｍ）の積層膜を、Ｔｉ層から順にスパッタリング法によって成膜する。その後、ホトリソグラフィー法によって、積層膜上にレジストパターンを形成し、これをマスクにして積層膜をパターンエッチングすることによりゲート電極３を得る。積層膜のパターンエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。
【００７７】
以上により、図４を用いて説明したように、液晶表示装置や有機ＥＬ表示装置の駆動用として最適であって、トランジスタ特性の長期安定化が図られた薄膜トランジスタＴｒ２を得ることができる。
【００７８】
≪３．第３実施形態≫
＜液晶表示装置の断面構成＞
図６には、第１実施形態で説明したボトムゲート型の薄膜トランジスタＴｒ１を用いた液晶表示装置２０-1の２画素分の概略断面図を示す。この図に示す第３実施形態の液晶表示装置２０-1は、第１実施形態の薄膜トランジスタＴｒ１が設けられた基板１を駆動側基板とし、この駆動側基板１と対向基板３０との間に、液晶層ＬＣを挟持してなる。
【００７９】
このうち、駆動側基板１上の構成は次のようである。
【００８０】
駆動側基板１上の各画素ａには、第１実施形態の薄膜トランジスタＴｒ１と共に、これに接続された容量素子Ｃｓが設けられている。薄膜トランジスタＴｒ１は、一例として図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１を示したが、第１実施形態の変形例の薄膜トランジスタＴｒ１’であっても良い。容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極３と同一層からなる第１電極３ｃｓと、薄膜トランジスタＴｒ１のドレイン電極９ｄを延設してなる第２電極９ｃｓとの間に、ゲート絶縁膜５を挟持してなる。
【００８１】
以上のような薄膜トランジスタＴｒ１および容量素子Ｃｓを覆う状態で、酸化物材料からなる絶縁膜１１が設けられ、さらにこの上部に層間絶縁膜２１が設けられている。この層間絶縁膜２１は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタＴｒ１のドレイン電極９ｄに達する接続孔２１ａを備えている。この層間絶縁膜２１上には、接続孔２１ａを介して容量素子Ｃｓおよび薄膜トランジスタＴｒ１に接続された画素電極２３が配列形成されている。この画素電極２３は、例えば反射材料を用いて構成される。
【００８２】
一方、対向基板３０側の構成は次のようである。
【００８３】
対向基板３０は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また液晶表示装置２０-1にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
【００８４】
対向基板３０において駆動側基板１に向かう面上には、対向電極３１が設けられている。この対向電極３１は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３１は、対向基板３０上にベタ膜状に設けられていて良い。
【００８５】
＜液晶表示装置の回路構成＞
図７は、液晶表示装置２０-1の回路構成の一例を示す図である。
【００８６】
この図に示すように、液晶表示装置２０-1の駆動側基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【００８７】
走査線４１と信号線４３との各交差部には、薄膜トランジスタＴｒと容量素子Ｃｓとで構成された画素回路が設けられている。薄膜トランジスタＴｒは、ゲート電極が走査線４１に、ソース電極が信号線４３に接続されている。また薄膜トランジスタＴｒのドレイン電極が、容量素子Ｃｓの第２電極と画素電極２３とに接続されている。また容量素子Ｃｓの第１電極は、コモン配線に接続されている。第３実施形態においては、この薄膜トランジスタＴｒが、第１実施形態の薄膜トランジスタＴｒ１（Ｔｒ１’）で構成されているところが特徴的である。
【００８８】
そして、走査線駆動回路４５による駆動により、薄膜トランジスタＴｒを介して信号線４１から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電圧が画素電極２３に供給される構成となっている。これにより、画素電極２３に電圧に応じて、図６に示した液晶層ＬＣを構成する液晶分子ｍが傾斜して表示光の透過が制御される。
【００８９】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００９０】
このような構成の液晶表示装置２０-1によれば、第１実施形態で説明した薄膜トランジスタＴｒ１（Ｔｒ１’）によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ１（Ｔｒ１’）は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、液晶表示装置２０-1の駆動に最適である。またこの薄膜トランジスタＴｒ１（Ｔｒ１’）は、第１実施形態で説明したように、トランジスタ特性の長期安定化が図られたものである。したがって、液晶表示装置２０-1における表示特性の長期信頼性の向上を図ることが可能になる。
【００９１】
≪４．第４実施形態≫
＜液晶表示装置の断面構成＞
図８には、第２実施形態で説明したトップゲート型の薄膜トランジスタＴｒ２を用いた液晶表示装置２０-2の２画素分の概略断面図を示す。この図に示す第４実施形態の液晶表示装置２０-2が、第３実施形態の液晶表示装置２０-1と異なるところは、画素電極２３に接続させる薄膜トランジスタを、第２実施形態の薄膜トランジスタＴｒ２としたところにあり、他の構成は同様である。
【００９２】
すなわち、駆動側基板１上の各画素ａには、第２実施形態の薄膜トランジスタＴｒ２と共に、これに接続された容量素子Ｃｓが設けられている。容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極３と同一層からなる第１電極３ｃｓと、薄膜トランジスタＴｒ１のドレイン電極９ｄを延設してなる第２電極９ｃｓとの間に、ゲート絶縁膜５を挟持してなる。
【００９３】
以上のような薄膜トランジスタＴｒおよび容量素子Ｃｓを覆う状態で設けられた層間絶縁膜２１およびゲート絶縁膜５には、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａが設けられている。そして、この層間絶縁膜２１上には、接続孔２１ａを介して容量素子Ｃｓおよび薄膜トランジスタＴｒ２に接続された画素電極２３が配列形成されている。
【００９４】
一方、対向基板３０側の構成は、第３実施形態と同様であり、光透過性を有する材料で構成された対向基板３０の駆動側基板１に向かう面上には、対向電極３１が設けられている。この対向電極３１は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３１は、対向基板３０上にベタ膜状に設けられていて良い。
【００９５】
＜液晶表示装置の回路構成＞
第４実施形態の液晶表示装置２０-2の回路構成は、第３実施形態と同様であり、図７に示す薄膜トランジスタＴｒとして、第２実施形態のトップゲート型の薄膜トランジスタＴｒ２を用いているところが特徴的である。
【００９６】
このような構成の液晶表示装置２０-2によれば、第２実施形態で説明した薄膜トランジスタＴｒ２によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ２は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、液晶表示装置２０-2の駆動に最適である。またこの薄膜トランジスタＴｒ２も、第１実施形態の薄膜トランジスタＴｒ1と同様に、トランジスタ特性の長期安定化が図られたものである。したがって、これを用いた液晶表示装置２０-2における表示特性の長期信頼性の向上を図ることが可能になる。
【００９７】
≪５．第５実施形態≫
＜有機ＥＬ表示装置の断面構成＞
図９には、第１実施形態で説明したボトムゲート型の薄膜トランジスタＴｒ１を用いた有機ＥＬ表示装置５０-1の２画素分の概略断面図を示す。この図に示す第５実施形態の有機ＥＬ表示装置５０-1は、第１実施形態の薄膜トランジスタＴｒ１が設けられた基板１を駆動側基板とし、この駆動側基板１上に有機電界発光素子（electroluminescence：ＥＬ素子）ＥＬを設けてなる。
【００９８】
駆動側基板１上の各画素ａには、第１実施形態の薄膜トランジスタＴｒ１を２素子と（図面では１素子分のみを図示）、ここでの図示を省略した容量素子Ｃｓが設けられている。薄膜トランジスタＴｒ１は、一例として図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１を示したが、第１実施形態の変形例の薄膜トランジスタＴｒ１’であっても良い。
【００９９】
以上のような薄膜トランジスタＴｒ１を覆う状態で、絶縁膜１１が設けられ、さらにこの上部に層間絶縁膜２１が設けられている。この層間絶縁膜２１は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａを備えている。この層間絶縁膜21上には、接続孔２１ａを介して薄膜トランジスタＴｒ１に接続された画素電極２３が配列形成されている。
【０１００】
この画素電極２３は、例えば陽極（アノード）または陰極（カソード）として構成されていることとする。またこの有機ＥＬ表示装置５０-1が駆動側基板1と反対側から表示光を放出するトップエミッション構造である場合、画素電極２３は、光反射性の材料を用いて構成されていることとする。
【０１０１】
画素電極２３の周縁は、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５１で覆われている。この絶縁性パターン５１は、画素電極２３を広く露出させる開口窓５１ａを備えており、この開口窓５１ａが有機電界発光素子ＥＬの画素開口となる。
【０１０２】
以上のような絶縁性パターン５１の開口窓５１ａ内に露出する画素電極２３上を覆う状態で、有機層５３が設けられている。この有機層５３は、少なくとも有機発光層を備えた積層構造からなる。この有機層５３を覆い、画素電極２３との間に有機層５３を狭持する状態で、共通電極５５が設けられている。この共通電極５５は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極２３が陽極として機能するものである場合、この共通電極５５は、陰極として機能する材料を用いて構成されていることとする。
【０１０３】
そして、以上のような画素電極２３と共通電極５５との間に有機層５３が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【０１０４】
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で有機ＥＬ表示装置５０-1が構成されている。
【０１０５】
＜有機ＥＬ標示装置の回路構成＞
図１０は、有機ＥＬ表示装置５０-1の回路構成図である。
【０１０６】
この図に示すように、有機ＥＬ表示装置５０-1の駆動側基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【０１０７】
走査線４１と信号線４３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒａ、駆動用の薄膜トランジスタＴｒｂ、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。そして、走査線駆動回路３５による駆動により、スイッチング用の薄膜トランジスタＴｒａを介して信号線３３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒｂから有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒｂは、共通の電源供給線（Ｖｃｃ）４９に接続されている。
【０１０８】
図９の断面図は、以上のような画素回路において、駆動用の薄膜トランジスタＴｒｂと有機電界発光素子ＥＬとが積層された部分の断面を示している。画素回路に示した薄膜トランジスタＴｒａは、薄膜トランジスタＴｒｂと同一層を用いて構成されており、これらの薄膜トランジスタＴｒａ，Ｔｒｂが、図１を用いて説明した第１実施形態の薄膜トランジスタＴｒ１（Ｔｒ１’）で構成されているのである。
【０１０９】
尚、画素回路に示した容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極−ゲート絶縁膜−ドレイン電極の層部分を積層して構成されている。さらに、画素回路に示した走査線４１は、断面図のゲート電極１１と同一層を用いて構成され、画素回路に示した信号線４３および電源供給線４９は、断面図のソース電極１５ｓおよびドレイン電極１５ｄと同一層を用いて構成される。
【０１１０】
以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【０１１１】
このような構成の有機ＥＬ表示装置５０-1によれば、第１実施形態で説明した薄膜トランジスタＴｒ１（Ｔｒ１’）によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ１（Ｔｒ１’）は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、有機ＥＬ表示装置５０-1の駆動に最適である。またこの薄膜トランジスタＴｒ１（Ｔｒ１’）は、第１実施形態で説明したように、トランジスタ特性の長期安定化が図られたものである。したがって、有機ＥＬ表示装置５０-1における表示特性の長期信頼性の向上を図ることが可能になる。
【０１１２】
≪６．第６実施形態≫
＜有機ＥＬ表示装置の断面構成＞
図１１には、第２実施形態で説明したトップゲート型の薄膜トランジスタＴｒ２を用いた有機ＥＬ表示装置５０-2の２画素分の概略断面図を示す。この図に示す第６実施形態の有機ＥＬ表示装置５０-2が、第５実施形態の有機ＥＬ表示装置５０-1と異なるところは、各画素ａに設けた薄膜トランジスタを、第２実施形態の薄膜トランジスタＴｒ２としたところにあり、他の構成は同様である。
【０１１３】
すなわち、駆動側基板１上の各画素ａには、第２実施形態の薄膜トランジスタＴｒ２と共に、これに接続された容量素子Ｃｓ（図示省略）が設けられている。
【０１１４】
以上のような薄膜トランジスタＴｒ２および容量素子Ｃｓを覆う状態で設けられた層間絶縁膜２１およびゲート絶縁膜５には、薄膜トランジスタＴｒ２のドレイン電極９ｄに達する接続孔２１ａが設けられている。そして、この接続孔２１ａを介して薄膜トランジスタＴｒ２に接続された画素電極２３が、層間絶縁膜２１上に配列形成されている。この画素電極２３は、陽極（アノード）または陰極（カソード）として構成されている。
【０１１５】
各画素電極２３の周縁は絶縁性パターン５１で覆われ、絶縁性パターン５１から露出する画素電極２３上を覆う状態で、少なくとも有機発光層を備えた有機層５３が設けられ、画素電極２３との間に有機層５３を狭持する状態で、共通電極５５が設けられている。共通電極５５は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり光透過性を有する材料で構成され、さらに画素電極２３が陽極として機能するものである場合、この共通電極５５は、陰極として機能する材料を用いて構成されている。
【０１１６】
そして、以上のような画素電極２３と共通電極５５との間に有機層５３が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【０１１７】
＜有機ＥＬ表示装置の回路構成＞
第６実施形態の液晶表示装置５０-2の回路構成は、第５実施形態と同様であり、図１０に示す薄膜トランジスタＴｒａ，Ｔｒｂとして、第２実施形態のトップゲート型の薄膜トランジスタＴｒ２を用いている。
【０１１８】
このような構成の有機ＥＬ表示装置５０-2によれば、第２実施形態で説明した薄膜トランジスタＴｒ２によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ２は、閾値電圧が２〜１０Ｖの範囲で再現性良好に制御され、ソース−ドレイン間電流（Ｉｄｓ）が１．０×１０-4〜２．０×１０-3Ａの値を示すことから、有機ＥＬ表示装置５０-2の駆動に最適である。またこの薄膜トランジスタＴｒ２も、第１実施形態の薄膜トランジスタＴｒ1と同様に、トランジスタ特性の長期安定化が図られたものである。したがって、これを用いた有機ＥＬ表示装置５０-2における表示特性の長期信頼性の向上を図ることが可能になる。
【０１１９】
以上の第３実施形態〜第６実施形態においては、本発明の表示装置として液晶表示装置や有機ＥＬ表示装置を示した。しかしながら本発明の表示装置は、第１実施形態および第２実施形態の薄膜トランジスタを設けた表示装置、特にこの薄膜トランジスタによって画素電極を駆動するアクティブマトリックス型の表示装置に広く適用可能である。このような表示装置としては、例えば電気泳動型の表示装置に適用可能である。また液晶表示装置や有機ＥＬ表示装置の構成も、上述した第３実施形態〜第６実施形態の構成に限定されることはなく、第１実施形態および第２実施形態の薄膜トランジスタによって画素電極が駆動される構成に広く適用可能であり、同様の効果を得ることができる。
【０１２０】
≪７．第７実施形態≫
図１２〜１６には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【０１２１】
図１２は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【０１２２】
図１３は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１２３】
図１４は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【０１２４】
図１５は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１２５】
図１６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【０１２６】
尚、上述した第７実施形態では、本発明の表示装置を備えた電子機器の構成を説明した。しかしながら本発明の電子機器は、第１実施形態および第２実施形態の薄膜トランジスタを設けた電子機器に広く適用可能である。例えば薄膜トランジスタと共に他の素子とで構成される半導体装置として、ＤＲＡＭなどもメモリ用の半導体装置や、受光素子の駆動回路等にも適用可能であり、同様の効果を得ることができる。
【符号の説明】
【０１２７】
５…ゲート絶縁膜、７…酸化物半導体層（非晶質酸化物からなる半導体層）、９ｄ…ドレイン電極、９ｓ…ソース電極、１１…絶縁膜、Ｔｒ１，Ｔｒ１’，Ｔｒ２…薄膜トランジスタ、２０-1，２０-2…液晶表示装置、２３…画素電極、５０-1，５０-2…有機ＥＬ表示装置
【特許請求の範囲】
【請求項１】
非晶質酸化物からなる半導体層と、前記半導体層に接して設けられたソース電極およびドレイン電極とを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
薄膜トランジスタ。
【請求項２】
前記ソース電極およびドレイン電極は、前記半導体層と接する部分がイリジウムまたは酸化イリジウムで構成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層は、酸化物材料からなる絶縁膜で覆われている
請求項１または２記載の薄膜トランジスタ。
【請求項４】
前記酸化物材料からなる絶縁膜は、前記半導体層に接して設けられている
請求項３に記載の薄膜トランジスタ。
【請求項５】
前記絶縁膜の１つはゲート絶縁膜である
請求項３または４に記載の薄膜トランジスタ。
【請求項６】
非晶質酸化物からなる半導体層に接してソース電極およびドレイン電極を設けた薄膜トランジスタと、当該薄膜トランジスタに接続された画素電極とを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
表示装置。
【請求項７】
非晶質酸化物からなる半導体層に接してソース電極およびドレイン電極を設けた薄膜トランジスタを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
電子機器。
【請求項１】
非晶質酸化物からなる半導体層と、前記半導体層に接して設けられたソース電極およびドレイン電極とを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
薄膜トランジスタ。
【請求項２】
前記ソース電極およびドレイン電極は、前記半導体層と接する部分がイリジウムまたは酸化イリジウムで構成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層は、酸化物材料からなる絶縁膜で覆われている
請求項１または２記載の薄膜トランジスタ。
【請求項４】
前記酸化物材料からなる絶縁膜は、前記半導体層に接して設けられている
請求項３に記載の薄膜トランジスタ。
【請求項５】
前記絶縁膜の１つはゲート絶縁膜である
請求項３または４に記載の薄膜トランジスタ。
【請求項６】
非晶質酸化物からなる半導体層に接してソース電極およびドレイン電極を設けた薄膜トランジスタと、当該薄膜トランジスタに接続された画素電極とを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
表示装置。
【請求項７】
非晶質酸化物からなる半導体層に接してソース電極およびドレイン電極を設けた薄膜トランジスタを備え、
前記ソース電極およびドレイン電極が、イリジウムまたは酸化イリジウムを用いて構成されている
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−２７２６６３（Ｐ２０１０−２７２６６３Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２２７５６（Ｐ２００９−１２２７５６）
【出願日】平成２１年５月２１日（２００９．５．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月２１日（２００９．５．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]