薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
【課題】酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供する。
【解決手段】基板1上に設けられた酸化物からなる酸化物半導体層7と、酸化物半導体層7上に酸化物半導体層7に対して連続成膜された上層絶縁膜9とを備えている。酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔d1〜d4を保持して配置されている。これにより、外周縁の外側からの酸素の出入りや水分吸着の影響が、チャネル領域7chに対して影響を及ぼすことを防止する。
【解決手段】基板1上に設けられた酸化物からなる酸化物半導体層7と、酸化物半導体層7上に酸化物半導体層7に対して連続成膜された上層絶縁膜9とを備えている。酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔d1〜d4を保持して配置されている。これにより、外周縁の外側からの酸素の出入りや水分吸着の影響が、チャネル領域7chに対して影響を及ぼすことを防止する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物からなる半導体層を用いた薄膜トランジスタ、この薄膜トランジスタの製造方法、およびこの薄膜トランジスタを備えた表示装置に関する。
【背景技術】
【0002】
近年、薄膜トランジスタのチャネル領域(活性層)に、In-Ga-Zn-Oをはじめとする酸化物からなる半導体層の適用が検討されている。このような半導体層を用いた薄膜トランジスタの信頼性試験(ストレス試験による特性変動の調査)についても多数の報告例があり、酸素との反応や水の吸着によって閾値電圧が変化することが知られている。このため、薄膜トランジスタの信頼性を保つために、酸素含有率の最適値を保持し、水を吸着させない様々なプロセスや構造が提案されている。
【0003】
例えば、II族酸化物からなる半導体層の上下いずれかにアモルファス状の酸化アルミニウムを積層させることにより、界面の欠陥準位を低減し、トランジスタ特性を向上させること構成が提案されている(下記特許文献1参照)。
【0004】
また、酸化物半導体と、トンネル効果が生じる膜厚で酸素原子を有する酸化物層間材とを交互に積層した酸化物半導体を活性層として用いることにより、酸化物半導体の酸素欠損を酸化物層間材によって抑制する構成が提案されている(下記特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3913756号公報
【特許文献2】特開2007−123702号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら半導体層の上下をアモルファス状の酸化アルミニウムで覆った構成であっても、半導体層の端面が露出されていれば、端面からの酸素侵入、酸素脱離、さらには水分吸着が発生する。またパターニングされた半導体層を酸化アルミニウムで完全に覆う構成では、酸化アルミニウムで覆う前の半導体層が大気に暴露される。このため、その時点で酸素侵入、酸素欠損、さらには水分吸着が発生する。したがって、酸素侵入、酸素脱離、さらには水分吸着によって酸化物半導体が変質し、薄膜トランジスタの特性変動を完全に防止することは困難である。しかも、半導体層をパターニングしてから酸化アルミニウムで覆う構成であるため、工程数が多くコスト高の要因となる。
【0007】
また、酸化物半導体と酸化物層間材とを交互に積層した酸化物半導体を活性層として用いる構成であっても、上記構成と同様に端面からの酸素侵入等は免れず、さらに製造工程数の増加によるコスト高の要因となる。
【0008】
そこで本発明は、酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供すること、さらにはこれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
このような目的を達成するための本発明の薄膜トランジスタは、基板上に設けられた酸化物からなる半導体層と、この半導体層に対して連続成膜された上層絶縁膜とを備えている。これらの半導体層および上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている。
【0010】
また本発明の薄膜トランジスタの製造方法は、以上の構成の薄膜トランジスタの製造方法であり、先ず、基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程を行う。次に、半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して外周縁が位置する形状に、これらの上層絶縁膜および半導体層をパターニングする工程を行う。
【0011】
また本発明はこのような構成の薄膜トランジスタに接続された画素電極を有する表示装置でもある。
【0012】
以上のような構成では、半導体層上に上層絶縁膜が連続成膜されていることから、半導体層を大気開放すること無く、上層絶縁膜によって半導体層を保護した状態とすることができる。また半導体層および上層絶縁膜の外周縁は、半導体層に形成されるチャネル領域に対して13μm以上の間隔で設けられている。これにより、半導体層の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域にまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが確認された。
【発明の効果】
【0013】
以上説明した様に、本発明によれば酸化物からなる半導体層の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になるため、酸化物からなる半導体層を備えた薄膜トランジスタの信頼性の向上を図ることができる。また、この薄膜トランジスタに画素電極を接続させた表示装置の信頼性の向上を図ることが可能になる。
【図面の簡単な説明】
【0014】
【図1】第1実施形態のボトムゲート構造の薄膜トランジスタの構成図である。
【図2】第1実施形態の薄膜トランジスタの製造工程図である。
【図3】チャネル領域に対する外周縁の間隔を固定した薄膜トランジスタにおいてのゲート幅に対するしきい値電圧の変化量を示す図である。
【図4】第2実施形態のトップゲート構造の薄膜トランジスタの構成図である。
【図5】第2実施形態の薄膜トランジスタの製造工程図である。
【図6】第3実施形態の表示装置の断面構成図である。
【図7】表示装置の回路構成の一例を示す図である。
【図8】本発明の表示装置を用いたテレビを示す斜視図である。
【図9】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。
【図10】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図11】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図12】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【発明を実施するための形態】
【0015】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
1.第1実施形態(ボトムゲート構造の例)
2.第2実施形態(トップゲート構造の例)
3.第3実施形態(薄膜トランジスタを備えた表示装置の例)
4.第4実施形態(電子機器の例)
【0016】
≪1.第1実施形態≫
<薄膜トランジスタの構成>
図1には、第1実施形態の薄膜トランジスタTr1の断面構成図を示す。この図に示す薄膜トランジスタTr1は、酸化物からなる半導体層(酸化物半導体層)を用いたボトムゲート型の薄膜トランジスタTr1であり、次のように構成されている。
【0017】
すなわち基板1上には、ゲート電極3がパターン形成されており、これを覆う状態でゲート絶縁膜5が設けられている。このゲート絶縁膜5上には、ゲート電極3上に重ねて酸化物からなる半導体層(以下、酸化物半導体層)7、および上層絶縁膜9がこの順に設けられている。上層絶縁膜9には、ゲート電極3を幅方向に挟んで対向する位置に、酸化物半導体層7を露出させる2つの開口窓9aが設けられている。またさらに上層絶縁膜9までが設けられた基板1上には、ソース電極11sおよびドレイン電極11dが設けられている。これらのソース電極11sおよびドレイン電極11dは、上層絶縁膜9に設けた2つの開口窓9aを塞ぐと共に、これらの開口窓9aを介して酸化物半導体層7に接続されている。
【0018】
以上のような構成の薄膜トランジスタTr1では、酸化物半導体層7においてソース電極11sおよびドレイン電極11dが接続されている部分間、すなわち2つの開口窓9a間が、チャネル領域7chとなる。以下、各構成要素の詳細を、基板1側から順に説明する。
【0019】
基板1は、表面側の絶縁性が保たれた構成であれば良く、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板1が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。
【0020】
ゲート電極3は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【0021】
ゲート絶縁膜5は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。またゲート絶縁膜5は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。
【0022】
酸化物半導体層7は、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはIn、Zn、Ga、Oからなる酸化物が用いられる。またこの他にも、Al、Ga、In、Zn、Mg、Ca、Sn、Sbのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層7は、必要に応じて積層構造であっても良い。酸化物半導体層7の具体的な構成としては、In−Ga−Zn−OやIn−Ga−Oからなる単層チャネル構造、In2O3、Ga2O3、ZnO、ITO、SnO2、TiO2のうち2種以上を用いた積層チャネル構造が例示される。
【0023】
上層絶縁膜9は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層7の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜5は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜9は、これらの材質を用いた積層膜であっても良い。
【0024】
特にこの上層絶縁膜9は、酸化物半導体層7に対して連続成膜された層であることが好ましい。この場合、上層絶縁膜9の外周縁は、酸化物半導体層7の外周縁からはみだすことなく設けられた構成になる。ここでは、例えば上層絶縁膜9は酸化物半導体層7と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の各間隔d1〜d4を保持して配置されていることが重要である。また、各間隔d1〜d4は、プロセスマージンを加えて15μm以上で有ることが好ましく、さらに特性上の観点から28μm以上であることが好ましい。
【0025】
尚、ボトムゲート構造においては、チャネル領域7chにおけるチャネル長Lを延設した方向は、ソース電極11sおよびドレイン電極11dによって覆われている。このため、チャネル長Lを延設した方向に存在する上層絶縁膜9の外周縁においては、ソース電極11sおよびドレイン電極11dから露出している部分と、チャネル領域7chとの間隔が13μm以上、好ましくは15μm以上、さらには28μm以上であれば良い。
【0026】
上層絶縁膜9に設けられた開口窓9aは、ゲート電極3を幅方向に挟んで対向する位置に配置され、底面に酸化物半導体層7が露出させている。これらの2つの開口窓9aは、少なくともゲート電極3の延設方向に沿った方向の開口径が等しく、この開口径がチャネル領域7chのチャネル幅Wとなり、これらの開口径の間の距離がチャネル領域7chのチャネル長Lとなる。このチャネル領域7chは、ゲート電極3上に完全に積層する位置に設けられることが好ましい。
【0027】
尚、上述したように、ボトムゲート構造においては、チャネル領域7chにおけるチャネル長Lを延設した方向は、ソース電極11sおよびドレイン電極11dによって覆われている。このため、開口窓9aは、ソース電極11sおよびドレイン電極11dによって覆われている部分において、外周縁方向に開放された形状であっても良い。
【0028】
ソース電極11sおよびドレイン電極11dは、上層絶縁膜9に設けた2つの開口窓9aを塞ぐと共に、これらの開口窓9aを介して酸化物半導体層7に接続され、ゲート電極3を幅方向に挟んで対向する状態で設けられている。ここでソース電極11sおよびドレイン電極11dは、2つの開口窓9aを完全に塞いで設けられることが重要である。このようなソース電極11sおよびドレイン電極11dは、酸化物半導体層7に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【0029】
<薄膜トランジスタの製造方法>
第1実施形態の薄膜トランジスタTr1の製造方法を、図2の工程図に基づいて詳細に説明する。
【0030】
先ず、図2(1)に示すように、表面が絶縁性の基板1を用意し、この上部にゲート電極3をパターン形成する。次いで、ゲート電極3が形成された基板1上に、上述した酸化物材料を用いて構成されたゲート絶縁膜5を成膜する。
【0031】
次に、ゲート絶縁膜5上に、酸化物からなる酸化物半導体層7を成膜し、さらに連続して上層絶縁膜9を成膜する。これらの酸化物半導体層7および上層絶縁膜9の連続成膜は、大気開放することなくインサイチュー(in situ)で行うことが好ましい。
【0032】
酸化物半導体層7は、例えば酸化物半導体層7を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜9は、プラズマCVD法、スパッタリング法、またはALD法等によって成膜する。
【0033】
次に、図2(2)に示すように、上層絶縁膜9と酸化物半導体層7とをパターニングする。ここでは、酸化物半導体層7においてゲート電極3上に積層される位置に形成されるチャネル領域7chの形成予定部に対して、酸化物半導体層7および上層絶縁膜9の外周縁が13μm以上、好ましくは15μm以上、さらに好ましくは28μm以上の各間隔d1〜d4を保持するようにパターニングを行う。
【0034】
このようなパターニングは、リソグラフィー法によって上層絶縁膜9上にレジストパターンを形成し、これをマスクにして上層絶縁膜9と酸化物半導体層7とをこの順にエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0035】
以上のように上層絶縁膜9と酸化物半導体層7とをパターニングした後の工程は、300℃以下のプロセス温度で行うこととする。
【0036】
すなわち、図1に示したように、上層絶縁膜9に2つの開口窓9aを形成するためのパターニングを行う。レジストパターンをマスクにして上層絶縁膜9をエッチングすることにより、開口窓9aの形成を行う。ここでは、酸化物半導体層7においてゲート電極3上に重なる位置に、チャネル領域7chにおけるチャネル長Lを規定する所定の間隔を保ち、かつチャネル領域7chにおけるチャネル幅Wを規定する所定の開口径を保って、2つの開口窓9を形成する。
【0037】
このような開口窓9aの形成は、リソグラフィー法によって上層絶縁膜上にレジストパターンを形成し、これをマスクにして上層絶縁膜9をエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0038】
以上の後には、上層絶縁膜9が形成されたゲート絶縁膜5上に、各開口窓9aを塞ぐ形状でソース電極9sおよびドレイン電極11dをパターン形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよって行う。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【0039】
以上により、図1を用いて説明した構成のボトムゲート構造の薄膜トランジスタTr1を得ることができる。この薄膜トランジスタTr1は、ソース電極9sと酸化物半導体層7とが接する開口窓9a、ドレイン電極9dと酸化物半導体層7とが接する開口窓9aとの間の酸化物半導体層7部分が、チャネル幅W,チャネル長Lのチャネル領域7chとなる。そして、このチャネル領域7chと、上層絶縁膜9の外周縁との間隔d1〜d4が、13μm以上のものとなる。
【0040】
以上のような第1実施形態の薄膜トランジスタTr1では、酸化物半導体層7上に上層絶縁膜9が連続成膜されていることから、酸化物半導体層7を大気開放すること無く、上層絶縁膜9によって酸化物半導体層7を保護した状態とすることができる。また酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔で設けられている。これにより、酸化物半導体層7の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域7chにまで及ぶことがなく、以降に説明するようにトランジスタ特性の経時的な劣化が防止できることが確認された。
【0041】
図3には、第1実施形態の薄膜トランジスタTr1において、チャネル領域7chと、チャネル幅Wを延設した方向に存在する外周縁との間隔d1,d2を3μmに固定し、チャネル幅Wを変化させた構成でのしきい値電圧の変化量を測定した結果を示す。酸化物半導体層7には、非晶質のIn−Ga−Zn−O半導体を用いた。また、チャネル領域7chと、チャネル長Lを延設した方向に存在する外周縁との間隔d3,d4は1.5μm、チャネル長L=8μmに固定した。このような薄膜トランジスタTr1に対して、300℃で2時間アニール処理を施す前後でのしきい値電圧の変化量を測定した。
【0042】
図3の結果から明らかなように、チャネル幅Wが20μm以上ではしきい値電圧の変化量ΔVthが−0.25V以下に抑えられていることが分かる。つまり、2時間のアニール処理においては、上層絶縁膜9から露出している外周縁からの水分の浸入や酸素の出入りによって酸化物半導体層7が影響を受けて変質する。しかしながら、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2=3μmにおいて、チャネル幅Wが20μm以上であればチャネル領域7chの全域が変質することはなく、このためしきい値電圧の変化量ΔVthが小さく抑えられていると考えられる。これから換算すると、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2≧3μm+(20μm/2)=13μmであれば、チャネル領域7chのほぼ全領域の変質が抑えられると予測される。
【0043】
また、図3から明らかなように、チャネル幅Wが50μm以上ではしきい値電圧の変化量ΔVthが−0.20V以下に抑えられていることが分かる。これから換算すると、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2≧3μm+(50μm/2)=28μmであれば、チャネル領域7chのほぼ全領域の変質が、さらに確実に抑えられると予測される。
【0044】
以上説明した様に、第1実施形態によれば、酸化物半導体層7の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になる。このため、酸化物半導体層7を備えた薄膜トランジスタTr1の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層7および上層絶縁膜9の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【0045】
≪2.第2実施形態≫
<薄膜トランジスタの構成>
図4には、第2実施形態の薄膜トランジスタTr2の断面構成図を示す。尚、第1実施形態と同一の構成要素には同一の符号を付している。この図に示す薄膜トランジスタTr2は、酸化物からなる半導体層(酸化物半導体層)を用いたトップゲート型の薄膜トランジスタTr2であり、次のように構成されている。
【0046】
すなわち基板1上には、ソース電極11sおよびドレイン電極11dがパターン形成されており、このソース電極11sおよびドレイン電極11d間を覆う状態で酸化物からなる半導体層(以下、酸化物半導体層)7、およびゲート絶縁膜5’がこの順に設けられている。ここではゲート絶縁膜5’が、酸化物半導体層7上に設けられた上層絶縁膜となる。このゲート絶縁膜5’上に、ソース電極11s−ドレイン電極11d間の上部に重ねてゲート電極3が設けられている。
【0047】
以上のような構成の薄膜トランジスタTr2では、酸化物半導体層7においてソース電極11sおよびドレイン電極11dで挟まれた部分が、チャネル領域7chとなる。以下、各構成要素の詳細を、基板1側から順に説明する。
【0048】
基板1は、表面側の絶縁性が保たれた構成であり、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板1が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。また、基板1上には酸化物半導体層7が接して設けられるため、基板1の表面層は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、この上層に設けられた酸化物半導体層7の保護膜となり、酸化物半導体層7への基板1側からの水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。
【0049】
ソース電極11sおよびドレイン電極11dは、酸化物半導体層7に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【0050】
酸化物半導体層7は、第1実施形態と同様であって、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはIn、Zn、Ga、Oからなる酸化物が用いられる。またこの他にも、Al、Ga、In、Zn、Mg、Ca、Sn、Sbのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層7は、必要に応じて積層構造であっても良い。酸化物半導体層7の具体的な構成としては、In−Ga−Zn−OやIn−Ga−Oからなる単層チャネル構造、In2O3、Ga2O3、ZnO、ITO、SnO2、TiO2のうち2種以上を用いた積層チャネル構造が例示される。
【0051】
ゲート絶縁膜5’は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層7の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜5’は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜となるゲート絶縁膜5’は、これらの材質を用いた積層膜であっても良い。
【0052】
特にこのゲート絶縁膜5’は、酸化物半導体層7上の上層絶縁膜であり、酸化物半導体層7に対して連続成膜された層であることが好ましい。この場合、ゲート絶縁膜5’の外周縁は、酸化物半導体層7の外周縁からはみだすことなく設けられた構成となる。ここでは、例えばゲート絶縁膜5’は酸化物半導体層7と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層7およびゲート絶縁膜5’の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の各間隔d1〜d4を保持して配置されていることが重要である。また、各間隔d1〜d4は、プロセスマージンを加えて15μm以上で有ることが好ましく、さらに特性上の観点から28μm以上であることが好ましい。
【0053】
尚、トップゲート構造においては、チャネル領域7chにおけるチャネル幅Wを延設した方向は、ゲート電極3によって覆われている。このため、チャネル幅Wを延設した方向に存在する上層絶縁膜9の外周縁においては、ゲート電極3から露出している部分と、チャネル領域7chとの間隔が13μm以上、好ましくは15μm以上、さらに好ましくは28μm以上であれば良い。
【0054】
ゲート電極3は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【0055】
<薄膜トランジスタの製造方法>
第2実施形態の薄膜トランジスタTr2の製造方法を、図5の工程図に基づいて詳細に説明する。
【0056】
先ず、図5(1)に示すように、表面が絶縁性の基板1を用意し、この上部にソース電極11dおよびドレイン電極11sをパターン形成する。
【0057】
次いで、図5(2)に示すように、ソース電極11dおよびドレイン電極11sが形成された基板1上に、酸化物からなる酸化物半導体層7を成膜し、さらに連続して上層絶縁膜となるゲート絶縁膜5’を成膜する。これらの酸化物半導体層7およびゲート絶縁膜5’(上層絶縁膜)の連続成膜は、大気開放することなくインサイチュー(in situ)で行うことが好ましい。
【0058】
酸化物半導体層7は、例えば酸化物半導体層7を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜としてのゲート絶縁膜5’は、プラズマCVD法、スパッタリング法、またはALD法等によって成膜する。
【0059】
次に、図5(3)に示すように、ゲート絶縁膜5’と酸化物半導体層7とをパターニングする。ここでは、酸化物半導体層7においてソース電極11d−ドレイン電極11s間となる位置に形成されるチャネル領域7chの形成予定部に対して、酸化物半導体層7およびゲート絶縁膜5’の外周縁が13μm以上、好ましくは28μm以上の各間隔d1〜d4を保持するようにパターニングを行う。
【0060】
このようなパターニングは、リソグラフィー法によってゲート絶縁膜5’上にレジストパターンを形成し、これをマスクにしてゲート絶縁膜5’と酸化物半導体層7とをこの順にエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0061】
以上のように上層絶縁膜としてのゲート絶縁膜5’と酸化物半導体層7とをパターニングした後の工程は、300℃以下のプロセス温度で行うこととする。
【0062】
すなわち、図4に示したように、ゲート絶縁膜5’が形成された基板1上に、ソース電極11d−ドレイン電極11s間となる位置に形成されるチャネル領域7ch上に重ねる形状でゲート電極3を形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよってゲート電極3を形成する。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【0063】
以上により、図4を用いて説明した構成のトップゲート構造の薄膜トランジスタTr2を得ることができる。この薄膜トランジスタTr2は、酸化物半導体層7においてソース電極11d−ドレイン電極11s間に形成されるチャネル領域7chと、ゲート絶縁膜5’の外周縁との間隔d1〜d4が、13μm以上のものとなる。
【0064】
以上のような第2実施形態の薄膜トランジスタTr2では、酸化物半導体層7上に上層絶縁膜としてのゲート絶縁膜5’が連続成膜されていることから、酸化物半導体層7を大気開放すること無く、ゲート絶縁膜5’によって酸化物半導体層7を保護した状態とすることができる。また酸化物半導体層7およびゲート絶縁膜5’の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔で設けられている。これにより、第1実施形態と同様に、酸化物半導体層7の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域7chにまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが可能である。
【0065】
この結果、第1実施形態と同様に、酸化物半導体層7の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能であり、酸化物半導体層7を備えた薄膜トランジスタTr2の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層7および上層絶縁膜9の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【0066】
≪3.第3実施形態≫
<液晶表示装置の断面構成>
図6には、第1実施形態で説明したボトムゲート型の薄膜トランジスタTr1を用いた表示装置20の2画素分の概略断面図を示す。この図に示す第3実施形態の表示装置20は、第1実施形態の薄膜トランジスタTr1が設けられた基板1を駆動側基板とし、この駆動側基板1と対向基板30との間に、液晶層LCを挟持してなる液晶表示装置である。
【0067】
このうち、駆動側基板1上の構成は次のようである。
【0068】
駆動側基板1上の各画素aには、第1実施形態の薄膜トランジスタTr1と共に、これに接続された容量素子Csが設けられている。容量素子Csは、薄膜トランジスタTr1のゲート電極3と同一層からなる第1電極3csと、薄膜トランジスタTr1のドレイン電極11dを延設してなる第2電極11csとの間に、ゲート絶縁膜5を挟持してなる。
【0069】
以上のような薄膜トランジスタTr1および容量素子Csを覆う状態で、酸化物材料からなる保護絶縁膜15が設けられ、さらにこの上部に層間絶縁膜21が設けられている。この層間絶縁膜21は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタTr1のドレイン電極11dに達する接続孔21aを備えている。この層間絶縁膜21上には、接続孔21aを介して容量素子Csおよび薄膜トランジスタTr1に接続された画素電極23が配列形成されている。この画素電極23は、例えば反射材料を用いて構成される。
【0070】
一方、対向基板30側の構成は次のようである。
【0071】
対向基板30は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置20にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
【0072】
対向基板30において駆動側基板1に向かう面上には、対向電極31が設けられている。この対向電極31は、各画素に共通の共通電極であって、ITOのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極31は、対向基板30上にベタ膜状に設けられていて良い。尚ここでの図示は省略したが、基板1の外側には必要に応じてバックライトを設けることとする。
【0073】
<液晶表示装置の回路構成>
図7は、表示装置20の回路構成の一例を示す図である。
【0074】
この図に示すように、表示装置20の駆動側基板1上には、表示領域1aとその周辺領域1bとが設定されている。表示領域1aには、複数の走査線41と複数の信号線43とが縦横に配線されており、それぞれの交差部に対応して1つの画素aが設けられた画素アレイ部として構成されている。また周辺領域1bには、走査線41を走査駆動する走査線駆動回路45と、輝度情報に応じた映像信号(すなわち入力信号)を信号線43に供給する信号線駆動回路47とが配置されている。
【0075】
走査線41と信号線43との各交差部に、第1実施形態の薄膜トランジスタTr1と容量素子Csとで構成された画素回路が設けられている。薄膜トランジスタTr1は、ゲート電極が走査線41に、ソース電極が信号線43に接続されている。また薄膜トランジスタTrのドレイン電極が、容量素子Csの第2電極と画素電極23とに接続されている。また容量素子Csの第1電極は、コモン配線に接続されている。
【0076】
そして、走査線駆動回路45による駆動により、薄膜トランジスタTr1を介して信号線41から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電圧が画素電極23に供給される構成となっている。これにより、画素電極23に電圧に応じて、図6に示した液晶層LCを構成する液晶分子mが傾斜して表示光の透過が制御される。
【0077】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域1bには、画素回路の変更に応じて必要な駆動回路が追加される。
【0078】
このような構成の表示装置20によれば、第1実施形態で説明した薄膜トランジスタTr1によって画素電極23が駆動される構成である。この薄膜トランジスタTr1は、第1実施形態で説明したようにトランジスタ特性の劣化が抑えられたものである。このため、この薄膜トランジスタTr1によって画素電極23が駆動される表示装置20においての表示特性の長期信頼性の向上を図ることが可能になる。
【0079】
尚、以上の第3実施形態においては、第1実施形態で説明したボトムゲート構造の薄膜トランジスタTr1を画素電極23に接続させた構成を説明した。しかしながら、画素電極23に接続させる薄膜トランジスタは、第2実施形態で説明したトップゲート構造の薄膜トランジスタであっても良く、同様の効果を得ることができる。
【0080】
また以上の第3実施形態においては、本発明の表示装置として液晶表示装置を示した。しかしながら本発明の表示装置は、第1実施形態および第2実施形態の薄膜トランジスタを設けた表示装置、特にこの薄膜トランジスタによって画素電極を駆動するアクティブマトリックス型の表示装置に広く適用可能である。このような表示装置としては、液晶表示装置に限定されることはなく、発光デバイスとして有機電界発光素子、無機電界発光素子、さらにはLED素子を用いた表示装置、さらには電気泳動型の表示装置に適用可能である。また液晶表示装置の構成も、上述した第3実施形態に限定されることはなく、第1実施形態および第2実施形態の薄膜トランジスタによって画素電極が駆動される構成に広く適用可能であり、同様の効果を得ることができる。さらに上述した酸化物半導体層を用いた薄膜トランジスタは光透過性を備えた構成として作製可能であり、透明な基板上に形成することにより光透過性を有する表示装置にも適用可能である。また、プラスチック基板やステンレス基板などの折り曲げ可能な基板上に形成することで自在に屈曲する表示装置、いわゆる「フレキシブルディスプレイ」にも適用可能であり、サラミこれらを組み合わせた「透明フレキシブルディスプレイ」にも適用可能である。
【0081】
≪4.第4実施形態≫
図8〜12には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【0082】
図8は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
【0083】
図9は、本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
【0084】
図10は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
【0085】
図11は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
【0086】
図12は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
【0087】
尚、上述した第4実施形態では、本発明の表示装置を備えた電子機器の構成を説明した。しかしながら本発明の電子機器は、第1実施形態および第2実施形態の薄膜トランジスタを設けた電子機器に広く適用可能である。例えば薄膜トランジスタと共に他の素子とで構成される半導体装置として、DRAMなどもメモリ用の半導体装置や、受光素子の駆動回路等にも適用可能であり、同様の効果を得ることができる。
【符号の説明】
【0088】
1…基板、3…ゲート電極、5…ゲート絶縁膜、5’…ゲート絶縁膜(上層絶縁膜)、7…酸化物半導体層(酸化物からなる半導体層)、7ch…チャネル領域、9…上層絶縁膜、9a…開口窓、11s…ソース電極、11d…ドレイン電極、20…表示装置、23…画素電極、d1,d2,d3,d4…間隔、Tr1…薄膜トランジスタ(ボトムゲート)、Tr2…薄膜トランジスタ(トップゲート)
【技術分野】
【0001】
本発明は、酸化物からなる半導体層を用いた薄膜トランジスタ、この薄膜トランジスタの製造方法、およびこの薄膜トランジスタを備えた表示装置に関する。
【背景技術】
【0002】
近年、薄膜トランジスタのチャネル領域(活性層)に、In-Ga-Zn-Oをはじめとする酸化物からなる半導体層の適用が検討されている。このような半導体層を用いた薄膜トランジスタの信頼性試験(ストレス試験による特性変動の調査)についても多数の報告例があり、酸素との反応や水の吸着によって閾値電圧が変化することが知られている。このため、薄膜トランジスタの信頼性を保つために、酸素含有率の最適値を保持し、水を吸着させない様々なプロセスや構造が提案されている。
【0003】
例えば、II族酸化物からなる半導体層の上下いずれかにアモルファス状の酸化アルミニウムを積層させることにより、界面の欠陥準位を低減し、トランジスタ特性を向上させること構成が提案されている(下記特許文献1参照)。
【0004】
また、酸化物半導体と、トンネル効果が生じる膜厚で酸素原子を有する酸化物層間材とを交互に積層した酸化物半導体を活性層として用いることにより、酸化物半導体の酸素欠損を酸化物層間材によって抑制する構成が提案されている(下記特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3913756号公報
【特許文献2】特開2007−123702号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら半導体層の上下をアモルファス状の酸化アルミニウムで覆った構成であっても、半導体層の端面が露出されていれば、端面からの酸素侵入、酸素脱離、さらには水分吸着が発生する。またパターニングされた半導体層を酸化アルミニウムで完全に覆う構成では、酸化アルミニウムで覆う前の半導体層が大気に暴露される。このため、その時点で酸素侵入、酸素欠損、さらには水分吸着が発生する。したがって、酸素侵入、酸素脱離、さらには水分吸着によって酸化物半導体が変質し、薄膜トランジスタの特性変動を完全に防止することは困難である。しかも、半導体層をパターニングしてから酸化アルミニウムで覆う構成であるため、工程数が多くコスト高の要因となる。
【0007】
また、酸化物半導体と酸化物層間材とを交互に積層した酸化物半導体を活性層として用いる構成であっても、上記構成と同様に端面からの酸素侵入等は免れず、さらに製造工程数の増加によるコスト高の要因となる。
【0008】
そこで本発明は、酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供すること、さらにはこれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
このような目的を達成するための本発明の薄膜トランジスタは、基板上に設けられた酸化物からなる半導体層と、この半導体層に対して連続成膜された上層絶縁膜とを備えている。これらの半導体層および上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている。
【0010】
また本発明の薄膜トランジスタの製造方法は、以上の構成の薄膜トランジスタの製造方法であり、先ず、基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程を行う。次に、半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して外周縁が位置する形状に、これらの上層絶縁膜および半導体層をパターニングする工程を行う。
【0011】
また本発明はこのような構成の薄膜トランジスタに接続された画素電極を有する表示装置でもある。
【0012】
以上のような構成では、半導体層上に上層絶縁膜が連続成膜されていることから、半導体層を大気開放すること無く、上層絶縁膜によって半導体層を保護した状態とすることができる。また半導体層および上層絶縁膜の外周縁は、半導体層に形成されるチャネル領域に対して13μm以上の間隔で設けられている。これにより、半導体層の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域にまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが確認された。
【発明の効果】
【0013】
以上説明した様に、本発明によれば酸化物からなる半導体層の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になるため、酸化物からなる半導体層を備えた薄膜トランジスタの信頼性の向上を図ることができる。また、この薄膜トランジスタに画素電極を接続させた表示装置の信頼性の向上を図ることが可能になる。
【図面の簡単な説明】
【0014】
【図1】第1実施形態のボトムゲート構造の薄膜トランジスタの構成図である。
【図2】第1実施形態の薄膜トランジスタの製造工程図である。
【図3】チャネル領域に対する外周縁の間隔を固定した薄膜トランジスタにおいてのゲート幅に対するしきい値電圧の変化量を示す図である。
【図4】第2実施形態のトップゲート構造の薄膜トランジスタの構成図である。
【図5】第2実施形態の薄膜トランジスタの製造工程図である。
【図6】第3実施形態の表示装置の断面構成図である。
【図7】表示装置の回路構成の一例を示す図である。
【図8】本発明の表示装置を用いたテレビを示す斜視図である。
【図9】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。
【図10】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図11】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図12】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【発明を実施するための形態】
【0015】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
1.第1実施形態(ボトムゲート構造の例)
2.第2実施形態(トップゲート構造の例)
3.第3実施形態(薄膜トランジスタを備えた表示装置の例)
4.第4実施形態(電子機器の例)
【0016】
≪1.第1実施形態≫
<薄膜トランジスタの構成>
図1には、第1実施形態の薄膜トランジスタTr1の断面構成図を示す。この図に示す薄膜トランジスタTr1は、酸化物からなる半導体層(酸化物半導体層)を用いたボトムゲート型の薄膜トランジスタTr1であり、次のように構成されている。
【0017】
すなわち基板1上には、ゲート電極3がパターン形成されており、これを覆う状態でゲート絶縁膜5が設けられている。このゲート絶縁膜5上には、ゲート電極3上に重ねて酸化物からなる半導体層(以下、酸化物半導体層)7、および上層絶縁膜9がこの順に設けられている。上層絶縁膜9には、ゲート電極3を幅方向に挟んで対向する位置に、酸化物半導体層7を露出させる2つの開口窓9aが設けられている。またさらに上層絶縁膜9までが設けられた基板1上には、ソース電極11sおよびドレイン電極11dが設けられている。これらのソース電極11sおよびドレイン電極11dは、上層絶縁膜9に設けた2つの開口窓9aを塞ぐと共に、これらの開口窓9aを介して酸化物半導体層7に接続されている。
【0018】
以上のような構成の薄膜トランジスタTr1では、酸化物半導体層7においてソース電極11sおよびドレイン電極11dが接続されている部分間、すなわち2つの開口窓9a間が、チャネル領域7chとなる。以下、各構成要素の詳細を、基板1側から順に説明する。
【0019】
基板1は、表面側の絶縁性が保たれた構成であれば良く、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板1が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。
【0020】
ゲート電極3は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【0021】
ゲート絶縁膜5は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。またゲート絶縁膜5は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。
【0022】
酸化物半導体層7は、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはIn、Zn、Ga、Oからなる酸化物が用いられる。またこの他にも、Al、Ga、In、Zn、Mg、Ca、Sn、Sbのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層7は、必要に応じて積層構造であっても良い。酸化物半導体層7の具体的な構成としては、In−Ga−Zn−OやIn−Ga−Oからなる単層チャネル構造、In2O3、Ga2O3、ZnO、ITO、SnO2、TiO2のうち2種以上を用いた積層チャネル構造が例示される。
【0023】
上層絶縁膜9は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層7の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜5は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜9は、これらの材質を用いた積層膜であっても良い。
【0024】
特にこの上層絶縁膜9は、酸化物半導体層7に対して連続成膜された層であることが好ましい。この場合、上層絶縁膜9の外周縁は、酸化物半導体層7の外周縁からはみだすことなく設けられた構成になる。ここでは、例えば上層絶縁膜9は酸化物半導体層7と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の各間隔d1〜d4を保持して配置されていることが重要である。また、各間隔d1〜d4は、プロセスマージンを加えて15μm以上で有ることが好ましく、さらに特性上の観点から28μm以上であることが好ましい。
【0025】
尚、ボトムゲート構造においては、チャネル領域7chにおけるチャネル長Lを延設した方向は、ソース電極11sおよびドレイン電極11dによって覆われている。このため、チャネル長Lを延設した方向に存在する上層絶縁膜9の外周縁においては、ソース電極11sおよびドレイン電極11dから露出している部分と、チャネル領域7chとの間隔が13μm以上、好ましくは15μm以上、さらには28μm以上であれば良い。
【0026】
上層絶縁膜9に設けられた開口窓9aは、ゲート電極3を幅方向に挟んで対向する位置に配置され、底面に酸化物半導体層7が露出させている。これらの2つの開口窓9aは、少なくともゲート電極3の延設方向に沿った方向の開口径が等しく、この開口径がチャネル領域7chのチャネル幅Wとなり、これらの開口径の間の距離がチャネル領域7chのチャネル長Lとなる。このチャネル領域7chは、ゲート電極3上に完全に積層する位置に設けられることが好ましい。
【0027】
尚、上述したように、ボトムゲート構造においては、チャネル領域7chにおけるチャネル長Lを延設した方向は、ソース電極11sおよびドレイン電極11dによって覆われている。このため、開口窓9aは、ソース電極11sおよびドレイン電極11dによって覆われている部分において、外周縁方向に開放された形状であっても良い。
【0028】
ソース電極11sおよびドレイン電極11dは、上層絶縁膜9に設けた2つの開口窓9aを塞ぐと共に、これらの開口窓9aを介して酸化物半導体層7に接続され、ゲート電極3を幅方向に挟んで対向する状態で設けられている。ここでソース電極11sおよびドレイン電極11dは、2つの開口窓9aを完全に塞いで設けられることが重要である。このようなソース電極11sおよびドレイン電極11dは、酸化物半導体層7に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【0029】
<薄膜トランジスタの製造方法>
第1実施形態の薄膜トランジスタTr1の製造方法を、図2の工程図に基づいて詳細に説明する。
【0030】
先ず、図2(1)に示すように、表面が絶縁性の基板1を用意し、この上部にゲート電極3をパターン形成する。次いで、ゲート電極3が形成された基板1上に、上述した酸化物材料を用いて構成されたゲート絶縁膜5を成膜する。
【0031】
次に、ゲート絶縁膜5上に、酸化物からなる酸化物半導体層7を成膜し、さらに連続して上層絶縁膜9を成膜する。これらの酸化物半導体層7および上層絶縁膜9の連続成膜は、大気開放することなくインサイチュー(in situ)で行うことが好ましい。
【0032】
酸化物半導体層7は、例えば酸化物半導体層7を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜9は、プラズマCVD法、スパッタリング法、またはALD法等によって成膜する。
【0033】
次に、図2(2)に示すように、上層絶縁膜9と酸化物半導体層7とをパターニングする。ここでは、酸化物半導体層7においてゲート電極3上に積層される位置に形成されるチャネル領域7chの形成予定部に対して、酸化物半導体層7および上層絶縁膜9の外周縁が13μm以上、好ましくは15μm以上、さらに好ましくは28μm以上の各間隔d1〜d4を保持するようにパターニングを行う。
【0034】
このようなパターニングは、リソグラフィー法によって上層絶縁膜9上にレジストパターンを形成し、これをマスクにして上層絶縁膜9と酸化物半導体層7とをこの順にエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0035】
以上のように上層絶縁膜9と酸化物半導体層7とをパターニングした後の工程は、300℃以下のプロセス温度で行うこととする。
【0036】
すなわち、図1に示したように、上層絶縁膜9に2つの開口窓9aを形成するためのパターニングを行う。レジストパターンをマスクにして上層絶縁膜9をエッチングすることにより、開口窓9aの形成を行う。ここでは、酸化物半導体層7においてゲート電極3上に重なる位置に、チャネル領域7chにおけるチャネル長Lを規定する所定の間隔を保ち、かつチャネル領域7chにおけるチャネル幅Wを規定する所定の開口径を保って、2つの開口窓9を形成する。
【0037】
このような開口窓9aの形成は、リソグラフィー法によって上層絶縁膜上にレジストパターンを形成し、これをマスクにして上層絶縁膜9をエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0038】
以上の後には、上層絶縁膜9が形成されたゲート絶縁膜5上に、各開口窓9aを塞ぐ形状でソース電極9sおよびドレイン電極11dをパターン形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよって行う。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【0039】
以上により、図1を用いて説明した構成のボトムゲート構造の薄膜トランジスタTr1を得ることができる。この薄膜トランジスタTr1は、ソース電極9sと酸化物半導体層7とが接する開口窓9a、ドレイン電極9dと酸化物半導体層7とが接する開口窓9aとの間の酸化物半導体層7部分が、チャネル幅W,チャネル長Lのチャネル領域7chとなる。そして、このチャネル領域7chと、上層絶縁膜9の外周縁との間隔d1〜d4が、13μm以上のものとなる。
【0040】
以上のような第1実施形態の薄膜トランジスタTr1では、酸化物半導体層7上に上層絶縁膜9が連続成膜されていることから、酸化物半導体層7を大気開放すること無く、上層絶縁膜9によって酸化物半導体層7を保護した状態とすることができる。また酸化物半導体層7および上層絶縁膜9の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔で設けられている。これにより、酸化物半導体層7の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域7chにまで及ぶことがなく、以降に説明するようにトランジスタ特性の経時的な劣化が防止できることが確認された。
【0041】
図3には、第1実施形態の薄膜トランジスタTr1において、チャネル領域7chと、チャネル幅Wを延設した方向に存在する外周縁との間隔d1,d2を3μmに固定し、チャネル幅Wを変化させた構成でのしきい値電圧の変化量を測定した結果を示す。酸化物半導体層7には、非晶質のIn−Ga−Zn−O半導体を用いた。また、チャネル領域7chと、チャネル長Lを延設した方向に存在する外周縁との間隔d3,d4は1.5μm、チャネル長L=8μmに固定した。このような薄膜トランジスタTr1に対して、300℃で2時間アニール処理を施す前後でのしきい値電圧の変化量を測定した。
【0042】
図3の結果から明らかなように、チャネル幅Wが20μm以上ではしきい値電圧の変化量ΔVthが−0.25V以下に抑えられていることが分かる。つまり、2時間のアニール処理においては、上層絶縁膜9から露出している外周縁からの水分の浸入や酸素の出入りによって酸化物半導体層7が影響を受けて変質する。しかしながら、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2=3μmにおいて、チャネル幅Wが20μm以上であればチャネル領域7chの全域が変質することはなく、このためしきい値電圧の変化量ΔVthが小さく抑えられていると考えられる。これから換算すると、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2≧3μm+(20μm/2)=13μmであれば、チャネル領域7chのほぼ全領域の変質が抑えられると予測される。
【0043】
また、図3から明らかなように、チャネル幅Wが50μm以上ではしきい値電圧の変化量ΔVthが−0.20V以下に抑えられていることが分かる。これから換算すると、チャネル領域7chに対する上層絶縁膜9の外周縁の間隔d1,d2≧3μm+(50μm/2)=28μmであれば、チャネル領域7chのほぼ全領域の変質が、さらに確実に抑えられると予測される。
【0044】
以上説明した様に、第1実施形態によれば、酸化物半導体層7の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になる。このため、酸化物半導体層7を備えた薄膜トランジスタTr1の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層7および上層絶縁膜9の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【0045】
≪2.第2実施形態≫
<薄膜トランジスタの構成>
図4には、第2実施形態の薄膜トランジスタTr2の断面構成図を示す。尚、第1実施形態と同一の構成要素には同一の符号を付している。この図に示す薄膜トランジスタTr2は、酸化物からなる半導体層(酸化物半導体層)を用いたトップゲート型の薄膜トランジスタTr2であり、次のように構成されている。
【0046】
すなわち基板1上には、ソース電極11sおよびドレイン電極11dがパターン形成されており、このソース電極11sおよびドレイン電極11d間を覆う状態で酸化物からなる半導体層(以下、酸化物半導体層)7、およびゲート絶縁膜5’がこの順に設けられている。ここではゲート絶縁膜5’が、酸化物半導体層7上に設けられた上層絶縁膜となる。このゲート絶縁膜5’上に、ソース電極11s−ドレイン電極11d間の上部に重ねてゲート電極3が設けられている。
【0047】
以上のような構成の薄膜トランジスタTr2では、酸化物半導体層7においてソース電極11sおよびドレイン電極11dで挟まれた部分が、チャネル領域7chとなる。以下、各構成要素の詳細を、基板1側から順に説明する。
【0048】
基板1は、表面側の絶縁性が保たれた構成であり、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板1が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。また、基板1上には酸化物半導体層7が接して設けられるため、基板1の表面層は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、この上層に設けられた酸化物半導体層7の保護膜となり、酸化物半導体層7への基板1側からの水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。
【0049】
ソース電極11sおよびドレイン電極11dは、酸化物半導体層7に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【0050】
酸化物半導体層7は、第1実施形態と同様であって、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはIn、Zn、Ga、Oからなる酸化物が用いられる。またこの他にも、Al、Ga、In、Zn、Mg、Ca、Sn、Sbのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層7は、必要に応じて積層構造であっても良い。酸化物半導体層7の具体的な構成としては、In−Ga−Zn−OやIn−Ga−Oからなる単層チャネル構造、In2O3、Ga2O3、ZnO、ITO、SnO2、TiO2のうち2種以上を用いた積層チャネル構造が例示される。
【0051】
ゲート絶縁膜5’は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層7の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層7に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜5’は、例えば酸化アルミニウム(Al2O3)のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜となるゲート絶縁膜5’は、これらの材質を用いた積層膜であっても良い。
【0052】
特にこのゲート絶縁膜5’は、酸化物半導体層7上の上層絶縁膜であり、酸化物半導体層7に対して連続成膜された層であることが好ましい。この場合、ゲート絶縁膜5’の外周縁は、酸化物半導体層7の外周縁からはみだすことなく設けられた構成となる。ここでは、例えばゲート絶縁膜5’は酸化物半導体層7と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層7およびゲート絶縁膜5’の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の各間隔d1〜d4を保持して配置されていることが重要である。また、各間隔d1〜d4は、プロセスマージンを加えて15μm以上で有ることが好ましく、さらに特性上の観点から28μm以上であることが好ましい。
【0053】
尚、トップゲート構造においては、チャネル領域7chにおけるチャネル幅Wを延設した方向は、ゲート電極3によって覆われている。このため、チャネル幅Wを延設した方向に存在する上層絶縁膜9の外周縁においては、ゲート電極3から露出している部分と、チャネル領域7chとの間隔が13μm以上、好ましくは15μm以上、さらに好ましくは28μm以上であれば良い。
【0054】
ゲート電極3は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【0055】
<薄膜トランジスタの製造方法>
第2実施形態の薄膜トランジスタTr2の製造方法を、図5の工程図に基づいて詳細に説明する。
【0056】
先ず、図5(1)に示すように、表面が絶縁性の基板1を用意し、この上部にソース電極11dおよびドレイン電極11sをパターン形成する。
【0057】
次いで、図5(2)に示すように、ソース電極11dおよびドレイン電極11sが形成された基板1上に、酸化物からなる酸化物半導体層7を成膜し、さらに連続して上層絶縁膜となるゲート絶縁膜5’を成膜する。これらの酸化物半導体層7およびゲート絶縁膜5’(上層絶縁膜)の連続成膜は、大気開放することなくインサイチュー(in situ)で行うことが好ましい。
【0058】
酸化物半導体層7は、例えば酸化物半導体層7を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜としてのゲート絶縁膜5’は、プラズマCVD法、スパッタリング法、またはALD法等によって成膜する。
【0059】
次に、図5(3)に示すように、ゲート絶縁膜5’と酸化物半導体層7とをパターニングする。ここでは、酸化物半導体層7においてソース電極11d−ドレイン電極11s間となる位置に形成されるチャネル領域7chの形成予定部に対して、酸化物半導体層7およびゲート絶縁膜5’の外周縁が13μm以上、好ましくは28μm以上の各間隔d1〜d4を保持するようにパターニングを行う。
【0060】
このようなパターニングは、リソグラフィー法によってゲート絶縁膜5’上にレジストパターンを形成し、これをマスクにしてゲート絶縁膜5’と酸化物半導体層7とをこの順にエッチングすることによって行う。この際のエッチングは、RIE(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【0061】
以上のように上層絶縁膜としてのゲート絶縁膜5’と酸化物半導体層7とをパターニングした後の工程は、300℃以下のプロセス温度で行うこととする。
【0062】
すなわち、図4に示したように、ゲート絶縁膜5’が形成された基板1上に、ソース電極11d−ドレイン電極11s間となる位置に形成されるチャネル領域7ch上に重ねる形状でゲート電極3を形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよってゲート電極3を形成する。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【0063】
以上により、図4を用いて説明した構成のトップゲート構造の薄膜トランジスタTr2を得ることができる。この薄膜トランジスタTr2は、酸化物半導体層7においてソース電極11d−ドレイン電極11s間に形成されるチャネル領域7chと、ゲート絶縁膜5’の外周縁との間隔d1〜d4が、13μm以上のものとなる。
【0064】
以上のような第2実施形態の薄膜トランジスタTr2では、酸化物半導体層7上に上層絶縁膜としてのゲート絶縁膜5’が連続成膜されていることから、酸化物半導体層7を大気開放すること無く、ゲート絶縁膜5’によって酸化物半導体層7を保護した状態とすることができる。また酸化物半導体層7およびゲート絶縁膜5’の外周縁は、酸化物半導体層7に形成されるチャネル領域7chに対して13μm以上の間隔で設けられている。これにより、第1実施形態と同様に、酸化物半導体層7の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域7chにまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが可能である。
【0065】
この結果、第1実施形態と同様に、酸化物半導体層7の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能であり、酸化物半導体層7を備えた薄膜トランジスタTr2の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層7および上層絶縁膜9の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【0066】
≪3.第3実施形態≫
<液晶表示装置の断面構成>
図6には、第1実施形態で説明したボトムゲート型の薄膜トランジスタTr1を用いた表示装置20の2画素分の概略断面図を示す。この図に示す第3実施形態の表示装置20は、第1実施形態の薄膜トランジスタTr1が設けられた基板1を駆動側基板とし、この駆動側基板1と対向基板30との間に、液晶層LCを挟持してなる液晶表示装置である。
【0067】
このうち、駆動側基板1上の構成は次のようである。
【0068】
駆動側基板1上の各画素aには、第1実施形態の薄膜トランジスタTr1と共に、これに接続された容量素子Csが設けられている。容量素子Csは、薄膜トランジスタTr1のゲート電極3と同一層からなる第1電極3csと、薄膜トランジスタTr1のドレイン電極11dを延設してなる第2電極11csとの間に、ゲート絶縁膜5を挟持してなる。
【0069】
以上のような薄膜トランジスタTr1および容量素子Csを覆う状態で、酸化物材料からなる保護絶縁膜15が設けられ、さらにこの上部に層間絶縁膜21が設けられている。この層間絶縁膜21は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタTr1のドレイン電極11dに達する接続孔21aを備えている。この層間絶縁膜21上には、接続孔21aを介して容量素子Csおよび薄膜トランジスタTr1に接続された画素電極23が配列形成されている。この画素電極23は、例えば反射材料を用いて構成される。
【0070】
一方、対向基板30側の構成は次のようである。
【0071】
対向基板30は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置20にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
【0072】
対向基板30において駆動側基板1に向かう面上には、対向電極31が設けられている。この対向電極31は、各画素に共通の共通電極であって、ITOのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極31は、対向基板30上にベタ膜状に設けられていて良い。尚ここでの図示は省略したが、基板1の外側には必要に応じてバックライトを設けることとする。
【0073】
<液晶表示装置の回路構成>
図7は、表示装置20の回路構成の一例を示す図である。
【0074】
この図に示すように、表示装置20の駆動側基板1上には、表示領域1aとその周辺領域1bとが設定されている。表示領域1aには、複数の走査線41と複数の信号線43とが縦横に配線されており、それぞれの交差部に対応して1つの画素aが設けられた画素アレイ部として構成されている。また周辺領域1bには、走査線41を走査駆動する走査線駆動回路45と、輝度情報に応じた映像信号(すなわち入力信号)を信号線43に供給する信号線駆動回路47とが配置されている。
【0075】
走査線41と信号線43との各交差部に、第1実施形態の薄膜トランジスタTr1と容量素子Csとで構成された画素回路が設けられている。薄膜トランジスタTr1は、ゲート電極が走査線41に、ソース電極が信号線43に接続されている。また薄膜トランジスタTrのドレイン電極が、容量素子Csの第2電極と画素電極23とに接続されている。また容量素子Csの第1電極は、コモン配線に接続されている。
【0076】
そして、走査線駆動回路45による駆動により、薄膜トランジスタTr1を介して信号線41から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電圧が画素電極23に供給される構成となっている。これにより、画素電極23に電圧に応じて、図6に示した液晶層LCを構成する液晶分子mが傾斜して表示光の透過が制御される。
【0077】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域1bには、画素回路の変更に応じて必要な駆動回路が追加される。
【0078】
このような構成の表示装置20によれば、第1実施形態で説明した薄膜トランジスタTr1によって画素電極23が駆動される構成である。この薄膜トランジスタTr1は、第1実施形態で説明したようにトランジスタ特性の劣化が抑えられたものである。このため、この薄膜トランジスタTr1によって画素電極23が駆動される表示装置20においての表示特性の長期信頼性の向上を図ることが可能になる。
【0079】
尚、以上の第3実施形態においては、第1実施形態で説明したボトムゲート構造の薄膜トランジスタTr1を画素電極23に接続させた構成を説明した。しかしながら、画素電極23に接続させる薄膜トランジスタは、第2実施形態で説明したトップゲート構造の薄膜トランジスタであっても良く、同様の効果を得ることができる。
【0080】
また以上の第3実施形態においては、本発明の表示装置として液晶表示装置を示した。しかしながら本発明の表示装置は、第1実施形態および第2実施形態の薄膜トランジスタを設けた表示装置、特にこの薄膜トランジスタによって画素電極を駆動するアクティブマトリックス型の表示装置に広く適用可能である。このような表示装置としては、液晶表示装置に限定されることはなく、発光デバイスとして有機電界発光素子、無機電界発光素子、さらにはLED素子を用いた表示装置、さらには電気泳動型の表示装置に適用可能である。また液晶表示装置の構成も、上述した第3実施形態に限定されることはなく、第1実施形態および第2実施形態の薄膜トランジスタによって画素電極が駆動される構成に広く適用可能であり、同様の効果を得ることができる。さらに上述した酸化物半導体層を用いた薄膜トランジスタは光透過性を備えた構成として作製可能であり、透明な基板上に形成することにより光透過性を有する表示装置にも適用可能である。また、プラスチック基板やステンレス基板などの折り曲げ可能な基板上に形成することで自在に屈曲する表示装置、いわゆる「フレキシブルディスプレイ」にも適用可能であり、サラミこれらを組み合わせた「透明フレキシブルディスプレイ」にも適用可能である。
【0081】
≪4.第4実施形態≫
図8〜12には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【0082】
図8は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
【0083】
図9は、本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
【0084】
図10は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
【0085】
図11は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
【0086】
図12は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
【0087】
尚、上述した第4実施形態では、本発明の表示装置を備えた電子機器の構成を説明した。しかしながら本発明の電子機器は、第1実施形態および第2実施形態の薄膜トランジスタを設けた電子機器に広く適用可能である。例えば薄膜トランジスタと共に他の素子とで構成される半導体装置として、DRAMなどもメモリ用の半導体装置や、受光素子の駆動回路等にも適用可能であり、同様の効果を得ることができる。
【符号の説明】
【0088】
1…基板、3…ゲート電極、5…ゲート絶縁膜、5’…ゲート絶縁膜(上層絶縁膜)、7…酸化物半導体層(酸化物からなる半導体層)、7ch…チャネル領域、9…上層絶縁膜、9a…開口窓、11s…ソース電極、11d…ドレイン電極、20…表示装置、23…画素電極、d1,d2,d3,d4…間隔、Tr1…薄膜トランジスタ(ボトムゲート)、Tr2…薄膜トランジスタ(トップゲート)
【特許請求の範囲】
【請求項1】
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている
薄膜トランジスタ。
【請求項2】
前記上層絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項1に記載の薄膜トランジスタ。
【請求項3】
前記上層絶縁膜には前記チャネル領域を挟む位置に2つの開口窓が設けられ、
前記上層絶縁膜が設けられた前記基板上には、前記開口窓を介して前記半導体層に接続されたソース電極およびドレイン電極が当該開口窓を塞ぐ状態で設けられ、
前記基板と前記半導体層との間には、当該基板側から順に、前記チャネル領域に積層されたゲート電極と、当該ゲート電極を覆うゲート絶縁膜とが設けられている
請求項1または2に記載の薄膜トランジスタ。
【請求項4】
前記ゲート絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項3に記載の薄膜トランジスタ。
【請求項5】
前記基板と前記半導体層との間には、前記チャネル領域を挟んでソース電極およびドレイン電極が設けられ、
前記上層絶縁膜上には、当該上層絶縁膜をゲート絶縁膜として前記チャネル領域に積層されたゲート電極が設けられている
請求項1または2に記載の薄膜トランジスタ。
【請求項6】
前記基板の表面層は、酸化膜または窒化膜を用いて構成されている
請求項5に記載の薄膜トランジスタ。
【請求項7】
基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程と、
前記半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して外周縁が位置する形状に、前記上層絶縁膜と前記半導体層とをパターニングする工程とを行なう
薄膜トランジスタの製造方法。
【請求項8】
薄膜トランジスタと、当該薄膜トランジスタに接続された画素電極とを有し、
前記薄膜トランジスタは、
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている
表示装置。
【請求項1】
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている
薄膜トランジスタ。
【請求項2】
前記上層絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項1に記載の薄膜トランジスタ。
【請求項3】
前記上層絶縁膜には前記チャネル領域を挟む位置に2つの開口窓が設けられ、
前記上層絶縁膜が設けられた前記基板上には、前記開口窓を介して前記半導体層に接続されたソース電極およびドレイン電極が当該開口窓を塞ぐ状態で設けられ、
前記基板と前記半導体層との間には、当該基板側から順に、前記チャネル領域に積層されたゲート電極と、当該ゲート電極を覆うゲート絶縁膜とが設けられている
請求項1または2に記載の薄膜トランジスタ。
【請求項4】
前記ゲート絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項3に記載の薄膜トランジスタ。
【請求項5】
前記基板と前記半導体層との間には、前記チャネル領域を挟んでソース電極およびドレイン電極が設けられ、
前記上層絶縁膜上には、当該上層絶縁膜をゲート絶縁膜として前記チャネル領域に積層されたゲート電極が設けられている
請求項1または2に記載の薄膜トランジスタ。
【請求項6】
前記基板の表面層は、酸化膜または窒化膜を用いて構成されている
請求項5に記載の薄膜トランジスタ。
【請求項7】
基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程と、
前記半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して外周縁が位置する形状に、前記上層絶縁膜と前記半導体層とをパターニングする工程とを行なう
薄膜トランジスタの製造方法。
【請求項8】
薄膜トランジスタと、当該薄膜トランジスタに接続された画素電極とを有し、
前記薄膜トランジスタは、
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して13μm以上の間隔を保持して配置されている
表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−9393(P2011−9393A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2009−150446(P2009−150446)
【出願日】平成21年6月25日(2009.6.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成21年6月25日(2009.6.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]