【課題】 チャネルのしきい値電圧がより高いエンハンスメント型の電界効果型トランジスタを提供する。
【解決手段】 複数層の窒化物半導体を有する電界効果トランジスタにおいて、複数層の窒化物半導体のうち、電界効果トランジスタのキャリアが走行するチャネル層半導体１０２と、チャネル層半導体１０２よりも下層にあって、チャネル層半導体１０２よりもバンドギャップの大きい窒化物半導体からなる下方障壁層半導体１０４と、チャネル層半導体１０２と下方障壁層半導体１０４との間にあって、バンドギャップが下方障壁層半導体１０４のバンドギャップより大きい薄高障壁層半導体１０３とを設ける。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が小さい半導体装置である。 （もっと読む）

【課題】ＩＧＢＴを構成するバイポーラトランジスタのターンオフ時間を短くし、かつＩＧＢＴを構成するバイポーラトランジスタを動作しやすくする。
【解決手段】シンカー層１１５は第１導電型ウェル１０２及び第２導電型ドリフト層１０４それぞれに接しており、かつ第１導電型コレクタ層１０８から離れている。シンカー層１１５の表層には、第２導電型拡散層（第２の第２導電型高濃度拡散層）１１６が形成されている。第２導電型拡散層１１６はシンカー層１１５より不純物濃度が高い。第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。 （もっと読む）

【課題】拡張ドレイン領域を有する高電圧トランジスタを作製する方法を提供する。
【解決手段】拡張ドレイン領域を有する高電圧トランジスタを作製する方法を提供は、第一の導電型である基板上に第一の導電型であるエピタキシャル層を形成し、そして、エピタキシャル層をエッチングして、エピタキシャル層の第一及び第二の側壁部を形成する一対の離間した溝部を形成することを含む。各溝部の一部には、第一及び第二の側壁部をカバーするように、誘電体層が充填される。
そして、溝部の残りの部分に導電材料が充填されて、基板及びエピタキシャル層から絶縁された第一及び第二のフィールドプレート部材が形成される。 （もっと読む）

【課題】ＩＧＢＴのＥＳＤ耐性を高くしつつ、ＩＧＢＴのバイポーラトランジスタを確実に動作させる。
【解決手段】シンカー層１１５は第１導電型ウェル１０２に接しており、かつ第１導電型コレクタ層１０８及び第２導電型ドリフト層１０４から離れている。シンカー層１１５の表層には、第２導電型拡散層（第２の第２導電型高濃度拡散層）１１６が形成されている。第２導電型拡散層１１６はシンカー層１１５より不純物濃度が高い。第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。 （もっと読む）

【課題】低いオン抵抗特性を有し、オフ状態において高電圧を維持する高電圧トランジスタいを提供する。
【解決手段】低いオン抵抗特性を有し、オフ状態において高電圧を維持する高電圧トランジスタは、多層拡張ドレイン構造の近傍に一又は二以上のソース領域が配置されており、この構造は、一又は二以上の誘電体層によってフィールドプレート部材から分離された拡張されたドリフト領域を含んでいる。フィールドプレート部材は最も低い回路ポテンシャルにおいて、トランジスタはオフ状態においてドレインに印加される高電圧を維持する。層状の構造は、種々の方法で製造することができる。ＭＯＳＦＥＴ構造は、ソース領域近傍のデバイスに組み込まれるか、あるいはＭＯＳＦＥＴ構造を省略して、スタンドアロンのドリフト領域を有する高電圧トランジスタ構造を製造することができる。 （もっと読む）

【課題】簡易なプロセスで、高い埋め込み性を確保する必要のない半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、まず支持基板ＳＳと、埋め込み絶縁膜ＢＯＸと半導体層ＳＬとがこの順で積層された構成を有する半導体基板ＳＵＢが準備される。半導体層ＳＬの主表面に、導電部分を有する素子が完成される。上記素子を平面視において取り囲む溝ＤＴＲが、半導体層ＳＬの主表面から埋め込み絶縁膜ＢＯＸに達するように形成される。上記素子上を覆うように、かつ溝ＤＴＲ内に中空を形成するように素子上および溝ＤＴＲ内に第１の絶縁膜（層間絶縁膜ＩＩ）が形成される。上記第１の絶縁膜に素子の導電部分に達する孔であるコンタクトホールＣＨが形成される。 （もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】ＳＯＩ基板を利用した半導体装置の高耐圧化を実現すること。
【解決手段】ＩＧＢＴ１０の電圧保持領域６０は、ｎ型の裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６と表面部拡散領域６８を有している。裏面部拡散領域６２の不純物濃度は、横方向に沿って、ボディ領域８８側からコレクタ領域７２側に向けて増加する。 （もっと読む）

【課題】 製造コストを上昇させることなくＳＯＩ構造の高耐圧半導体集積回路装置に組み込むことができるとともに、チップ面積の増大を抑制できるＥＳＤ保護素子を提供する。
【解決手段】
ＥＳＤ保護素子は、埋め込み絶縁膜２上に形成され、素子分離領域１７で囲まれた第１導電型半導体層３、半導体層３に形成された第１導電型第１半導体領域８、第１導電型第１半導体領域８から離間して半導体層３に形成された第２導電型第１半導体領域１６、第２導電型第１半導体領域１６に形成され、それより高不純物濃度の第２導電型第２半導体領域１０、第２導電型第２半導体領域１０に形成された高不純物濃度の第１導電型第２半導体領域９からなる構造を有している。また、第１電極１２および第２電極１３は高耐圧半導体回路に電気的に接続され、第２導電型第１および第２半導体領域１６、１０は電気的にフローティング状態となっている。 （もっと読む）

【課題】生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する縦型トランジスタ及び縦型ダイオードである。当該酸化物半導体積層体は、結晶成長の工程において、酸化物半導体積層体に含まれる電子供与体（ドナー）となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい。 （もっと読む）

【課題】ＳＯＩ基板のシリコン半導体層を薄膜化することによって横型の半導体装置の耐圧を高め、しかも大電流の通電時にシリコン半導体層が熱破壊されるまでの時間が短くなることを防止する。
【解決手段】ＩＧＢＴ１では、支持基板１１と埋め込み酸化シリコン層１２とシリコン半導体層１３と絶縁層２３とが順に形成されている。シリコン半導体層１３は、エミッタ電極２０に接しているエミッタ領域１４と、コレクタ電極２１に接しているコレクタ領域１５と、ボディ領域１７及びバッファ領域１９の一部とドリフト領域１６とからなる中央半導体領域とを備えている。絶縁層２３の一部は、酸化シリコンよりも熱伝導性が高い材料で形成されているとともにドリフト領域１６の真上に広がっている高熱伝導層２７である。 （もっと読む）

【課題】新たな構造の酸化物半導体層を用いた新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上の、第１の酸化物半導体層の表面から内部に向かって成長させた結晶領域を有する第１の酸化物半導体層と、第１の酸化物半導体層上の第２の酸化物半導体層と、第２の酸化物半導体層と接するソース電極層およびドレイン電極層と、第２の酸化物半導体層、ソース電極層、およびドレイン電極層を覆うゲート絶縁層と、ゲート絶縁層上の、第２の酸化物半導体層と重畳する領域のゲート電極層と、を有し、第２の酸化物半導体層は、結晶領域から成長させた結晶を有する層である半導体装置である。 （もっと読む）

【課題】生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供する。または、新たな半導体材料を用いた新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい酸化物半導体でチャネル形成領域が形成される縦型トランジスタであり、酸化物半導体の厚さが１μｍ以上、好ましくは３μｍより大、より好ましくは１０μｍ以上である。 （もっと読む）

【課題】生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供する。または、新たな半導体材料を用いた新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体中で電子供与体（ドナー）となりうる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい酸化物半導体でチャネル形成領域が形成される縦型トランジスタであり、酸化物半導体の厚さが１μｍ以上、好ましくは３μｍより大、より好ましくは１０μｍ以上であり、酸化物半導体に接する電極の一方の端部が、酸化物半導体の端部より内側にある。 （もっと読む）

【課題】ゲート絶縁膜の絶縁破壊を抑制または防止できる構造を有する窒化物半導体素子を提供する。
【解決手段】電界効果トランジスタ１（窒化物半導体素子）は、窒化物半導体の積層構造部３と、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、ガードリング層１１とを含む。積層構造部３は、ｎ型ＧａＮ層４，５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７を積層して構成されている。ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。ゲート電極１６は、ゲート絶縁膜１５を挟んでｐ型ＧａＮ層６に対向している。ガードリング層１１は、ｐ型ＧａＮ層６における壁面９に間隔を開けて対向するようにｎ型ＧａＮ層５上に形成されたｐ型ＧａＮ層からなる。 （もっと読む）

【課題】低コストで製造することができ、かつ、高い絶縁破壊耐圧を有するＩＩＩ族窒化
物系半導体素子、およびＩＩＩ族窒化物系半導体素子の製造方法を提供する。
【解決手段】シリコン層、絶縁層、および表面にシリコンからなる複数の核領域と前記複
数の核領域の間を埋める絶縁領域を有する複合層がこの順に形成された基板と、前記基板
上に形成されたＩＩＩ族窒化物系半導体からなるバッファ層と、前記バッファ層上に形成
されたＩＩＩ族窒化物半導体からなる動作層と、前記動作層上に形成された第１の電極お
よび第２の電極とを備え、前記核領域のそれぞれの最大幅Ｌ_１が、前記第１の電極および
前記第２の電極の間の距離Ｌ_２よりも小さいことを特徴とする。 （もっと読む）

【課題】プロセスの複雑化を招くことなく、サイリスタとしての機能を実現することの出来る半導体装置を提供することを課題の一とする。
【解決手段】リセット動作及び初期化動作により所定の電位が記憶されたメモリ回路を有する半導体装置において、トリガー信号の供給に応じて、メモリ回路の書き換えが行われる回路を設ける構成とする。そして、メモリ回路の書き換えにより、半導体装置に流れる電流を負荷に流す構成とすることで、サイリスタとしての機能を実現しうる半導体装置とする。 （もっと読む）

【課題】 スイッチング速度の低下やオン抵抗の増大を抑制しつつ、オフ耐圧を改善可能な半導体装置を提供する。
【解決手段】
半導体層１１および１２は、基板１０上に形成され、第１の電極１０１、第２の電極１０２および絶縁膜１４は、それぞれ、半導体層１１および１２上に形成され、絶縁膜１４は、第１の電極１０１と第２の電極１０２との間に配置され、フィールドプレート電極１７Ａおよび１７Ｂは、複数であり、かつ、絶縁膜１４上に点在し、第１の電極１０１および第２の電極１０２は、半導体層１１および１２を介して電気的に接続されており、前記第１の電極と前記第２の電極との間の電圧印加時における電流の方向と垂直方向の各フィールドプレート電極の長さ、および、前記電流の方向と垂直方向に隣接する各フィールドプレート電極間の距離が、それぞれ、第１の電極１０１と第２の電極１０２との間の距離以下であることを特徴とする半導体装置。 （もっと読む）

【課題】逆方向飽和電流の低い非線形素子（例えば、ダイオード）によりパワーダイオードまたは整流器を提供する。
【解決手段】基板１０１上に設けられた第１の電極１０５と、前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０^１９ａｔｏｍｓ／ｃｍ^３以下である酸化物半導体膜１０７と、前記酸化物半導体膜上に接して設けられた第２の電極１０９と、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜１１１と、前記ゲート絶縁膜に接して設けられ、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向する複数の第３の電極１１３と、を有し、前記複数の第３の電極は、前記第１の電極または前記第２の電極と接続されている非線形素子によりパワーダイオードまたは整流器を構成する。 （もっと読む）