【課題】Ｃdsubの低減を通じて、出力容量Ｃossの低減に寄与する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と半導体基板上に絶縁膜を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、ウェル内および第１導電型の活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴにおいて、活性領域のうち、ドレイン領域にコンタクトするように形成されるドレインパッド形成領域９ｐ下の少なくとも一部は、ＳＯＩ基板の絶縁膜に到達するように形成された絶縁性領域１１で構成される。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】ｎ型バリア層１５を形成することでエミッタ側のキャリア濃度を高くしてオン電圧の低減を図りつつ、ｎ型バリア層１５を隣り合うエミッタ間に形成しないようにすることで、ターンオフ時間の改善を図る。また、このような構造により、スイッチング時の破壊耐量の向上も図ることも可能となる。したがって、オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴとすることが可能となる。 （もっと読む）

【課題】１チップ化しつつ、高温化による誤動作を抑制し、かつ、半導体パワー素子に流れる電流を低減し、チップサイズの増大を抑制することができるインバータ回路を提供する。
【解決手段】コンバータ電源回路部２の電源供給ライン８中、例えば、ＩＰＤ２０におけるパワーＭＯＳＦＥＴ２２０のハイサイド側に電流制限抵抗２４０を備える。この電流制限抵抗２４０によって電源供給ライン８に流れる電流の電流値を制限することができるため、パワーＭＯＳＦＥＴ２２０での発熱を抑制することが可能となる。したがって、インバータ回路１内の素子の定格温度を超えることを防止することが可能となり、誤動作が生じることを抑制できる。これにより、インバータ回路１の信頼性の向上を図ることが可能となる。また、パワーＭＯＳＦＥＴ２２０として必要な能力を軽減することが可能となり、大面積な素子としなくても済む。 （もっと読む）

【課題】オフセット構造の薄膜トランジスタを提供する。
【解決手段】ゲート電極と、それぞれゲート電極と一部重畳する第１活性領域及び第２活性領域を備える活性層と、ゲート電極と活性層との間のゲート絶縁膜と、第１活性領域とそれぞれ電気的に連結された第１ソース/ドレイン電極及び第２ソース/ドレイン電極、第２活性領域とそれぞれ電気的に連結された第３ソース/ドレイン電極及び第４ソース/ドレイン電極を備えるソース/ドレイン電極層と、を備えるが、第１ソース/ドレイン電極ないし第４ソース/ドレイン電極のいずれか二つは、ゲート電極と一部重畳し、他の二つは、ゲート電極とオフセットされており、ソース/ドレイン電極の配置は、ソース/ドレイン電極層の中心に対称である薄膜トランジスタである。 （もっと読む）

【課題】トレンチ分離されたＳＯＩ基板にＩＧＢＴとその制御回路等が形成される半導体装置において、ＩＧＢＴの高耐圧化及びターンオフ特性の改善等が必要になる。
【解決手段】ダミー半導体基板１６にＮ型エピタキシャル層８を形成し、Ｎ型エピタキシャル層８にトレンチ３０を形成し、トレンチ３０側壁及びＮ型エピタキシャル層８表面にＮ型バッファ層７、次にＰ型埋め込みコレクタ層６を形成し、トレンチ３０底面及びＰ＋型埋め込みコレクタ層６上を埋め込み絶縁膜５で被覆する。埋め込み絶縁膜５上をポリシリコン膜３で被覆し、該ポリシリコン膜３と絶縁膜２を介してＰ型半導体基板１を貼り合わせた後、ダミー半導体基板１６を除去し、略同一平面状に露出するトレンチ３０底面の埋め込み絶縁膜５、Ｐ＋型埋め込みコレクタ層６、Ｎ型バッファ層７、Ｎ型ドリフト層８ａ等を具備するＳＯＩ基板を形成する。該ＳＯＩ基板にＩＧＢＴ等を形成する。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８の上部に、ドレイン電極３６側及びソース電極３４側に庇状に突き出したフィールドプレート４０が形成され、基板３２の表面層とフィールドプレート４０との間に誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート４０のドレイン電極３６側及びソース電極３４側の終端面と面一状態となるように切れ込み、ドレイン電極３６側の下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びており、且つ、ソース電極３４側の下端からソース電極３４に接続するようにソース電極３４に向かって延びている。 （もっと読む）

【課題】ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供することを課題の一つとする。トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウム膜を用いる半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化ガリウム（ＧａＯｘとも表記する）からなる酸化物ターゲットを用いて、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により絶縁膜を形成する。酸化物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましくは０．０１以上０．５以下、さらに好ましくは０．１以上０．２以下とする。この酸化物ターゲットは導電性を有し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガスとの混合雰囲気下でスパッタリングを行う。 （もっと読む）

【課題】耐圧を向上させることができ、かつ半導体基板が反るのを防ぐことができる誘電体分離型半導体装置の製造方法を得る。
【解決手段】ｐ型シリコン基板１０の主面の領域４２に複数のトレンチ溝４４を形成する。ｐ型シリコン基板１０の表面を酸化して、ｐ型シリコン基板１０の主面に誘電体層１２を形成し、領域４２に厚膜誘電体層３８を形成する。ｐ型シリコン基板１０に誘電体層１２を介してｎ⁻型半導体層１４を貼り合せる。厚膜誘電体層３８の上方においてｎ⁻型半導体層１４の一部にｎ^＋型半導体領域１８を形成する。ｎ^＋型半導体領域１８から離間してｎ^＋型半導体領域１８を取り囲むようにｎ⁻型半導体層１４の一部にｐ^＋型半導体領域２０を形成する。ｎ^＋型半導体領域１８に接続された主電極２６を形成する。ｐ^＋型半導体領域２０に接続された主電極２８を形成する。ｐ型シリコン基板１０の裏面に裏面電極３２を形成する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】酸化物半導体層を有するトランジスタにおいて、ゲート絶縁層を酸化ガリウム膜として、酸化物半導体層と接する構成とする。また、酸化物半導体層の上下を挟むように酸化ガリウム膜を配置することによって信頼性の向上を実現する。また、ゲート絶縁層は、酸化ガリウム膜と酸化ハフニウム膜の積層構造としてもよい。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【解決手段】酸化物半導体膜を含むトランジスタにおいて、酸化物半導体膜の上面部及び下面部に、酸化物半導体膜と同種の成分でなる金属酸化物膜を積層され、さらに、金属酸化物膜において酸化物半導体膜と接する面と対向する面には、金属酸化物膜及び酸化物半導体膜とは異なる成分でなる絶縁膜が接して設けられているトランジスタを提供する。また、トランジスタの活性層に用いる酸化物半導体膜は、熱処理によって、水素、水分、水酸基または水素化物などの不純物を酸化物半導体より排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、高純度化及び電気的にｉ型（真性）化されたものである。 （もっと読む）

【課題】特性が良好であって、かつ大電力用途向けの半導体装置を提供することを課題とする。
【解決手段】半導体装置、具体的には縦型トランジスタのゲート電極層の一部を、ソース電極層、ドレイン電極層およびチャネル領域となる半導体層の一部と重畳する構造にすることである。つまり、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層の全ての面に接するゲート絶縁層と、を有する半導体装置を提供することである。 （もっと読む）

【課題】 本発明は、従来の製造方法と比較し、同一ウエハまたは製品上において複数のデバイス耐圧帯と良好なオン抵抗をもったＬＤＭＯＳを備えた半導体装置およびその製造方法を提供することを目的とするものである。
【解決手段】 第１電界緩和用酸化膜２４と第２電界緩和用酸化膜２５と素子分離用ＬＯＣＯＳ酸化膜１７の膜厚を別々に最適化することにより、同一ウエハにおいて複数のデバイス耐圧と良好なオン抵抗を実現する。 （もっと読む）

【課題】アルミニウムドープゲートを有するプログラマブルIII−窒化物トランジスタを提供する。
【解決手段】第１のIII−窒化物材料１０４と第２のIII−窒化物材料１０６との界面に形成される２次元電子ガスを有する導電チャネルを含むIII−窒化物ヘテロ接合デバイスにおいて、ゲート接点１４０の下に形成されるゲート絶縁層１１２が導電チャネルの上方に配置され、接点絶縁層１１２は界面における２次元電子ガスの形成を変更する。接点絶縁層１１２はＡｌＳｉＮ又はアルミニウムがドープされたＳｉＮとすることができる。接点絶縁層１１２はIII−窒化物ヘテロ接合デバイス１６０の閾値電圧をプログラミングしてデバイスをエンハンストモードデバイスにする。 （もっと読む）

【課題】トランジスタの微細化を達成し、電界緩和がなされた、酸化物半導体を用いた半導体装置を提供することを課題の一とする。
【解決手段】ゲート電極の線幅を微細化し、ソース電極層とドレイン電極層の間隔を短縮する。ゲート電極をマスクとして自己整合的に希ガスを添加し、チャネル形成領域に接する低抵抗領域を酸化物半導体層に設けることができるため、ゲート電極の幅、即ちゲート配線の線幅を小さく加工しても位置精度よく低抵抗領域を設けることができ、トランジスタの微細化を実現できる。 （もっと読む）

【課題】ゲート構造を微細化してＯＮ抵抗を低減しても、アバランシェ耐量を高く維持できる半導体装置を提供する。
【解決手段】ドリフト領域２と、ベース領域３と、ベース領域３を挟んでドリフト領域２に対向して設けられたソース電極１２と、ドリフト領域２とベース領域３とにゲート絶縁膜を介して接するトレンチ構造の複数のゲート電極６と、２つのゲート電極６の間において、ドリフト領域２とベース領域３との境界に沿って設けられ、ベース領域３に接する長さがゲート電極６よりも短いトレンチ構造のゲート電極７と、を備え、ソース電極１２は２つのゲート電極６の間において、ソース電極１２からゲート電極７に向かう方向に設けられたトレンチ９ｂの中に、ゲート電極７に近接した位置まで延在し、ゲート電極６のソース電極側の端とゲート電極７のソース電極側の端との間において、トレンチ９ｂの内壁面に露出したベース領域３に接していること。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタにおいて、オン抵抗とのトレードオフ関係で最適化されたオフ耐圧を低下させることなく、チャネル長を短くすることによって飽和電流を増加させる。
【解決手段】 チャネルとなる低濃度ボディ領域１０と素子分離膜４の間かつゲート酸化膜８の直下に選択的に低濃度ボディ領域１０と逆の極性で濃度が高いショートチャネル領域１２を設け、ボディ領域１０のゲート酸化膜８直下部分のみを高濃度ソース領域７側に後退させた形状を実現する。 （もっと読む）

【課題】オン抵抗の低いパワーＭＯＳ等の半導体装置を提供する。
【解決手段】ゲート酸化膜を介しゲート電極２２を形成するゲート電極形成工程と、ゲート電極間よりも広い第１の開口部を有する第１のレジストパターンを形成する工程と、第１の開口部において露出している表面に第１の導電型の不純物元素をイオン注入する第１のイオン注入工程と、ゲート電極間よりも狭い第２の開口部３１を有する層間絶縁膜３０を形成する層間絶縁膜形成工程と、第２の開口部よりも広い第３の開口部を有する第２のレジストパターン３２を形成する工程と、第３の開口部３３において露出している表面に第２の導電型の不純物元素をイオン注入する第２のイオン注入工程と、を有し、第２のイオン注入工程において注入される第２の導電型の不純物元素の濃度は、第１のイオン注入工程において注入される第１の導電型の不純物元素の濃度の２倍以上であることを特徴とする。 （もっと読む）

【課題】ＧａＮ系半導体／ゲート絶縁膜の界面特性、及び、ゲート絶縁膜の膜質が共に良好である半導体トランジスタを提供する。
【解決手段】半導体トランジスタ１１は、ＧａＮ系の半導体から成る活性層３と、活性層３上に形成されたゲート絶縁膜とを備える。ゲート絶縁膜は、活性層３上に形成され、Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，Ｌａ_２Ｏ_３，Ｙ_２Ｏ_３から成る群から選択された１つ以上の化合物を含む第１の絶縁膜６と、第１の絶縁膜６上に形成され、ＳｉＯ_２から成る第２の絶縁膜７とを有する。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）