【課題】高い耐圧性能と長期信頼性を両立可能な半導体装置を提供する。
【解決手段】半導体基板の一主表面上においてドリフト領域を挟むように第１電極部と第２電極部とが各々分離形成され、ドリフト領域上部には酸化膜層が形成され、ドリフト領域、第１電極部、第２電極部、および酸化膜層が層間絶縁膜層により覆われた横型半導体装置であって、第１導電型半導体と第２導電型半導体とを交互にドリフト領域におけるキャリアのドリフト方向へ直列接続して成る連続接合半導体層が酸化膜層と層間絶縁膜層との境界部に設けられ、連続接合半導体層の一方端部は、第２電極部と並列に電源電位線に接続されていることを特徴とする、横型半導体装置である。 （もっと読む）

【課題】接続配線に起因する耐圧低下を防止できる半導体装置の耐圧特性をさらに向上させることができる半導体装置の提供。
【解決手段】半導体層の第１素子領域に配置されており、第１主電極と第２主電極を有する第１種類の第１半導体素子と、半導体層の第２素子領域に配置されており、第３主電極と第４主電極を有する第２種類の第２半導体素子とを備え、第１素子領域と第２素子領域は、電流が流れる方向に対して直交する方向に隣接し、かつ、第１素子領域と第２素子領域を含む素子領域全体で一巡する形に形成され、半導体層を平面視したときに、第１素子領域の曲率は、第２素子領域の曲率よりも小さい。 （もっと読む）

【課題】更なるスイッチング動作の高速化を図ることが可能な構造の横型ＩＧＢＴを提供する。
【解決手段】コレクタ電極１２がｐ⁺型領域４ａに対してオーミック接触させられ、かつ、ｐ型領域４ｂに対してショットキー接触させられるようにする。具体的には、コレクタ電極１２とｐ型領域４ｂとの接触部位が確実にショットキー接触となるように、ｐ型領域４ｂの表面上にバリア金属１２ａを配置する。これにより、コレクタ側からのホールの注入を抑制して低注入効率となるようにでき、ライフタイム制御を行わなくてもスイッチング動作を更に高速化することが可能な構造の横型ＩＧＢＴとすることができる。 （もっと読む）

【課題】デバイス形成用半導体基板と保持用半導体基板とを貼り合わせるに当たり、両半導体基板の間に挟みこまれたパーティクル等の微粒子が、貼り合わせ面の積層間膨れや剥がれ、またはボイド欠陥を誘起することを防止する。
【解決手段】デバイス形成用半導体基板１にシリコン酸化膜４を形成する。また、保持用半導体基板２にシリコン酸化膜６を形成し、該シリコン酸化膜６上に有機溶剤に有機バインダーを加えた液体等からなる半導体ウエハ用液状絶縁材料の塗布膜７を形成する。次に、デバイス形成用半導体基板１と保持用半導体基板２とをシリコン酸化膜４とシリコン酸化膜６上の塗布膜７とを介して貼り合わせる。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】ドレイン端での局所的な電流集中を防止して静電放電に対する耐性を向上させる。
【解決手段】Ｎ型高濃度埋め込み領域１０２の上面にＮ型低濃度領域１０３とＮ型ウエル領域１０４とＮ型高濃度埋め込みコンタクト領域１０５を順次隣接して配置し、Ｎ型低濃度領域１０３の上面にＰ型低濃度領域１０６を配置し、ドレイン電極１１３Ｄが接続される第１のＮ型高濃度領域１０７をＮ型高濃度埋め込みコンタクト領域１０５の上面に配置し、ソース電極１１３Ｓが接続される第２のＮ型高濃度領域１０８とＰ型高濃度領域１０９をＰ型低濃度領域１０６の上面にチャネル幅方向に並べて配置し、第１のＮ型高濃度領域１０７からＮ型ウエル領域１０４の上面を経由しＰ型低濃度領域１０６の上面に向けて素子分離領域１１０を配置し、Ｐ型低濃度領域１０６の上面に位置する箇所の上面にゲート酸化膜を介してゲート電極１１１を配置し、Ｐ型低濃度領域１０６のうちのゲート電極１１１の下部にチャネルが形成されるようにした。 （もっと読む）

【課題】良好な電気特性を有する半導体装置を提供する。
【解決手段】基板上に形成される第１の電極と、第１の電極に接して形成される一対の酸化物半導体膜と、一対の酸化物半導体膜に接する第２の電極と、少なくとも第１の電極および一対の酸化物半導体膜を覆うゲート絶縁膜と、ゲート絶縁膜に接して、少なくとも一対の酸化物半導体膜の間に形成される第３の電極とを有する半導体装置であり、酸化物半導体膜のドナー密度が１．０×１０^１３／ｃｍ^３以下である場合、酸化物半導体膜の膜厚は、酸化物半導体膜の膜厚横方向の長さに対して厚くすることである。 （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】裏面に対する各種プロセスを必要としない簡素な構造の半導体装置を提供する。
【解決手段】活性層２に対して埋込絶縁膜４との境界部分にｎ⁺型埋込領域６が形成されているＳＯＩ基板５を用いて、素子領域８と配線引出部９との間にトレンチ分離部１１を配置し、トレンチ分離部１１をｎ^-型ドリフト層７と同じもしくはそれより深く、かつ、埋込絶縁膜４から離間するように形成する。このような構成とすれば、ＳＯＩ基板５に対して予め形成しておけるｎ⁺型埋込領域６を介して行うことができる。このため、高耐圧ＭＯＳＦＥＴ１の素子領域８と配線引出部９との電気的な接続を裏面電極などを備える必要がなく、裏面に対する各種プロセスを必要としない簡素な構造の半導体装置により、層間絶縁膜１８に大きな電位差が掛かることを抑制できる。また、電位分布が不均一になることを防止でき、高耐圧ＭＯＳＦＥＴ１の耐圧低下を抑制することも可能となる。 （もっと読む）

【課題】さらなる耐圧特性の向上が図られる半導体装置を提供する。
【解決手段】半導体基板１の主表面上に、相対的に厚みの薄い部分３ａと厚い部分３ｂとを含む誘電体部３を介在させてＮ^-半導体層２が形成されている。Ｎ^-半導体層２の所定の領域では、Ｎ型不純物領域５とＰ型不純物領域４が形成されている。Ｎ型不純物領域５とＮ^-半導体層２とによって挟まれたＰ型不純物領域４の部分の表面上にゲート電極９が形成されている。Ｐ型不純物領域４から距離を隔てられたＮ^-半導体層２の所定の領域では、Ｐ型不純物領域６が形成されている。Ｎ^-半導体層２の表面から誘電体部３に達するように、空乏層阻止部として、Ｎ^-半導体層２の不純物濃度よりも高い不純物濃度を有するＮ型不純物領域１３が形成されている。 （もっと読む）

【課題】長期信頼性が高い窒化物系化合物半導体および窒化物系化合物半導体素子を提供すること。
【解決手段】アルミニウム原子、ガリウム原子、インジウム原子およびボロン原子から選択される１以上のＩＩＩ族原子と、窒素原子とを含む窒化物系化合物半導体であって、添加物としてドープした金属原子とガリウム格子間原子とが複合体を形成している。好ましくは、前記添加物は鉄またはニッケルである。好ましくは、前記添加物のドープ濃度は、前記ガリウム格子間原子の濃度と同程度である。 （もっと読む）

【課題】下側半導体層と埋込み絶縁層と上側半導体層が積層した積層体を有する半導体装置の耐圧を向上させることを目的としている。
【解決手段】半導体装置１０は、下側半導体層２０と埋込み絶縁層３０と上側半導体層４０が積層したＳＯＩ基板５０を有する。下側半導体層２０の埋込み絶縁層３０と接する面の一部に凹部６６が形成されている。凹部６６内の比誘電率は、下側半導体層２０の比誘電率よりも低い。 （もっと読む）

【課題】これまでのＭＯＳＦＥＴと同等の集積性を維持しながら、ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶ／桁より小さな値をもつ半導体素子を提供する。
【解決手段】ＭＯＳＦＥＴと、トンネル接合を有するトンネルバイポーラトランジスタを組み合わせることにより、低電圧であっても、ゲート電位変化に対してドレイン電流が急峻な変化（Ｓ値が６０ｍＶ／桁よりも小さい）を示す半導体素子を構成する。 （もっと読む）

【課題】第２絶縁膜からセルフアラインに所定の距離だけ離して半導体素子を形成可能で、第２絶縁膜と単結晶層との界面の上部でのリーク電流の発生の低減が可能な半導体装置の製造方法を提供する。
【解決手段】ＳＯＩ基板の単結晶層の上方に形成した第１絶縁膜をストッパに単結晶層と第１耐酸化膜をエッチングして第１絶縁膜の上に単結晶柱５ａを形成し、第１耐酸化膜を単結晶柱５ａの上に配置したまま単結晶柱５ａを一部熱酸化し単結晶柱５ａの側面を囲むように閉ループパターンで形成され第１耐酸化膜の外周部の直下にせり出し部１０ａを有する第２絶縁膜１０を形成し、第１耐酸化膜を除去して単結晶柱５ａの上面を露出させ、単結晶柱５ａの上面に半導体素子を形成する。第２絶縁膜１０を形成したことにより、せり出し部１０ａの下の単結晶柱５ａの上面は、側面の近くになるにつれ徐々にその上面の高さが低くなり側面につながる傾斜面になっている。 （もっと読む）

【課題】素子面積の増大を抑制しつつ、信頼性に優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１２と、化合物半導体基板１２に埋め込まれた埋込電極と、を備え、化合物半導体基板１２の主面に溝２２、２４が設けられており、少なくとも溝２２、２４の側壁上に設けられた第一の金属膜１０ａ、１０ｂと、少なくとも溝２２、２４の底面上に設けられており、第一の金属膜１０ａ、１０ｂと異種材料で構成される第二の金属膜９ａ、９ｂと、を含む積層体により溝２２、２４を埋め込むことで、上記埋込電極が構成されており、第一の金属膜１０ａ、１０ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なり、第二の金属膜９ａ、９ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なる。 （もっと読む）

【課題】ＳＯＩ基板に集積され定格電圧を埋め込み酸化膜と素子活性層のドレインとで分担する高耐圧半導体素子において、耐圧特性の変動が少ない高信頼度でかつ実用化に有効な半導体装置を得ること。
【解決手段】ソース側にフローティングリサーフ層とドレイン側にｎ型の電界緩和層を設けソースおよびドレイン領域での電界集中を同時に緩和させる手段を設けることで、耐圧特性の変動が少ない高信頼の高耐圧半導体装置が提供できる。 （もっと読む）

【課題】低電位領域と高電位の配線が交差することの無い優れた耐圧性能を示す半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、ロジック回路（５０１）と、ロジック回路からの制御信号に従い低電位側パワー素子を駆動する低電位側駆動回路（５０２）と、ロジック回路からの制御信号がレベルシフト回路を介して入力され、高電位側パワー素子（５０６）を駆動する高電位側駆動回路（５０５）と、複数に重なったトレンチ分離領域により、前記高電位側パワー素子を含む高電位島を分離する多重トレンチ分離領域（５０８）と、を有する。 （もっと読む）

【課題】オン抵抗が低く、スイッチング特性が良好で、順逆両方向で高耐圧が得られる半導体装置を提供する。
【解決手段】第１導電型のエミッタ層と、エミッタ層上に設けられエミッタ層よりも不純物濃度が低い第１導電型半導体層と、第１導電型半導体層上に設けられた第２導電型半導体層と、第２導電型半導体層に接して設けられた第１の主電極と、エミッタ層に接して設けられた第２の主電極と、第２導電型半導体層の表面から第１導電型半導体層に達して形成された複数のトレンチ内にゲート絶縁膜を介して設けられたゲート電極とを備え、第１の主電極とゲート電極とが短絡された状態で、第１の主電極と第２の主電極との間に逆方向電圧が印加されると、隣り合うゲート電極間の第１導電型半導体層内で空乏層がピンチオフするようにゲート電極間の間隔が設定されている。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】ｎ型バリア層１５を形成することでエミッタ側のキャリア濃度を高くしてオン電圧の低減を図りつつ、ｎ型バリア層１５を隣り合うエミッタ間に形成しないようにすることで、ターンオフ時間の改善を図る。また、このような構造により、スイッチング時の破壊耐量の向上も図ることも可能となる。したがって、オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴとすることが可能となる。 （もっと読む）

【課題】 バーズビークの増大を抑制し、小型で信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 そこで本発明の半導体装置の製造方法は、半導体基板と前記半導体基板上に絶縁膜を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、ウェル内および第１導電型の活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴの製造方法であって、活性領域のうち、素子領域を除く領域を不活性化し、不活性化領域（絶縁性領域１４）を形成する工程を含み、不活性化領域を形成する工程が、活性領域に対し、所定間隔を隔てて所定幅の小トレンチを形成する工程と、小トレンチを囲む領域の活性領域３を酸化し、小トレンチＴｓが酸化膜で覆われるとともに、隣接する小トレンチまで酸化膜が到達するように酸化する工程を含む。 （もっと読む）