【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】発光素子の劣化を極力抑えるための構造を提供すると共に、各画素に必要とされ
る容量素子（コンデンサ）を十分に確保するための構造を提供する。
【解決手段】トランジスタ上に、第１パッシベーション膜、第２の金属層、平坦化膜、バ
リア膜及び第３の金属層の順に積層され、平坦化膜に設けられた第１開口部の側面がバリ
ア膜に覆われ、第１開口部の内側に第２開口部を有し、かつ、第３の金属層は前記第１開
口部及び第２開口部を介して前記半導体に接続され、トランジスタの半導体、ゲート絶縁
膜、ゲート電極、第１パッシベーション膜及び前記第２の金属層で積層形成された容量素
子を備えたことを特徴とする。 （もっと読む）

【課題】高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁膜２上には、ゲート電極１１に重なる位置に、ドレイン電極１６と、ソース電極１７と、を隔てて設けてあり、ドレイン電極１６には、画素電極１５を接続し、ソース電極１７には、ソース配線１８を接続してある。また、ゲート絶縁膜２上には、ドレイン電極１６及びソース電極１７の双方に重なるように、半導体層３を設けてある。ゲート絶縁膜２上には、画素電極１５の一部を露出させた状態で、ソース電極１７、ソース配線１８、ドレイン電極１６、画素電極１５、半導体層３を封止する一層目封止層４を設け、一層目封止層４上には、ソース電極１７及びソース配線１８に重なる位置に、二層目封止層５を設けてある。 （もっと読む）

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１４と、第２の半導体層１４の上に形成された第３の半導体層１５と、第３の半導体層１５の上に形成されたゲート電極２１と、第２の半導体層１４の上に形成されたソース電極２２及びドレイン電極２３と、を有し、第３の半導体層１５には、半導体材料にｐ型不純物元素がドープされており、第３の半導体層において、ゲート電極の直下にはｐ型領域１５ａが形成されており、ｐ型領域１５ａを除く領域は、ｐ型領域１５ａよりも抵抗の高い高抵抗領域１５ｂが形成されている半導体装置。 （もっと読む）

【課題】高耐圧の能動素子を含む回路と低電圧で動作するロジック回路とが同一基板上に混載された半導体装置を低コストで実現する。
【解決手段】半導体装置が、ロジック回路５０と、能動素子回路とを具備している。ロジック回路５０は、半導体基板１に形成された半導体素子２を備えている。該能動素子回路は、半導体基板１の上方に形成された拡散絶縁膜７−１の上に形成された半導体層８−１、８−２を用いて形成されたトランジスタ２１−１、２１−２を備えている。この能動素子回路がロジック回路５０により制御される。 （もっと読む）

【課題】耐圧をより向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体積層構造８と、基板１と化合物半導体積層構造８との間に形成された非晶質性絶縁膜２と、が設けられている。 （もっと読む）

【課題】ドレイン−ソース間のリーク電流が少なく、かつ、ノーマリーオフの半導体装置を提供する。
【解決手段】基板１１の上に形成された不純物元素を含む第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１６と、第２の半導体層１６の上に形成された第３の半導体層１７と、第３の半導体層１７の上に形成されたゲート電極２１、ソース電極２２及びドレイン電極２３と、を有し、第２の半導体層１６において、ゲート電極２１の直下には、第１の半導体層１３と接し、第１の半導体層１３に含まれる不純物元素が拡散している不純物拡散領域１５が形成されており、不純物元素は、不純物拡散領域がｐ型となる元素であることを特徴とする半導体装置。 （もっと読む）

【課題】酸化物半導体層のバックチャネル部を半導体層成膜後の薄膜トランジスタ作製工程によるダメージから保護し、良好なトランジスタ特性を得ると共に、薄膜トランジスタ作製の工程数を削減することである。
【解決手段】基板１と、基板１上に設けられたゲート電極２と、基板１上に設けられ、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に設けられ、アモルファス酸化物からなる半導体層４と、半導体層４上に設けられた保護膜５と、ゲート絶縁膜３上に設けられたソース電極６、及びドレイン電極７と、を備え、保護膜５を、金属材料の化成処理、又は陽極酸化によって形成する。 （もっと読む）

【課題】ゲートリーク電流が低減され、かつ、ノーマリーオフ動作する半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１２と、第１の半導体層１２の上に形成された第２の半導体層１３と、第２の半導体層１３の上に形成された下部絶縁膜３１と、下部絶縁膜３１の上に、ｐ型の導電性を有する酸化物により形成された酸化物膜３３と、酸化物膜３３の上に形成された上部絶縁膜３４と、上部絶縁膜３４の上に形成されたゲート電極４１と、を有し、ゲート電極４１の直下において、下部絶縁膜３１の表面には凹部が形成されている半導体装置。 （もっと読む）

【課題】マイクロコンタクト印刷の版を凹版として使用し、微細な電気回路と高生産性のＣＭＯＳ半導体装置の製造方法を提供するものである。
【解決手段】Ｐチャネル型電界効果トランジスタのＰチャネル領域１０１とＮチャネル型電界効果トランジスタのＮチャネル領域１０２とを、凹版６０１を用いた印刷によって形成するようにし、凹版６０１が、第１凹部６０２と第２凹部６０３とを備え、インクジェット法によって、第１凹部６０２にＰ型半導体インク１１１を供給し、第２凹部６０３にＮ型半導体インク１１２を供給する工程と、インク供給後に、凹版６０１を被印刷基板００１に押しつけて、第１凹部６０２に供給したＰ型半導体インク１１１と第２凹部６０３に供給したＮ型半導体インク１１２とを一括して被印刷基板００１に転写する工程と、を含むＣＭＯＳ半導体装置の製造方法を提供する事により、上記課題を解決する。 （もっと読む）

【課題】電子走行層にＦｅが入り込むことを抑制し、半導体層等にクラックの発生が抑制される電界効果型トランジスタを提供する。
【解決手段】基板１１の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層１４と、高抵抗層１４の上に形成された多層中間層１５と、多層中間層１５の上に半導体材料により形成された電子走行層１６と、電子走行層の上に半導体材料により形成された電子供給層１７と、を有し、多層中間層１５は、ＧａＮ層とＡｌＮ層とが交互に積層された多層膜により形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】シリコンゲルマニウム層の弛緩を抑制しつつ、高誘電率膜の結晶化を促進することができる熱処理方法を提供する。
【解決手段】ゲルマニウム濃度が相対的に低濃度のシリコンゲルマニウムの両側を高濃度のシリコンゲルマニウムにて挟み込んだシリコンゲルマニウム層を半導体ウェハー上に形成する。その低濃度のシリコンゲルマニウムの上に二酸化ケイ素の膜を挟んで高誘電率膜を形成する。この半導体ウェハーにフラッシュランプから第１照射を行ってその表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで３ミリ秒以上１秒以下にて昇温する。続いて、フラッシュランプから第２照射を行って半導体ウェハーの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に３ミリ秒以上１秒以下維持する。これにより、シリコンゲルマニウム層の歪みの緩和を抑制しつつ、高誘電率膜の結晶化を促進することができる。 （もっと読む）

【課題】開口部を形成されることにより、大きなバンドギャップを有するグラフェンシートを有する電子装置を提供する。
【解決手段】基板と、前記基板上に形成されたグラフェンシート２３と、前記グラフェンシートの一端に形成されたソース電極２３Ｓと、前記グラフェンシートの他端に形成されたドレイン電極２３Ｄと、前記グラフェンシート上ゲート絶縁膜を介して形成され、前記グラフェンシートにゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部２３Ａよりなる開口部列と、を備え、前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対し３０°の角度をなし、もう一つのジグザグ端は９０°の角度をなし、それぞれの正三角形の向きを揃えて形成されている。 （もっと読む）

【課題】高密度かつ低抵抗のスパッタリングターゲット、電界効果移動度の高い薄膜トランジスタを提供する。
【解決手段】Ｇａをドープした酸化インジウム、又はＡｌをドープした酸化インジウムを含み、正４価の原子価を示す金属を、Ｇａとインジウムの合計又はＡｌとインジウムの合計に対して１００原子ｐｐｍ超１１００原子ｐｐｍ以下含み、結晶構造が、実質的に酸化インジウムのビックスバイト構造からなる焼結体を含むスパッタリングターゲット。 （もっと読む）

【課題】結晶性の優れた酸化物半導体層を形成して電気特性の優れたトランジスタを製造
可能とし、大型の表示装置や高性能の半導体装置等の実用化を図ることを目的の一つとす
る。
【解決手段】第１の加熱処理で第１の酸化物半導体層を結晶化し、その上部に第２の酸化
物半導体層を形成し、温度と雰囲気の異なる条件で段階的に行われる第２の加熱処理によ
って表面と略垂直な方向にｃ軸が配向する結晶領域を有する酸化物半導体層の形成と酸素
欠損の補填を効率良く行い、酸化物半導体層上に接する酸化物絶縁層を形成し、第３の加
熱処理を行うことにより、酸化物半導体層に再度酸素を供給し、酸化物絶縁層上に、水素
を含む窒化物絶縁層を形成し、第４の加熱処理を行うことにより、少なくとも酸化物半導
体層と酸化物絶縁層の界面に水素を供給する。 （もっと読む）

【課題】微細化を実現し、トランジスタとして十分に機能できる電気的特性を付与された半導体装置を提供する。
【解決手段】半導体層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタを有する半導体装置において、該半導体層としてインジウム、ガリウム、亜鉛、及び酸素の４元素を少なくとも含み、該４元素の組成を原子百分率で表したとき、インジウムの割合が、ガリウムの割合及び亜鉛の割合の２倍以上である酸化物半導体膜を用いる。該半導体装置において、酸化物半導体膜は作製工程において酸素が導入され、酸素を多く（過剰に）含む膜であり、トランジスタを覆う酸化アルミニウム膜を含む絶縁層が設けられる。 （もっと読む）

【課題】ＷＳ_２を主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Ｈｆ，Ｒｅ，Ｔａ，Ｗ，Ｎｂ，Ｚｒ，Ｖ，Ａｌ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｓｉ，Ｇｅ，Ｍｎ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｕ，Ａｇ，Ｙ，Ｓｃ，Ｍｇ，Ｃａからなる群から選ばれた少なくとも一種類以上の元素を合計で０．１〜１０．０ｗｔ％含有し、残部がＷＳ_２および不可避的不純物からなることを特徴とするスパッタリングターゲットである。 （もっと読む）

【課題】溶媒への溶解性に優れ、高キャリア移動度が期待できる新規なジチエノベンゾジチオフェン誘導体組成物及びこれを用いた有機薄膜トランジスタを提供する。
【解決手段】下記一般式（１）で示されるジチエノベンゾジチオフェン誘導体９９〜８０重量％及び特定式で示されるジチエノベンゾジチオフェン誘導体１〜２０重量％からなることを特徴とするジチエノベンゾジチオフェン誘導体組成物。


（ここで、置換基Ｒ^１及びＲ^２は、同一又は異なって、ｎ−ペンチル基、ｎ−ヘキシル基、ｎ−ヘプチル基及びｎ−オクチル基からなる群より選択される置換基を示す。） （もっと読む）

【課題】金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上に特性の向上が図られた素子を設けることが可能な半導体装置を提供する。
【解決手段】基板上に、金属酸化物を用いた絶縁膜と半導体薄膜とが積層形成された半導体装置であって、絶縁膜はゲート絶縁膜として用いられ、ゲート絶縁膜に接する側にゲート電極が積層形成され、絶縁膜および半導体薄膜は結晶化され、かつ、ゲート電極と重なる部分の結晶性が他の部分の結晶性よりも高いものである。 （もっと読む）