【課題】 接触抵抗を小さく抑えた状態で対向電極間をつなぐように配置することが容易で、しかも、電極間ギャップ長に比べてチャネル長を短縮することのできる半導体素子及びその製造方法、その半導体素子を配置した電界効果トランジスタ及びその製造方法、並びにその半導体素子を配置した半導体装置を提供すること。
【解決手段】 半導体材料からなる半導体部１と、磁性導体材料からなり、半導体部１の両側に連結する第１の電極部２および第２の電極部３とで、細長い棒状の半導体素子４を構成する。帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。第１および第２の電極部２、３は、ソース電極２２およびドレイン電極２３の延長として機能する。 （もっと読む）

【課題】バルク基板を用いてもショートチャネル効果の抑制を効果的に発揮することができるＦｉｎＦＥＴ構造を有する半導体装置及びその製造方法を得る。
【解決手段】Ｓｉ基板１上にＳｉＣエピタキシャル層２が形成され、ＳｉＣエピタキシャル層２の突出部２ｔ上にＳｉエピタキシャル層３が形成される。突出部２ｔ及びＳｉエピタキシャル層３は共に第１の方向に延びて、一方向延在形状を呈している。Ｓｉエピタキシャル層３の上面上及び両側面上には酸化膜８，窒化膜９及びゲート酸化膜２０が形成される。酸化膜８，窒化膜９及びゲート酸化膜２０を介して、Ｓｉエピタキシャル層３の上面上及び側面上にゲート電極Ｇ２が形成される。 （もっと読む）

【課題】表示装置を駆動させるためのトランジスタとして量子細線を用いた場合に、小型
化および薄型化をより図ることが可能な表示装置を提供する。
【解決手段】この表示装置１００は、ガラス基板６の表面から上方（矢印Ｚ１方向側）に
向かって延びるように形成された凸部７１（７２）を含むゲート電極７と、ゲート電極７
の凸部７１（７２）と平面的に見て重なるとともに、ゲート電極７上にゲート絶縁膜８を
介して形成される量子細線９と、量子細線９にそれぞれ接続されるソース電極１１および
ドレイン電極１２とを含む量子細線トランジスタ５を備える。また、ゲート電極７の凸部
７１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の凸部７１（７２）以外の
部分と量子細線９との間の距離ｔ２よりも小さい。 （もっと読む）

【課題】レーザー光の照射条件に起因する半導体装置の特性のばらつきを低減することを目的の一とする。又は、基板の熱収縮に起因する半導体装置の特性ばらつきを低減することを目的の一とする。
【解決手段】貼り合わせによりベース基板上に設けられた単結晶半導体層にレーザー光を照射した後、第１の熱処理を施してその特性を向上させ、単結晶半導体層に導電型を付与する不純物元素を添加した後、第１の熱処理の温度より低い温度で第２の熱処理を行う。 （もっと読む）

【課題】電界効果型トランジスタにおいて、バンク層をガイドとして半導体溶液を塗布する方法を用いて、精度良く確実にチャネル部に半導体を形成するための電界効果型トランジスタ構造を提供することを目的とする。また、その構造を用いた電界効果型トランジスタの製造方法、及びそれを用いた画像表示装置を提供すること。
【解決手段】ゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、半導体を挟むように形成されたバンク層より構成された電界効果型トランジスタにおいて、前記バンク層がストライプ状に形成されていることを特徴とする電界効果型トランジスタとする。 （もっと読む）

【課題】縦型電界効果トランジスタを利用した半導体装置において、集積度を更に向上させること。
【解決手段】半導体装置１は、絶縁性基板１０と、絶縁性基板１０上に形成された第１導電型の第１半導体層２１と、第１半導体層２１上にソース及びドレインの一方が形成された第１導電型チャネルの第１縦型電界効果トランジスタＮＦＥＴと、絶縁性基板１０上に形成された第２導電型の第２半導体層２２と、第２半導体層２２上にソース及びドレインの一方が形成された第２導電型チャネルの第２縦型電界効果トランジスタＰＦＥＴと、を備える。第１半導体層２１と第２半導体層２２は、直接接触している。 （もっと読む）

【課題】レーザー光を照射することにより単結晶半導体層の結晶性を回復させる場合であっても、レーザー光の照射時に酸素が取り込まれるのを抑制し、レーザー光の照射前後において、単結晶半導体層に含まれる酸素濃度を同等又は低減することを目的の一とする。
【解決手段】貼り合わせによりベース基板上に設けられた単結晶半導体層にレーザー光を照射して当該単結晶半導体層の結晶性を回復（再単結晶化）させる工程を有し、レーザー光の照射を還元性雰囲気下または不活性雰囲気下で行う。 （もっと読む）

【課題】ソース・ドレインの寄生抵抗の低減及び短チャネル効果の抑制と共にリーク電流の低減をはかる。
【解決手段】チャネル領域を構成する第１の半導体領域１２と、第１の半導体領域１２上にゲート絶縁膜１５を介して形成されたゲート電極１６と、第１の半導体領域１２をチャネル長方向から挟んで形成された金属シリサイドからなるソース・ドレイン電極１４と、を具備してなる電界効果トランジスタであって、ソース・ドレイン電極１４は、チャネル領域の平均的な不純物濃度よりも高い不純物濃度を有し、且つチャネル領域との界面又は界面近傍に前記不純物濃度のピークを持ち、チャネル領域は、ソース・ドレイン電極との界面又は界面近傍に前記不純物濃度のピークを持つ。 （もっと読む）

【課題】寄生抵抗が大きい場合においても、フィン構造を有する電界効果トランジスタのゲインを向上させる。
【解決手段】複数のフィンｆ１１〜ｆ１９、ｆ２１〜ｆ２９が互いに並行に配置し、フィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８にそれぞれ跨るようにしてゲート電極Ｇ１１、Ｇ１２をフィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８の両側面にそれぞれ形成し、フィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８にそれぞれ跨るようにしてゲート電極Ｇ１１、Ｇ１２に並列されたゲート電極Ｇ１３、Ｇ１４をフィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８の両側面にそれぞれ形成し、フィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８に跨るようにしてゲート電極Ｇ１３、Ｇ１４に並列されたゲート電極Ｇ１５をフィンｆ１３〜ｆ１８、ｆ２３〜ｆ２８の両側面に形成する。 （もっと読む）

【課題】所望の特性が得られるフィン型ＣＭＩＳＦＥＴを実現する。
【解決手段】ゲート絶縁膜１４ｂの外側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１’は、ゲート絶縁膜１４ｂの下側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下である。ゲート絶縁膜９１４ｃの外側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２’は、ゲート絶縁膜９１４ｃの下側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下である。 （もっと読む）

【課題】リーク電流の増加を抑制することができ、かつトランジスタのオンオフ特性を向上させることができる有機電界効果トランジスタを得る。
【解決手段】 絶縁性の基板９と、基板９上に凸部形状を形成する第１の電極１と、第１の電極１の上面１ａ及び側面１ｂ，１ｃを覆う絶縁膜７と、絶縁膜７を介して少なくとも第１の電極１の上面１ａ上に設けられる第２の電極２と、第１の電極１の側面１ｂ，１ｃ上の絶縁膜７に沿う領域が、第２の電極２との間で形成するチャネル領域となるように、基板９上に設けられる第３の電極３，４と、第２の電極と第３の電極の間を覆い、チャネル領域を形成するように設けられる有機半導体層８とを備える有機電界効果トランジスタ１０であって、第１の電極１の側面１ｂの上部１ｄと第２の電極２との間の絶縁膜６の厚みｔ_１が、第１の電極１の上面１ａ上の絶縁膜７の平均的厚みよりも薄くなるように形成されていることを特徴としている。 （もっと読む）

【課題】オフ電流の低減を図った薄膜トランジスタのサイズを小さく構成できる表示装置の提供。
【解決手段】薄膜トランジスタは、半導体層の領域をそれぞれの半導体層とする第１薄膜トランジスタと第２薄膜トランジスタとから構成され、前記第１薄膜トランジスタのドレイン領域およびソース領域の一方の領域と前記第２薄膜トランジスタのドレイン領域およびソース領域の他方の領域を共通とする共通領域を備え、前記第１および第２の薄膜トランジスタは、チャネル領域と前記ドレイン領域との間、およびチャネル領域と前記ソース領域との間に、それぞれ前記ドレイン領域および前記ソース領域よりも不純物濃度の低いＬＤＤ領域を備え、前記ゲート電極は、前記半導体層の前記共通領域に跨り、前記第１および前記第２薄膜トランジスタの前記チャネル領域および前記各ＬＤＤ領域に対向するように形成されている。 （もっと読む）

【課題】半導体基板とベース基板の貼り合わせにおいて、窒素を含有する絶縁膜を接合層として用いる場合であっても、接合強度を向上させ、ＳＯＩ基板の信頼性を向上させることを目的の一とする。
【解決手段】半導体基板側に酸化膜を設け、ベース基板側に窒素含有層を設け、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する。また、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する前に、酸化膜と窒素含有層の少なくとも一方に対してプラズマ処理を行う。プラズマ処理は、バイアス電圧が印加された状態で行うことができる。 （もっと読む）

【課題】薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。
【解決手段】基板と、前記基板上に位置し、結晶化誘起金属を用いて結晶化された多結晶シリコン層からなり、ソース／ドレイン領域及びチャネル領域を含む半導体層と、前記半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極上に位置する層間絶縁膜と、前記層間絶縁膜上に位置し、前記半導体層のソース／ドレイン領域と電気的に接続されるソース／ドレイン電極を含み、前記半導体層は前記半導体層の両端部に位置する第１ゲッタリングサイト及び前記第１ゲッタリングサイトと離隔されて位置する第２ゲッタリングサイトを含むことを特徴とする薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。 （もっと読む）

【課題】 本発明は、MOSFETのチャネル領域に生じる歪み量を増加させ、歪みに基づく素子性能を向上させることを目的とする。
【解決手段】 本発明に係る半導体装置は、半導体基板１と、半導体基板１の上面に、第１の方向に延びて設けられた第１の絶縁膜２aと、第１の方向と垂直な第２の方向から第１の絶縁膜2aを挟んで設けられ、第１の絶縁膜2aに第２の方向の応力を与え、第１の方向の歪みを誘起させる第１の歪み誘起層3と、第１の絶縁膜2a上に設けられ、第１の絶縁膜2aからの応力を受けて第１の方向の歪みを有するチャネル領域4を含む第１の半導体層5aと、第１の方向からチャネル領域を挟んで設けられたソース領域9及びドレイン領域10と、第１の半導体層5aの第２の方向に対向する側面及び上面に設けられたゲート絶縁膜6と、ゲート絶縁膜6を介してチャネル領域4と対向して設けられたゲート電極7とを有する。 （もっと読む）

【課題】電気的特性が良好な薄膜トランジスタを作製することを課題とする。
【解決手段】ゲート電極層と、ゲート電極層を覆って設けられた第１の絶縁層と、ゲート電極層と少なくとも一部が重畳し、離間して設けられた、ソース領域及びドレイン領域を形成する一対の不純物半導体層と、第１の絶縁層上に、ゲート電極層と少なくとも一部が重畳し、且つ一対の不純物半導体層の少なくとも一方と重畳せずしてチャネル形成領域の一部に設けられた微結晶半導体層と、第１の絶縁層と微結晶半導体層との間に接して設けられた第２の絶縁層と、第１の絶縁層上に第２の絶縁層及び微結晶半導体層を覆って設けられた非晶質半導体層と、を有し、第１の絶縁層は窒化シリコン層であり、第２の絶縁層は酸化窒化シリコン層である薄膜トランジスタとする。 （もっと読む）

【課題】本発明は、薄膜トランジスタパネルに関する。
【解決手段】本発明の薄膜トランジスタパネルは、絶縁基板と、複数のソース電極リード線と、複数のゲート電極リード線と、複数のピクセル電極と、複数の薄膜トランジスタと、を含む。前記複数のソース電極リード線は互いに平行に設置され、前記複数のゲート電極リード線は互いに平行に設置され、前記複数のソース電極リード線及び前記複数のゲート電極リード線は交叉して、前記絶縁基板に複数の格子を形成する。各々の前記格子の内に、一つの前記薄膜トランジスタ及び一つの前記ピクセル電極が設置される。前記薄膜トランジスタパネルのソース電極が前記ソース電極リード線に電気的に接続され、ドレイン電極が前記ピクセル電極に電気的に接続され、ゲート電極が前記ゲート電極リード線に電気的に接続され、前記半導体層がカーボンナノチューブ構造体を含む。 （もっと読む）

【課題】本発明は、スーパージャンクション構造を有し双方向スイッチングが可能な半導体双方向スイッチング装置を提供する。
【解決手段】二つの主電極の両方に電子とホールの制御部を設け、スーパージャンクションを構成するｎ形半導体層とｐ形半導体層における電流を制御する。 （もっと読む）

【課題】ＭＯＳＦＥＴダイオードのチャネル幅を効率良く広げることができ、レイアウトの利用効率を向上できるようにした半導体装置及びその製造方法を提供する。
【解決手段】Ｓｉ基板１上に絶縁層３を介して形成されたＳｉ層５と、Ｓｉ層５上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、平面視で複数の環状体１５１，１５２ａ〜１５２ｄが接触した形状である第１の部位１５ａを有するゲート電極１５と、第１の部位１５ａをなす各環状体１５１，１５２ａ〜１５２ｄの内側と外側のＳｉ層５にそれぞれ形成されたＳ／Ｄ層１７，１８と、Ｓ／Ｄ層１８とゲート電極１５とを接続する配線３１と、を備える。このような構成であれば、アクティブ領域のＳｉ層５に、多数の環状のチャネル領域を形成することができ、ＭＯＳＦＥＴダイオードのチャネル幅を効率良く広げることができる。 （もっと読む）

【課題】本発明は、薄膜トランジスタの製造方法に関する。
【解決手段】本発明の薄膜トランジスタの製造方法は、絶縁基板を提供する第一ステップと、前記絶縁基板の表面に複数のカーボンナノチューブを含むカーボンナノチューブ構造体を形成する第二ステップと、前記カーボンナノチューブ構造体にソース電極及びドレイン電極を分離して形成し、該ソース電極及びドレイン電極を、それぞれ前記半導体層における少なくとも一本のカーボンナノチューブの両端に電気的に接続させる第三ステップと、前記カーボンナノチューブ構造体に絶縁層を形成する第四ステップと、前記絶縁層の表面にゲート電極を形成し、薄膜トランジスタを形成する第五ステップと、を含む。 （もっと読む）