【課題】 マルチゲート型ＦＥＴの置換ゲート構造体及びマルチゲート型ＦＥＴの置換ゲート構造体の製造方法を提供する。
【解決手段】 ＭＵＧＦＥＴ及びＭＵＧＦＥＴを製造する方法が示される。ＭＵＧＦＥＴを製造する方法は、複数の活性領域の周りに一時的スペーサ・ゲート（図３の１６）を形成することと、複数の活性領域の間を含む、一時的スペーサ・ゲートの上に誘電体材料（１８ａ及び空間２０内）を堆積させることとを含む。この方法は、誘電体材料（空間２０内）の部分をエッチングして一時的スペーサ・ゲート（１６）を露出させることと、一時的スペーサ・ゲートを除去して、活性領域と誘電体材料の残りの部分（１８ａ）との間に空間を残すこととをさらに含む。この方法はさらに、活性領域と誘電体材料の残りの部分（１８ａ）との間の空間（２２）及び誘電体材料の残りの部分の上方をゲート材料で充填することを含む。 （もっと読む）

【課題】オーバーラップ容量を小さくすることが可能なトランジスタを提供し、電源電圧マージン低下を防止したシフトレジスタ回路を得る。
【解決手段】第２電源端子Ｓ２，ノードＮ１間に介挿されるＮＭＯＳトランジスタＱ３を４つのＮＭＯＳトランジスタＱ３ａ〜Ｑ３ｄによる並列接続で構成し、トランジスタ端部のドレイン電極（ＮＭＯＳトランジスタＱ３ａ，Ｑ３ｄのドレイン電極３）以外のソース・ドレイン電極（ＮＭＯＳトランジスタＱ３ａ〜Ｑ３ｄのソース電極４、及びＮＭＯＳトランジスタＱ３ｂ，Ｑ３ｃのドレイン電極３）を、ゲート電極１上に形成されたａ−Ｓｉ半導体領域２上に確実に形成可能にする。そして、ノードＮ１に接続されたソース電極４の形成幅Ｌをトランジスタ端部の領域Ｂでのゲート・ソース電極重なり幅ａ１及びａ２の和よりも小さくしている。 （もっと読む）

【課題】単一ゲート・インバータのナノワイヤ・メッシュ及びその製造方法を提供する。
【解決手段】電界効果トランジスタ（ＦＥＴ）インバータは、スタック内で垂直方向に配置された複数のデバイス層を含み、各デバイス層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネル１１０を有し、ここで１つ又は複数のデバイス層のソース及びドレイン領域はｎ型ドーパント、又はｐ型ドーパントでドープされる。ＦＥＴインバータはさらに、複数のナノワイヤ・チャネルを取り囲む共通のゲート１５０と、ｎ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第１のコンタクト１５６と、ｐ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第２のコンタクト１５８と、デバイス層の各々のドレイン領域への共通の第３のコンタクト１５２とを含む。 （もっと読む）

【課題】ｎチャネル型トランジスタ及びｐチャネル型トランジスタを有する半導体装置の集積化を図ることを目的の一とする。または、半導体装置の性能向上を図ることを目的の一とする。または、大面積な半導体装置を低コストに提供することを目的の一とする。
【解決手段】｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン基板に加速されたイオンを照射して、単結晶シリコン基板中に脆化領域を形成する工程と、絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、脆化領域において、単結晶シリコン基板を分離し、ベース基板上に｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン層を形成する工程と、単結晶シリコン層を用いて、チャネル長方向が＜１１１＞軸から±１５°以内のｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する工程と、を有する半導体装置の作製方法である。 （もっと読む）

【課題】 調整可能な複数の閾値電圧（Ｖ_ｔ）を有する、ナノワイヤ・ベースのＦＥＴ、及びこれを製造する方法を提供する。
【解決手段】 ナノワイヤ・ベースの電界効果トランジスタ（ＦＥＴ）及びその製造のための技術が提供される。一態様において、各々がソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネルを有する、スタック状に垂直方向に配向された複数のデバイス層であって、デバイス層の１つ又は複数は、デバイス層の他の１つ又は複数とは異なる閾値電圧を有するように構成される、複数のデバイス層と、ナノワイヤ・チャネルを取り囲むデバイス層の各々に共通のゲートとを有するＦＥＴが提供される。 （もっと読む）

【課題】 多重閾値電圧（Ｖｔ）電界効果トランジスタ（ＦＥＴ）素子、及びその製造のための技術を提供する。
【解決手段】 １つの態様において、ソース領域と、ドレイン領域と、ソース領域とドレイン領域とを相互接続する少なくとも１つのチャネルと、チャネルの少なくとも一部を囲み、ゲート全体に対し選択的に配置された少なくとも１つのバンド・エッジ金属により多重閾値電圧を有するように構成されたゲートとを含むＦＥＴ素子が提供される。 （もっと読む）

【課題】ＦＤ型トランジスタで構成された電気回路において、電気回路に電力を供給する電源のスイッチングトランジスタを基板電圧で制御することができる半導体装置を提供する。
【解決手段】半導体装置は、基板上の第１のＦｉｎに形成された第１のトランジスタを含む電気回路と、半導体基板上の第２のＦｉｎに形成され、電気回路と電源供給線との間に接続された第２のトランジスタを含む電源回路と、基板に基板電圧を印加するための基板コンタクトとを備え、第１のＦｉｎの幅は、第１のトランジスタのチャネル部に形成される最大空乏層幅の２倍以下であり、第２のＦｉｎの幅は、第２のトランジスタのチャネル部に形成される最大空乏層幅の２倍よりも大きい。 （もっと読む）

【課題】プロセス工程数を増加させることなく、レイアウト面積が小さく且つ駆動能力が高いＭｕｌｔｉ−Ｆｉｎ型トランジスタを実現できるようにする。
【解決手段】半導体装置は、シリコンからなる基板１００の上に形成され、それぞれ互いに間隔をおき且つ並列に配置された直方体状の複数のソース拡散層１１０及び複数のドレイン拡散層１１１（Ｆｉｎ部）と、複数のＦｉｎ部の上に、各Ｆｉｎ部と交差すると共にそれぞれゲート絶縁膜１０５を介在させて形成されたゲート電極１０６とを有している。複数のＦｉｎ部における少なくとも一方の端部には、少なくとも２つのＦｉｎ部と電気的に接続されたソース拡散層部コンタクトプラグ１２０が形成されている。 （もっと読む）

【課題】例えば、液晶装置等の電気光学装置の製造に要するコスト削減と、表示性能の向上とを同時に実現する。
【解決手段】ＴＦＴ（３０）は、ＴＦＴアレイ基板（１０）上において下側容量電極（８０ａ）及び（８０ｂ）と同層に形成された半導体層（３０ａ）と、その上に形成されたゲート絶縁膜（３０ｂ）と、ゲート電極（３０ｃ）とを備えて構成されている。半導体層（３０ａ）は、ＴＦＴアレイ基板（１０）の厚み方向に沿った厚みよりＴＦＴアレイ基板（１０）の基板面に沿った幅が大きくなるように形成されている。したがって、ＴＦＴ（３０）及び保持容量（７０）によれば、液晶装置（１）の製造時に、ポリシリコン等の半導体からなる下側容量電極（８０ａ）及び（８０ｂ）と共通の工程によってＴＦＴ（３０）を形成可能であり、液晶装置（１）の製造プロセスを簡略化でき、且つ製造コストの低減できる。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の製造方法を提供する。
【解決手段】単結晶半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板中に脆化領域を形成し、酸化膜を間に挟んで単結晶半導体基板と向かい合うように支持基板を貼り合わせ、単結晶半導体基板を加熱することにより、脆化領域において、単結晶半導体層が貼り合わされた支持基板と単結晶半導体基板の一部とに分離し、支持基板に貼り合わされた単結晶半導体層の表面に対して、基板バイアスを印加して第１のエッチングを行い、単結晶半導体層に対してレーザビームを照射して、単結晶半導体層の少なくとも表面の一部を溶融した後、凝固させ、単結晶半導体層の表面に対して、基板バイアスを印加することなく第２のエッチングを行う。 （もっと読む）

【課題】フィン型半導体領域を有する半導体装置においてプラズマドーピング法を用いて短時間で所望の特性が得られるようにする。
【解決手段】基板１１上にフィン型半導体領域１３が形成されている。フィン型半導体領域１３の上部及び側部には、半導体にドナー準位又はアクセプタ準位を生成する第１の不純物が導入されていると共に、フィン型半導体領域１３の上部には、半導体を絶縁物化する第２の不純物がさらに導入されている。 （もっと読む）

【課題】 デバイスの電流密度を増大させながら、デバイスの接触スキーム及びスケーラビリティを改善する、ナノワイヤＦＥＴ構造体及びその製造方法を提供する。
【解決手段】 基板の表面上に配置された、垂直方向に積層され垂直方向に離間配置された複数の半導体ナノワイヤ（例えば、半導体ナノワイヤ・メッシュ）を含む半導体構造体が提供される。垂直方向に積層され垂直方向に離間配置された各々の半導体ナノワイヤの一方の端部セグメントは、ソース領域に接続され、垂直方向に積層され垂直方向に離間配置された各々の半導体ナノワイヤの他方の端部セグメントは、ドレイン領域に接続される。ゲート誘電体及びゲート導体を含むゲート領域は、垂直方向に積層され垂直方向に離間配置された複数の半導体ナノワイヤに当接し、ソース領域及びドレイン領域は、ゲート領域と自己整合される。 （もっと読む）

【課題】ＮＭＩＳＦＥＴにおいて、最も高移動度化可能である（１１１）面をチャネル面に持ち、同時に、＜１１０＞方向を電流方向に持つ半導体装置およびその製造方法を提供すること。
【解決手段】チャネル電流が流れる方向に対して垂直方向の断面が三角形状をしており、その２面が（１１１）面で、残りの１面が（１００）面であるＧＯＩ層６またはＧｅ層８と、前記（１００）面上に形成されたＳｉ層７と、を備えたＮＭＩＳＦＥＴ領域３を備えたこと、を特徴とする半導体装置１。 （もっと読む）

【課題】優れた電気伝導特性を安定して示すカーボンナノチューブ電界効果トランジスタを再現性よく製造することができる方法を提供すること。
【解決手段】まず、ＬＯＣＯＳ法によりシリコン基板のコンタクト領域に酸化シリコン膜を形成する。次いで、シリコン基板のチャネル領域に、コンタクト領域の酸化シリコン膜よりも薄い絶縁膜を形成する。次いで、シリコン基板上にチャネルとなるカーボンナノチューブを配置した後、カーボンナノチューブを保護膜で被覆する。最後に、ソース電極およびドレイン電極をそれぞれ形成して、ソース電極およびドレイン電極をそれぞれカーボンナノチューブに電気的に接続させる。このようにして製造された電界効果トランジスタは、チャネルとなるカーボンナノチューブが汚染されていないため、優れた電気伝導特性を安定して示す。 （もっと読む）

【課題】
新規なフィン形電界効果トランジスタの製造方法を提供する。
【解決手段】
支持基板上方に頂部水平面と垂直側面を有し、第１の方向に延在するフィン型シリコン領域を形成し、フィン型シリコン領域上に、第１の方向とは異なる第２の方向に延在するダミーゲート電極を形成し、ダミーゲート電極、フィン型シリコン領域を埋め込む第１の絶縁膜を形成し、ダミーゲート電極が露出するまで第１の絶縁膜を研磨し、ダミーゲート電極の頂部と垂直部の少なくとも一部とを除去してフィン型シリコン領域表面を露出するトレンチを形成し、トレンチ内でフィン型シリコン領域表面上にゲート電極構造を形成する。 （もっと読む）

【課題】セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板上に形成されたボディ接触ハイブリッド・サーフェス・セミコンダクタ・オン・インシュレータ（ＨＳＳＯＩ）デバイスおよびこれを製造する方法を提供する。
【解決手段】ＳＯＩ基板の最上部半導体層の一部分にパターン形成して、実質的に垂直な側壁を有する半導体フィン１８が作成される。半導体フィンのボディ領域２０とは反対の導電型のドーピングを有する２つのソース領域６２間の半導体フィンの上面で半導体フィンのボディ領域の一部分が露出される。２つのソース領域と、２つのソース領域間の露出されたボディ領域の上面のすぐ上に、金属半導体合金部分８２が形成される。ボディ領域への低抵抗接触を可能にするために、イオン注入によってボディ領域の露出された最上部部分のドーピング濃度を高めることができるか、または高密度の結晶欠陥を有する再結合領域を形成することができる。 （もっと読む）

【課題】カーボンナノチューブを特性毎に分別する。
【解決手段】本発明の例に関わるカーボンナノチューブの分別装置は、第１の磁気特性を有する第１のカーボンナノチューブＳＣＮＴと第２の磁気特性を有する第２のカーボンナノチューブＭＣＮＴとが共通に導入される導入部２と、第１及び第２のカーボンナノチューブＳＣＮＴ，ＭＣＮＴをそれぞれ回収する第１及び第２の回収部４Ａ，４Ｂと、第１及び第２のカーボンナノチューブＳＣＮＴ，ＭＣＮＴを導入部２から回収部４Ａ，４Ｂまで搬送する搬送部３と、搬送部３に隣接して配置され、カーボンナノチューブＳＣＮＴ，ＭＣＮＴに対して磁場Ｈを印加する磁場発生部５とを具備し、第１の磁気特性と磁場Ｈとの相互作用によって、第１のカーボンナノチューブＳＣＮＴと第２のカーボンナノチューブＭＣＮＴとを分別する。 （もっと読む）

【課題】 マルチゲートＭＩＳＦＥＴからなる高移動度のｎＦＥＴ及びｐＦＥＴの双方の移動度を向上させる相補型半導体装置とその製造方法を提供する。
【解決手段】
基板１０上にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタが形成された相補型半導体装置であって、ｎチャネルＭＩＳトランジスタ及びｐチャネルＭＩＳトランジスタが、基板１０の主面に平行な面内に引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とが交互に積層され、基板１０の主面に対して突出した積層構造と、積層構造の対向する両側面を覆うように形成されたゲート絶縁膜８０と、ゲート絶縁膜８０を介して前記積層構造を覆って形成されたゲート電極３０と、ゲート絶縁膜８０とゲート電極３０をはさんで対向し、積層構造の両端に形成されたソース／ドレイン領域２０と、を有することを特徴とする相補型半導体装置。 （もっと読む）

【課題】単結晶半導体層にレーザー光を照射する場合において、レーザー光の照射時に単結晶半導体層中に不純物元素が取り込まれるのを抑制することを目的の一とする。
【解決手段】ＳＯＩ基板の作製方法において、単結晶半導体基板と、ベース基板とを用意し、単結晶半導体基板に加速されたイオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して単結晶半導体層を形成し、単結晶半導体層上に形成された酸化膜を除去し、酸化膜を除去した後に単結晶半導体層の表面にレーザー光を照射して単結晶半導体層の少なくとも表面を溶融させ、レーザー光の照射による単結晶半導体層の溶融回数は１回とする。 （もっと読む）

【課題】半導体基板上に設けられる金属半導体化合物電極の界面抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に形成され、Ｓを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する界面層と、界面層上に形成され、略全域にＳを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する金属半導体化合物層と、金属半導体化合物層上の金属電極を有することを特徴とする半導体装置。半導体基板上に金属膜を堆積し、第１の熱処理により、金属膜を半導体基板と反応させて、金属半導体化合物層を形成し、金属半導体化合物層に、飛程が金属半導体化合物層の膜厚未満となる条件でＳをイオン注入し、第２の熱処理により、Ｓを再配置することを特徴とする半導体装置の製造方法。 （もっと読む）