表示装置
【課題】表示装置を駆動させるためのトランジスタとして量子細線を用いた場合に、小型
化および薄型化をより図ることが可能な表示装置を提供する。
【解決手段】この表示装置１００は、ガラス基板６の表面から上方（矢印Ｚ１方向側）に
向かって延びるように形成された凸部７１（７２）を含むゲート電極７と、ゲート電極７
の凸部７１（７２）と平面的に見て重なるとともに、ゲート電極７上にゲート絶縁膜８を
介して形成される量子細線９と、量子細線９にそれぞれ接続されるソース電極１１および
ドレイン電極１２とを含む量子細線トランジスタ５を備える。また、ゲート電極７の凸部
７１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の凸部７１（７２）以外の
部分と量子細線９との間の距離ｔ２よりも小さい。
化および薄型化をより図ることが可能な表示装置を提供する。
【解決手段】この表示装置１００は、ガラス基板６の表面から上方（矢印Ｚ１方向側）に
向かって延びるように形成された凸部７１（７２）を含むゲート電極７と、ゲート電極７
の凸部７１（７２）と平面的に見て重なるとともに、ゲート電極７上にゲート絶縁膜８を
介して形成される量子細線９と、量子細線９にそれぞれ接続されるソース電極１１および
ドレイン電極１２とを含む量子細線トランジスタ５を備える。また、ゲート電極７の凸部
７１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の凸部７１（７２）以外の
部分と量子細線９との間の距離ｔ２よりも小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、ソース電極とドレイン電極とに接続される量子細線
を含むトランジスタを備える表示装置に関する。
【背景技術】
【０００２】
近年、量子細線をトランジスタのチャネル領域に用いることによって、より高速駆動可
能なトランジスタを得る研究が注目されている（たとえば、特許文献１参照）。量子細線
は、数ｎｍの幅および厚みからなり、キャリアを一次元に閉じ込めることが可能である。
この状態では、キャリアの平均自由工程に不純物が存在しないため、バルク（結晶の内部
）の場合と比較して数桁程度の移動度が大きくなることが知られている。上記特許文献１
に開示されたトランジスタでは、量子細線の延びる方向と交差する方向の両側には、量子
細線から所定の間隔を隔ててゲート電極が形成されており、ゲート電極に印加される電圧
を制御することにより、量子細線の表面にチャネルが形成される。
【特許文献１】特開平６−１４０６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に記載されたようなトランジスタの量子細線を、たとえ
ば、液晶表示装置のボトムゲート型の薄膜トランジスタのチャネルとして用いた場合では
、平坦なゲート電極の上に、平坦なゲート絶縁膜とチャネル領域を構成する量子細線とを
介して、ソース電極およびドレイン電極が形成されることになると考えられる。この場合
に、平坦なゲート電極とチャネル領域を構成する量子細線との間の距離（平坦なゲート絶
縁膜の厚み）が大きいと、ゲート電極からチャネルに電圧がかかりにくくなるので、量子
細線にキャリアが流れにくくなると考えられる。この場合には、量子細線の本数を増加さ
せる必要があるため、小型化および薄型化をより図るのが困難になるという問題点がある
と考えられる。
【０００４】
この発明は、上記のような課題を解決するためになされたものであり、この発明の一つ
の目的は、表示装置を駆動させるためのトランジスタとして量子細線を用いた場合に、小
型化および薄型化をより図ることが可能な表示装置を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、この発明の一の局面における表示装置は、基板の表面から
上方に向かって延びるように形成された凸部を含むゲート電極と、ゲート電極の凸部と平
面的に見て重なるとともに、ゲート電極上にゲート絶縁膜を介して形成される量子細線と
、量子細線にそれぞれ接続されるソース電極およびドレイン電極とを含むトランジスタを
備え、ゲート電極の凸部と量子細線との間の距離は、ゲート電極の凸部以外の部分と量子
細線との間の距離よりも小さい。
【０００６】
この一の局面による表示装置では、上記のように、基板の表面から上方に向かって延び
るように形成された凸部を含むゲート電極を備えるとともに、ゲート電極の凸部と量子細
線との間の距離は、ゲート電極の凸部以外の部分と量子細線との間の距離よりも小さくす
ることによって、ゲート電極の凸部とチャネルとしての量子細線との間の距離をより小さ
くすることができるので、ゲート電極からの電界をチャネルとしての量子細線にかかりや
すくすることができる。これにより、量子細線にキャリアが流れやすくなるので、量子細
線の本数を減少させることができる。その結果、トランジスタの小型化および薄型化をよ
り図ることができる。
【０００７】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、上方に向か
って尖った断面形状を有する。このように構成すれば、たとえば、ゲート電極の尖った凸
部上にＣＶＤ法によりゲート絶縁膜を形成した場合には、尖った凸部上に形成されたゲー
ト絶縁膜の厚みを尖った凸部の無いゲート絶縁膜上に形成した場合、あるいは凸部の先端
が丸い場合に比べて、より小さくすることができる。これにより、ゲート電極の凸部とチ
ャネルとしての量子細線との間の距離をより小さくすることができるので、ゲート電極か
らの電界をチャネルとしての量子細線に、よりかかりやすくすることができる。
【０００８】
この場合、ゲート電極の凸部は、三角形状の断面形状を有している。このように構成す
れば、凸部の根元から先端に近づくにしたがって、徐々に凸部の幅が小さくなるので、根
元から先端まで全て小さい幅で尖った形状に形成する場合に比べて、凸部の機械的強度を
向上させることができる。
【０００９】
上記一の局面による表示装置において、好ましくは、ゲート絶縁膜の凸部に対応する領
域の厚みは、ゲート絶縁膜の凸部に対応する領域以外の領域の厚みよりも小さい。このよ
うに構成すれば、ゲート絶縁膜の凸部に対応する領域の厚みとゲート絶縁膜の凸部に対応
する領域以外の領域の厚みとを同じ厚みに形成した場合と比べて、容易に、凸部とチャネ
ルとしての量子細線との間の距離を小さくすることができる。
【００１０】
上記一の局面による表示装置において、好ましくは、ゲート絶縁膜の凸部に対応する領
域は、凸部の形状を反映して凸状に形成され、ゲート電極の凸部の内角は、ゲート絶縁膜
の凸部に対応する領域の内角よりも小さい。このように構成すれば、ゲート電極の凸部に
対応する領域の上方に形成されるゲート絶縁膜の厚みを、ゲート電極の凸部に対応する領
域以外に形成されたゲート絶縁膜の厚みよりも小さくすることができるので、ゲート電極
の凸部と、ゲート電極の凸部の上方に形成されたソース電極（ドレイン電極）との間の距
離を容易に小さくすることができる。
【００１１】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、平面的に見
て、量子細線が延びる方向と交差する方向に沿って所定の間隔を隔てて延びるように形成
され、ゲート電極の凸部上には、凸部の延びる方向に沿って複数の量子細線が形成されて
いる。このように構成すれば、ゲート電極の凸部上に１つの量子細線が形成されている場
合と比べ、ソース電極とドレイン電極との間に大きな電流を流すことができる。
【００１２】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、平面的に見
て、ソース電極またはドレイン電極の少なくとも一方と重なるようにゲート電極の一方端
辺近傍および他方端辺近傍に形成されている。このように構成すれば、容易に、ゲート電
極の凸部上にソース電極またはドレイン電極の少なくとも一方を形成することができる。
【００１３】
この場合、好ましくは、ゲート電極の凸部は、第１凸部および第２凸部を有し、ゲート
電極の第１凸部と第２凸部とは、平面的に見て、それぞれ、ソース電極およびドレイン電
極に重なるようにゲート電極の端辺近傍に形成されている。このように構成すれば、容易
に、ゲート電極の第１凸部上にソース電極を形成することができるとともに、第２凸部上
にドレイン電極を形成することができる。
【００１４】
上記一の局面による表示装置において、好ましくは、量子細線の上方に形成される第１
物質層と、第１物質層上に形成される第２物質層とをさらに備え、第１物質層と第２物質
層との界面で量子細線に向かう光を反射させるように構成されている。このように構成す
れば、量子細線に光が入射するのを抑制することができるので、量子細線に光が入射する
ことに起因する光リークを抑制することができる。これにより、表示装置における表示不
良を抑制することができる。
【００１５】
この場合、好ましくは、第１物質層は、空気層を含み、第２物質層は、多孔質材料層を
含み、空気層と多孔質材料層との屈折率の違いにより、空気層と多孔質材料層との界面で
量子細線に向かう光を反射させるように構成されている。このように構成すれば、空気層
と多孔質材料層との屈折率の違いを利用して、量子細線に光が入射するのを抑制すること
ができるので、量子細線に光が入射することに起因する光リークを容易に抑制することが
できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
図１は、本発明の一実施形態による表示装置（表示部）の平面図である。図２は、本発
明の一実施形態による表示装置（表示部）の１画素の平面図である。図３は、本発明の一
実施形態による表示装置（表示部）の量子細線トランジスタの平面図である。図４は、本
発明の一実施形態による表示装置（表示部）の量子細線トランジスタの断面図である。図
１〜図４を参照して、本発明の一実施形態による表示装置１００の構成について説明する
。
【００１８】
本実施形態による表示装置１００では、図１に示すように、表示部１は、マトリクス状
に配置される複数の画素２から構成されている。また、図２に示すように、複数の画素２
は、Ｙ方向に延びるゲート線３とＸ方向に延びるソース線４とが交差する位置にそれぞれ
設けられている。複数の画素２は、全て同じ矩形状を有する。そして、複数の画素２には
、それぞれ、図２および図３に示すように、ボトムゲート型の量子細線トランジスタ５が
設けられている。なお、量子細線トランジスタ５は、本発明の「トランジスタ」の一例で
ある。
【００１９】
量子細線トランジスタ５の断面構造としては、図４に示すように、ガラス基板６上に、
下層から上層の順にＡｌ層およびＭｏ層からなるゲート電極７が形成されている。なお、
ガラス基板６は、本発明の「基板」の一例である。ここで、本実施形態では、ゲート電極
７の端辺近傍（矢印Ｙ１方向側および矢印Ｙ２方向側）には、ガラス基板６の表面から上
方（矢印Ｚ１方向側）に向かって延びるように、２つの凸部７１および７２が形成されて
いる。なお、凸部７１は、本発明の「第１凸部」の一例であり、凸部７２は、本発明の「
第２凸部」の一例である。この２つの凸部７１および７２は、上方に向かって三角形状に
尖った断面形状を有している。また、凸部７１と凸部７２との間の領域には、平坦面状の
領域７３が形成されている。また、凸部７１（７２）の内角α１の角度は、３０度以上９
０度未満である。また、凸部７１のガラス基板６の表面からの高さｈ１と、凸部７２のガ
ラス基板６の表面からの高さｈ２とは等しい。
【００２０】
図３に示すように、ゲート電極７は、平面的に見て、ゲート線３から矢印Ｘ１方向（ソ
ース線４が延びる方向）側に突出するとともに、矩形状に形成されている。また、本実施
形態では、凸部７１と凸部７２とは、平面的に見て、平行な状態でＸ方向に延びるように
形成されている。凸部７１は、平面的に見て、後述するソース電極１１と重なるように形
成され、凸部７２は、平面的に見て、後述するドレイン電極１２と重なるように形成され
ている。
【００２１】
図４に示すように、ガラス基板６の表面上およびゲート電極７の表面上には、ＳｉＮ膜
からなるゲート絶縁膜８が形成されている。また、本実施形態では、図３に示すように、
ゲート絶縁膜８は、ゲート電極７の凸部７１（７２）と平面的に見て重なるように形成さ
れている。また、図４に示すように、ゲート絶縁膜８のゲート電極７の凸部７１（７２）
に対応する矢印Ｚ１方向側の領域には、ゲート電極７の凸部７１（７２）の形状を反映し
て、三角形状の断面形状の凸部８１（８２）が形成されている。また、ゲート絶縁膜８の
凸部８１（８２）の内角α２は、ゲート電極７の凸部７１（７２）の内角α１（３０℃以
上９０度未満）よりも大きく９０度以下である。つまり、本実施形態では、ゲート電極７
の凸部７１（７２）の内角α１は、ゲート絶縁膜８の凸部８１（８２）の内角α２よりも
小さい。また、ゲート電極７の平坦面状の領域７３に対応するゲート絶縁膜８の領域には
、平坦面状の領域８３が形成されている。また、本実施形態では、ゲート電極７の凸部７
１（７２）の頂部７４（７５）と、ゲート絶縁膜８の凸部８１（８２）の頂部８４（８５
）との間の厚みｔ１は、ゲート電極７の平坦面状の領域７３と、ゲート絶縁膜８の平坦面
状の領域８３との間の厚みｔ２よりも小さい。
【００２２】
ゲート絶縁膜８上には、図４に示すように、Ｓｉなどの半導体からなる量子細線９が形
成されている。ここで、量子細線とは、数ｎｍの幅および厚みからなる。また、本実施形
態では、量子細線９は、ゲート電極７の凸部７１（７２）と平面的に見て重なるように形
成されている。この量子細線９は、平面的に見て、ゲート電極７の凸部７１（７２）の延
びる方向（Ｘ方向）と略直交する方向（Ｙ方向）に延びるように形成されている。また、
ゲート電極７の凸部７１（７２）上には、凸部７１（７２）の延びる方向（Ｘ方向）に沿
って複数の量子細線９が形成されている。また、本実施形態では、ゲート電極７の凸部７
１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の凸部７１（７２）以外の部
分（平坦面状の領域７３）と量子細線９との間の距離ｔ２よりも小さい。
【００２３】
また、量子細線９の凸部７１（７２）に対応する矢印Ｚ１方向側の領域には、図４に示
すように、ゲート電極７の凸部７１（７２）の形状を反映して、三角形状の断面形状の凸
部９１（９２）が形成されている。この量子細線９の凸部９１（９２）の内角α３は、ゲ
ート絶縁膜８の凸部８１（８２）の内角α２以上９０度未満である。また、ゲート電極７
の平坦面状の領域７３に対応する量子細線９の領域には、平坦面状の領域９３が形成され
ている。また、量子細線９のゲート電極７に対応する矢印Ｚ１方向側の領域には、チャネ
ル領域９４が形成される。
【００２４】
量子細線９の凸部９１（９２）上には、ｎ型の不純物が注入されたｎ＋−Ｓｉ膜１０ａ
（１０ｂ）が形成されている。ゲート電極７の凸部７１に対応するｎ＋−Ｓｉ膜１０ａの
領域には、凸部７１の形状を反映して、三角形状の断面形状の凸部１０１ａが形成されて
いる。ゲート電極７の凸部７２に対応するｎ＋−Ｓｉ層１０ｂの領域には、凸部７２の形
状を反映して、三角形状の断面形状の凸部１０１ｂが形成されている。
【００２５】
ソース電極１１は、図３に示すように、ソース線４と電気的に接続されている。このソ
ース電極１１は、図４に示すように、ゲート絶縁膜８の表面上およびｎ＋−Ｓｉ膜１０ａ
の表面上に形成されている。また、ゲート電極７の凸部７１に対応するソース電極１１の
領域には、凸部７１の形状を反映して、三角形状の断面形状の凸部１１ａが形成されてい
る。
【００２６】
ドレイン電極１２は、図３に示すように、ソース電極１１と所定の間隔を隔てて形成さ
れている。また、ドレイン電極１２は、図４に示すように、ゲート絶縁膜８の表面上およ
びｎ＋−Ｓｉ膜１０ｂの表面上に形成されている。また、ゲート電極７の凸部７２に対応
するドレイン電極１２の領域には、凸部７２の形状を反映して、三角形状の断面形状の凸
部１２ａが形成されている。
【００２７】
また、本実施形態では、量子細線９、ソース電極１１およびドレイン電極１２の表面上
には、約１．００の屈折率を有する空気層１３が設けられている。なお、空気層１３は、
本発明の「第１物質層」の一例である。この空気層１３の表面上および量子細線トランジ
スタ５の表面上には、多孔質膜１４が設けられている。なお、多孔質膜１４は、本発明の
「第２物質層」および「多孔質材料層」の一例である。この多孔質膜１４は、感光性を有
しておらず、屈折率が１．１９以上１．２６以下のＳｉ系のＭＳＱ（Ｍｅｔｈｙｌｓｉｌ
ｓｅｓｑｕｉｏｘａｎｅ）、または、屈折率が１．５以上１．７５以下のポリマー系のポ
リイミド、ＰＡＥ（Ｐｏｌｙａｃｒｙｌｉｃ Ａｃｉｄ Ｅｓｔｅｒ）およびＰＢＯ（Ｐ
ｏｌｙｐｈｅｎｙｌｅｎｅ Ｂｅｎｚｏｂｉｓ Ｏｘａｚｏｌｅ）などの材料からなる。
この空気層１３の屈折率（約１．００）と多孔質膜１４の屈折率との違いにより、空気層
１３と多孔質膜１４との界面において、量子細線９に向かう光を反射させるように構成さ
れている。これにより、多孔質膜１４が形成された領域は、遮光領域として機能する。ま
た、光を全反射させるために必要な角度（臨界角θｍ）は、多孔質膜１４をＳｉ系の材料
により形成した場合は６０度以上であり、多孔質膜１４をポリマー系の材料により形成し
た場合は４０度以上である。
【００２８】
図５は、本発明の一実施形態による表示装置の量子細線トランジスタの製造プロセスを
説明するためのフロー図である。次に、図４および図５を参照して、本発明の一実施形態
による表示装置１００の量子細線トランジスタ５の製造プロセスを説明する。
【００２９】
まず、本実施形態による表示装置１００の製造プロセスでは、図５に示すように、工程
Ｓ１において、ガラス基板６（図４参照）の表面上に、ＣＶＤ法を用いて、下層から上層
の順にＡｌ層およびＭｏ層を成膜することによりゲート電極７を形成する。その後、フォ
トリソグラフィ技術によりゲート電極７の上面上にレジスト膜を形成した後、そのレジス
ト膜をマスクとしてＭｏ層をエッチング・剥離する。これにより、ゲート電極７の両端部
近傍に三角形状の尖った凸部７１（７２）を形成することができる。
【００３０】
次に、工程Ｓ２において、ガラス基板６の表面上および凸部７１（７２）を有するゲー
ト電極７の表面上に、ＣＶＤ法により、ゲート絶縁膜８（図４参照）を成膜する。このよ
うに、ＣＶＤ法によりゲート絶縁膜８を形成した場合には、図４に示すように、ゲート電
極７の凸部７１（７２）に対応するゲート絶縁膜８の厚みｔ１が、ゲート電極７の平坦面
状の領域７３に対応するゲート絶縁膜８の厚みｔ２よりも小さくなる。
【００３１】
次に、工程Ｓ３において、ゲート絶縁膜８上に、ＣＶＤ法および電界印加により、Ｓｉ
系の量子細線９（図４参照）を形成する。具体的には、ＣＶＤの反応室において、Ｓｉ系
のプラズマを発生させ、量子細線９を成長させるＹ方向に向かって同時に電界を印加する
ことにより、量子細線９の成膜と成長とを同時に行う。また、量子細線９の成長方向を決
定するための電界は、プラズマを発生させるための電界とは別の回路により発生させる。
【００３２】
次に、工程Ｓ４において、量子細線９上に、ＣＶＤ法により、ｎ＋−Ｓｉ膜１０（図４
参照）を形成する。
【００３３】
次に、工程Ｓ５において、ゲート絶縁膜８の表面上およびｎ＋−Ｓｉ膜１０の表面上に
、スパッタ法を用いて、下層から上層の順にＭｏ層、Ａｌ層およびＭｏ層を成膜する。そ
の後、フォトリソグラフィ技術によりＭｏ層、Ａｌ層およびＭｏ層の上面上にレジスト膜
を形成した後、そのレジスト膜をマスクとしてエッチングすることにより、図４に示すよ
うに、ソース電極１１（ドレイン電極１２）を形成する。そして、レジスト膜を剥離する
。
【００３４】
次に、工程Ｓ６において、ソース電極１１とドレイン電極１２との間に位置するｎ＋−
Ｓｉ膜１０をドライエッチングにより除去する。
【００３５】
次に、工程Ｓ７において、量子細線９、ソース電極１１およびドレイン電極１２の表面
上に、約３００度程度の熱によって気化する熱分解性樹脂（図示せず）を塗布する。その
後、フォトリソグラフィ技術により熱分解性樹脂の上面上にレジスト膜を形成した後、そ
のレジスト膜をマスクとしてエッチングする。これにより、各量子細線トランジスタ５毎
に熱分解性樹脂を形成する。そして、レジスト膜を剥離する。この熱分解性樹脂は、加熱
することにより気化する材料であればよく、たとえば、メタクリル酸エステル系ポリマー
、または、アクリル酸エステル系ポリマーなどを用いればよい。
【００３６】
次に、工程Ｓ８において、熱分解性樹脂を体積減少しない程度の温度により焼成すると
ともに焼き固める。
【００３７】
次に、工程Ｓ９において、多孔質膜１４（図４参照）を熱分解性樹脂上に塗布する。そ
の後、フォトリソグラフィ技術により多孔質膜１４の上面上にレジスト膜を形成した後、
そのレジスト膜をマスクとして多硬質膜１４をエッチングすることにより、熱分解性樹脂
上に多孔質膜１４を形成する。そして、レジスト膜を剥離する。
【００３８】
次に、工程Ｓ１０において、多孔質膜１４を焼成するとともに焼き固める。
【００３９】
次に、工程Ｓ１１において、基板全体を約３００度程度で加熱する。これにより、熱分
解性樹脂のみが気化し、多孔質膜１４と量子細線９との間に空気層１３（図４参照）が形
成される。このようにして、本実施形態による量子細線トランジスタ５（図４参照）が完
成される。
【００４０】
本実施形態では、上記のように、ガラス基板６の表面から上方（矢印Ｚ１方向側）に向
かって延びるように形成された凸部７１（７２）を含むゲート電極７を備えるとともに、
ゲート電極７の凸部７１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の平坦
面状の領域７３と量子細線９との間の距離ｔ２よりも小さくすることによって、ゲート電
極７の凸部７１（７２）とチャネルとしての量子細線９との間の距離ｔ１をより小さくす
ることができるので、ゲート電極７からの電界をチャネルとしての量子細線９にかかりや
すくすることができる。これにより、量子細線９にキャリアが流れやすくなるので、量子
細線９の本数を減少させることができる。その結果、量子細線トランジスタ５の小型化お
よび薄型化をより図ることができる。
【００４１】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、上方（矢
印Ｚ１方向側）に向かって三角形状に尖った断面形状にすることによって、たとえば、ゲ
ート電極７の尖った凸部７１（７２）上にＣＶＤ法によりゲート絶縁膜８を形成した場合
には、三角形状に尖った凸部７１（７２）上に形成されたゲート絶縁膜８の厚みｔ１を、
尖った凸部の無いゲート絶縁膜８上に形成した場合、あるいは凸部７１（７２）の先端が
丸い場合に比べて、より小さくすることができる。これにより、ゲート電極７の凸部７１
（７２）とチャネルとしての量子細線９との間の距離を小さくすることができるので、ゲ
ート電極７からの電界をチャネルとしての量子細線９に、よりかかりやすくすることがで
きる。
【００４２】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、三角形状
の断面形状にすることによって、凸部７１（７２）の根元から先端に近づくにしたがって
、徐々に凸部７１（７２）の幅が小さくなるので、根元から先端まで全て小さい幅で尖っ
た形状に形成する場合に比べて、凸部７１（７２）の機械的強度を向上させることができ
る。
【００４３】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）の頂部７４（
７５）と、ゲート絶縁膜８の凸部８１（８２）の頂部８４（８５）との厚みｔ１を、ゲー
ト電極７の平坦面状の領域７３と、ゲート絶縁膜８の平坦面状の領域８３との厚みｔ２よ
りも小さくすることによって、厚みｔ１と厚みｔ２とを同じ厚みに形成した場合と比べて
、容易に、凸部７１（７２）の頂部７４（７５）とチャネルとしての量子細線９との間の
距離を小さくすることができる。
【００４４】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）の内角α１を
、ゲート絶縁膜８の凸部８１（８２）に対応する領域の内角α２よりも小さくすることに
よって、ゲート電極７の凸部７１（７２）に対応する領域の上方（矢印Ｚ１方向側）に形
成されるゲート絶縁膜８の厚みｔ１を、ゲート電極７の凸部７１（７２）に対応する領域
以外に形成されたゲート絶縁膜８の厚みｔ２よりも小さくすることができるので、ゲート
電極７の凸部７１（７２）の頂部７４（７５）と、ゲート電極７の凸部７１（７２）の上
方（矢印Ｚ１方向側）に形成されたソース電極１１（ドレイン電極１２）との間の距離を
容易に小さくすることができる。
【００４５】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）上に、凸部７
１（７２）の延びるＸ方向に沿って所定の間隔を隔てて複数の量子細線９を形成すること
によって、ゲート電極７の凸部７１（７２）上に１つの量子細線９が形成されている場合
と比べ、ソース電極１１とドレイン電極１２との間に大きな電流を流すことができる。
【００４６】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、平面的に
見て、それぞれ、ソース電極１１（ドレイン電極１２）に重なるようにゲート電極７の端
辺近傍に形成することによって、容易に、ゲート電極７の凸部７１（７２）上に、ソース
電極１１（ドレイン電極１２）を形成することができる。
【００４７】
また、本実施形態では、上記のように、空気層１３と多孔質膜１４との屈折率の違いに
より、空気層１３と多孔質膜１４との界面で量子細線９に向かう光を反射させるように構
成することによって、空気層１３と多孔質膜１４との屈折率の違いを利用して、量子細線
９に光が入射するのを抑制することができるので、量子細線９に光が入射することに起因
する光リークを抑制することができる。これにより、表示装置１００における表示不良を
抑制することができる。
【００４８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと
考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範
囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００４９】
たとえば、上記実施形態では、ゲート電極７に２つの凸部７１および７２を形成する例
を示したが、本発明はこれに限らず、ゲート電極７に１つの凸部のみを形成してもよい。
【００５０】
また、上記実施形態では、ゲート電極７の２つの凸部７１および７２が上方に向かって
三角形状の尖った断面形状を有する例を示したが、本発明はこれに限らず、ゲート電極７
の２つの凸部７１（７２）が三角形状の尖った断面形状以外でもよい。たとえば、ゲート
電極７の２つの凸部７１および７２が上方に向かって突出する長方または上面の幅の小さ
い台形形状の断面形状を有していてもよい。
【００５１】
また、上記実施形態では、ゲート電極７の２つの凸部７１および７２をゲート電極７の
端辺近傍に形成する例を示したが、本発明はこれに限らず、平面的に見て、ゲート電極７
の２つの凸部７１および７２が、それぞれ、ソース電極１１およびドレイン電極１２と重
なるように配置されれば、２つの凸部７１および７２をゲート電極７の端辺近傍以外のソ
ース電極１１およびドレイン電極１２間の量子細線部分に対応する部分に形成してもよい
。
【００５２】
また、上記実施形態では、量子細線をＳｉ系の半導体から形成する例を示したが、本発
明はこれに限らず、量子細線をＳｉ系の半導体以外の半導体により形成してもよい。
【００５３】
また、上記実施形態では、ゲート電極上に複数の量子細線を形成する例を示したが、本
発明はこれに限らず、ゲート電極上に少なくとも１つの量子細線を形成すればよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態による表示装置（表示部）の平面図である。
【図２】本発明の一実施形態による表示装置（表示部）の一画素の平面図である。
【図３】本発明の一実施形態による表示装置（表示部）の量子細線トランジスタの平面図である。
【図４】本発明の一実施形態による表示装置（表示部）の量子細線トランジスタの断面図である。
【図５】本発明の一実施形態による表示装置の量子細線トランジスタの製造プロセスを説明するためのフロー図である。
【符号の説明】
【００５５】
５ 量子細線トランジスタ（トランジスタ） ６ ガラス基板（基板） ７ ゲ
ート電極 ８ ゲート絶縁膜 ９ 量子細線 １１ ソース電極 １２
ドレイン電極 １３ 空気層（第１物質層） １４ 多孔質膜（第２物質層、
多孔質材料層） ７１ 凸部（第１凸部） ７２ 凸部（第２凸部） １０
０ 表示装置
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、ソース電極とドレイン電極とに接続される量子細線
を含むトランジスタを備える表示装置に関する。
【背景技術】
【０００２】
近年、量子細線をトランジスタのチャネル領域に用いることによって、より高速駆動可
能なトランジスタを得る研究が注目されている（たとえば、特許文献１参照）。量子細線
は、数ｎｍの幅および厚みからなり、キャリアを一次元に閉じ込めることが可能である。
この状態では、キャリアの平均自由工程に不純物が存在しないため、バルク（結晶の内部
）の場合と比較して数桁程度の移動度が大きくなることが知られている。上記特許文献１
に開示されたトランジスタでは、量子細線の延びる方向と交差する方向の両側には、量子
細線から所定の間隔を隔ててゲート電極が形成されており、ゲート電極に印加される電圧
を制御することにより、量子細線の表面にチャネルが形成される。
【特許文献１】特開平６−１４０６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に記載されたようなトランジスタの量子細線を、たとえ
ば、液晶表示装置のボトムゲート型の薄膜トランジスタのチャネルとして用いた場合では
、平坦なゲート電極の上に、平坦なゲート絶縁膜とチャネル領域を構成する量子細線とを
介して、ソース電極およびドレイン電極が形成されることになると考えられる。この場合
に、平坦なゲート電極とチャネル領域を構成する量子細線との間の距離（平坦なゲート絶
縁膜の厚み）が大きいと、ゲート電極からチャネルに電圧がかかりにくくなるので、量子
細線にキャリアが流れにくくなると考えられる。この場合には、量子細線の本数を増加さ
せる必要があるため、小型化および薄型化をより図るのが困難になるという問題点がある
と考えられる。
【０００４】
この発明は、上記のような課題を解決するためになされたものであり、この発明の一つ
の目的は、表示装置を駆動させるためのトランジスタとして量子細線を用いた場合に、小
型化および薄型化をより図ることが可能な表示装置を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、この発明の一の局面における表示装置は、基板の表面から
上方に向かって延びるように形成された凸部を含むゲート電極と、ゲート電極の凸部と平
面的に見て重なるとともに、ゲート電極上にゲート絶縁膜を介して形成される量子細線と
、量子細線にそれぞれ接続されるソース電極およびドレイン電極とを含むトランジスタを
備え、ゲート電極の凸部と量子細線との間の距離は、ゲート電極の凸部以外の部分と量子
細線との間の距離よりも小さい。
【０００６】
この一の局面による表示装置では、上記のように、基板の表面から上方に向かって延び
るように形成された凸部を含むゲート電極を備えるとともに、ゲート電極の凸部と量子細
線との間の距離は、ゲート電極の凸部以外の部分と量子細線との間の距離よりも小さくす
ることによって、ゲート電極の凸部とチャネルとしての量子細線との間の距離をより小さ
くすることができるので、ゲート電極からの電界をチャネルとしての量子細線にかかりや
すくすることができる。これにより、量子細線にキャリアが流れやすくなるので、量子細
線の本数を減少させることができる。その結果、トランジスタの小型化および薄型化をよ
り図ることができる。
【０００７】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、上方に向か
って尖った断面形状を有する。このように構成すれば、たとえば、ゲート電極の尖った凸
部上にＣＶＤ法によりゲート絶縁膜を形成した場合には、尖った凸部上に形成されたゲー
ト絶縁膜の厚みを尖った凸部の無いゲート絶縁膜上に形成した場合、あるいは凸部の先端
が丸い場合に比べて、より小さくすることができる。これにより、ゲート電極の凸部とチ
ャネルとしての量子細線との間の距離をより小さくすることができるので、ゲート電極か
らの電界をチャネルとしての量子細線に、よりかかりやすくすることができる。
【０００８】
この場合、ゲート電極の凸部は、三角形状の断面形状を有している。このように構成す
れば、凸部の根元から先端に近づくにしたがって、徐々に凸部の幅が小さくなるので、根
元から先端まで全て小さい幅で尖った形状に形成する場合に比べて、凸部の機械的強度を
向上させることができる。
【０００９】
上記一の局面による表示装置において、好ましくは、ゲート絶縁膜の凸部に対応する領
域の厚みは、ゲート絶縁膜の凸部に対応する領域以外の領域の厚みよりも小さい。このよ
うに構成すれば、ゲート絶縁膜の凸部に対応する領域の厚みとゲート絶縁膜の凸部に対応
する領域以外の領域の厚みとを同じ厚みに形成した場合と比べて、容易に、凸部とチャネ
ルとしての量子細線との間の距離を小さくすることができる。
【００１０】
上記一の局面による表示装置において、好ましくは、ゲート絶縁膜の凸部に対応する領
域は、凸部の形状を反映して凸状に形成され、ゲート電極の凸部の内角は、ゲート絶縁膜
の凸部に対応する領域の内角よりも小さい。このように構成すれば、ゲート電極の凸部に
対応する領域の上方に形成されるゲート絶縁膜の厚みを、ゲート電極の凸部に対応する領
域以外に形成されたゲート絶縁膜の厚みよりも小さくすることができるので、ゲート電極
の凸部と、ゲート電極の凸部の上方に形成されたソース電極（ドレイン電極）との間の距
離を容易に小さくすることができる。
【００１１】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、平面的に見
て、量子細線が延びる方向と交差する方向に沿って所定の間隔を隔てて延びるように形成
され、ゲート電極の凸部上には、凸部の延びる方向に沿って複数の量子細線が形成されて
いる。このように構成すれば、ゲート電極の凸部上に１つの量子細線が形成されている場
合と比べ、ソース電極とドレイン電極との間に大きな電流を流すことができる。
【００１２】
上記一の局面による表示装置において、好ましくは、ゲート電極の凸部は、平面的に見
て、ソース電極またはドレイン電極の少なくとも一方と重なるようにゲート電極の一方端
辺近傍および他方端辺近傍に形成されている。このように構成すれば、容易に、ゲート電
極の凸部上にソース電極またはドレイン電極の少なくとも一方を形成することができる。
【００１３】
この場合、好ましくは、ゲート電極の凸部は、第１凸部および第２凸部を有し、ゲート
電極の第１凸部と第２凸部とは、平面的に見て、それぞれ、ソース電極およびドレイン電
極に重なるようにゲート電極の端辺近傍に形成されている。このように構成すれば、容易
に、ゲート電極の第１凸部上にソース電極を形成することができるとともに、第２凸部上
にドレイン電極を形成することができる。
【００１４】
上記一の局面による表示装置において、好ましくは、量子細線の上方に形成される第１
物質層と、第１物質層上に形成される第２物質層とをさらに備え、第１物質層と第２物質
層との界面で量子細線に向かう光を反射させるように構成されている。このように構成す
れば、量子細線に光が入射するのを抑制することができるので、量子細線に光が入射する
ことに起因する光リークを抑制することができる。これにより、表示装置における表示不
良を抑制することができる。
【００１５】
この場合、好ましくは、第１物質層は、空気層を含み、第２物質層は、多孔質材料層を
含み、空気層と多孔質材料層との屈折率の違いにより、空気層と多孔質材料層との界面で
量子細線に向かう光を反射させるように構成されている。このように構成すれば、空気層
と多孔質材料層との屈折率の違いを利用して、量子細線に光が入射するのを抑制すること
ができるので、量子細線に光が入射することに起因する光リークを容易に抑制することが
できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
図１は、本発明の一実施形態による表示装置（表示部）の平面図である。図２は、本発
明の一実施形態による表示装置（表示部）の１画素の平面図である。図３は、本発明の一
実施形態による表示装置（表示部）の量子細線トランジスタの平面図である。図４は、本
発明の一実施形態による表示装置（表示部）の量子細線トランジスタの断面図である。図
１〜図４を参照して、本発明の一実施形態による表示装置１００の構成について説明する
。
【００１８】
本実施形態による表示装置１００では、図１に示すように、表示部１は、マトリクス状
に配置される複数の画素２から構成されている。また、図２に示すように、複数の画素２
は、Ｙ方向に延びるゲート線３とＸ方向に延びるソース線４とが交差する位置にそれぞれ
設けられている。複数の画素２は、全て同じ矩形状を有する。そして、複数の画素２には
、それぞれ、図２および図３に示すように、ボトムゲート型の量子細線トランジスタ５が
設けられている。なお、量子細線トランジスタ５は、本発明の「トランジスタ」の一例で
ある。
【００１９】
量子細線トランジスタ５の断面構造としては、図４に示すように、ガラス基板６上に、
下層から上層の順にＡｌ層およびＭｏ層からなるゲート電極７が形成されている。なお、
ガラス基板６は、本発明の「基板」の一例である。ここで、本実施形態では、ゲート電極
７の端辺近傍（矢印Ｙ１方向側および矢印Ｙ２方向側）には、ガラス基板６の表面から上
方（矢印Ｚ１方向側）に向かって延びるように、２つの凸部７１および７２が形成されて
いる。なお、凸部７１は、本発明の「第１凸部」の一例であり、凸部７２は、本発明の「
第２凸部」の一例である。この２つの凸部７１および７２は、上方に向かって三角形状に
尖った断面形状を有している。また、凸部７１と凸部７２との間の領域には、平坦面状の
領域７３が形成されている。また、凸部７１（７２）の内角α１の角度は、３０度以上９
０度未満である。また、凸部７１のガラス基板６の表面からの高さｈ１と、凸部７２のガ
ラス基板６の表面からの高さｈ２とは等しい。
【００２０】
図３に示すように、ゲート電極７は、平面的に見て、ゲート線３から矢印Ｘ１方向（ソ
ース線４が延びる方向）側に突出するとともに、矩形状に形成されている。また、本実施
形態では、凸部７１と凸部７２とは、平面的に見て、平行な状態でＸ方向に延びるように
形成されている。凸部７１は、平面的に見て、後述するソース電極１１と重なるように形
成され、凸部７２は、平面的に見て、後述するドレイン電極１２と重なるように形成され
ている。
【００２１】
図４に示すように、ガラス基板６の表面上およびゲート電極７の表面上には、ＳｉＮ膜
からなるゲート絶縁膜８が形成されている。また、本実施形態では、図３に示すように、
ゲート絶縁膜８は、ゲート電極７の凸部７１（７２）と平面的に見て重なるように形成さ
れている。また、図４に示すように、ゲート絶縁膜８のゲート電極７の凸部７１（７２）
に対応する矢印Ｚ１方向側の領域には、ゲート電極７の凸部７１（７２）の形状を反映し
て、三角形状の断面形状の凸部８１（８２）が形成されている。また、ゲート絶縁膜８の
凸部８１（８２）の内角α２は、ゲート電極７の凸部７１（７２）の内角α１（３０℃以
上９０度未満）よりも大きく９０度以下である。つまり、本実施形態では、ゲート電極７
の凸部７１（７２）の内角α１は、ゲート絶縁膜８の凸部８１（８２）の内角α２よりも
小さい。また、ゲート電極７の平坦面状の領域７３に対応するゲート絶縁膜８の領域には
、平坦面状の領域８３が形成されている。また、本実施形態では、ゲート電極７の凸部７
１（７２）の頂部７４（７５）と、ゲート絶縁膜８の凸部８１（８２）の頂部８４（８５
）との間の厚みｔ１は、ゲート電極７の平坦面状の領域７３と、ゲート絶縁膜８の平坦面
状の領域８３との間の厚みｔ２よりも小さい。
【００２２】
ゲート絶縁膜８上には、図４に示すように、Ｓｉなどの半導体からなる量子細線９が形
成されている。ここで、量子細線とは、数ｎｍの幅および厚みからなる。また、本実施形
態では、量子細線９は、ゲート電極７の凸部７１（７２）と平面的に見て重なるように形
成されている。この量子細線９は、平面的に見て、ゲート電極７の凸部７１（７２）の延
びる方向（Ｘ方向）と略直交する方向（Ｙ方向）に延びるように形成されている。また、
ゲート電極７の凸部７１（７２）上には、凸部７１（７２）の延びる方向（Ｘ方向）に沿
って複数の量子細線９が形成されている。また、本実施形態では、ゲート電極７の凸部７
１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の凸部７１（７２）以外の部
分（平坦面状の領域７３）と量子細線９との間の距離ｔ２よりも小さい。
【００２３】
また、量子細線９の凸部７１（７２）に対応する矢印Ｚ１方向側の領域には、図４に示
すように、ゲート電極７の凸部７１（７２）の形状を反映して、三角形状の断面形状の凸
部９１（９２）が形成されている。この量子細線９の凸部９１（９２）の内角α３は、ゲ
ート絶縁膜８の凸部８１（８２）の内角α２以上９０度未満である。また、ゲート電極７
の平坦面状の領域７３に対応する量子細線９の領域には、平坦面状の領域９３が形成され
ている。また、量子細線９のゲート電極７に対応する矢印Ｚ１方向側の領域には、チャネ
ル領域９４が形成される。
【００２４】
量子細線９の凸部９１（９２）上には、ｎ型の不純物が注入されたｎ＋−Ｓｉ膜１０ａ
（１０ｂ）が形成されている。ゲート電極７の凸部７１に対応するｎ＋−Ｓｉ膜１０ａの
領域には、凸部７１の形状を反映して、三角形状の断面形状の凸部１０１ａが形成されて
いる。ゲート電極７の凸部７２に対応するｎ＋−Ｓｉ層１０ｂの領域には、凸部７２の形
状を反映して、三角形状の断面形状の凸部１０１ｂが形成されている。
【００２５】
ソース電極１１は、図３に示すように、ソース線４と電気的に接続されている。このソ
ース電極１１は、図４に示すように、ゲート絶縁膜８の表面上およびｎ＋−Ｓｉ膜１０ａ
の表面上に形成されている。また、ゲート電極７の凸部７１に対応するソース電極１１の
領域には、凸部７１の形状を反映して、三角形状の断面形状の凸部１１ａが形成されてい
る。
【００２６】
ドレイン電極１２は、図３に示すように、ソース電極１１と所定の間隔を隔てて形成さ
れている。また、ドレイン電極１２は、図４に示すように、ゲート絶縁膜８の表面上およ
びｎ＋−Ｓｉ膜１０ｂの表面上に形成されている。また、ゲート電極７の凸部７２に対応
するドレイン電極１２の領域には、凸部７２の形状を反映して、三角形状の断面形状の凸
部１２ａが形成されている。
【００２７】
また、本実施形態では、量子細線９、ソース電極１１およびドレイン電極１２の表面上
には、約１．００の屈折率を有する空気層１３が設けられている。なお、空気層１３は、
本発明の「第１物質層」の一例である。この空気層１３の表面上および量子細線トランジ
スタ５の表面上には、多孔質膜１４が設けられている。なお、多孔質膜１４は、本発明の
「第２物質層」および「多孔質材料層」の一例である。この多孔質膜１４は、感光性を有
しておらず、屈折率が１．１９以上１．２６以下のＳｉ系のＭＳＱ（Ｍｅｔｈｙｌｓｉｌ
ｓｅｓｑｕｉｏｘａｎｅ）、または、屈折率が１．５以上１．７５以下のポリマー系のポ
リイミド、ＰＡＥ（Ｐｏｌｙａｃｒｙｌｉｃ Ａｃｉｄ Ｅｓｔｅｒ）およびＰＢＯ（Ｐ
ｏｌｙｐｈｅｎｙｌｅｎｅ Ｂｅｎｚｏｂｉｓ Ｏｘａｚｏｌｅ）などの材料からなる。
この空気層１３の屈折率（約１．００）と多孔質膜１４の屈折率との違いにより、空気層
１３と多孔質膜１４との界面において、量子細線９に向かう光を反射させるように構成さ
れている。これにより、多孔質膜１４が形成された領域は、遮光領域として機能する。ま
た、光を全反射させるために必要な角度（臨界角θｍ）は、多孔質膜１４をＳｉ系の材料
により形成した場合は６０度以上であり、多孔質膜１４をポリマー系の材料により形成し
た場合は４０度以上である。
【００２８】
図５は、本発明の一実施形態による表示装置の量子細線トランジスタの製造プロセスを
説明するためのフロー図である。次に、図４および図５を参照して、本発明の一実施形態
による表示装置１００の量子細線トランジスタ５の製造プロセスを説明する。
【００２９】
まず、本実施形態による表示装置１００の製造プロセスでは、図５に示すように、工程
Ｓ１において、ガラス基板６（図４参照）の表面上に、ＣＶＤ法を用いて、下層から上層
の順にＡｌ層およびＭｏ層を成膜することによりゲート電極７を形成する。その後、フォ
トリソグラフィ技術によりゲート電極７の上面上にレジスト膜を形成した後、そのレジス
ト膜をマスクとしてＭｏ層をエッチング・剥離する。これにより、ゲート電極７の両端部
近傍に三角形状の尖った凸部７１（７２）を形成することができる。
【００３０】
次に、工程Ｓ２において、ガラス基板６の表面上および凸部７１（７２）を有するゲー
ト電極７の表面上に、ＣＶＤ法により、ゲート絶縁膜８（図４参照）を成膜する。このよ
うに、ＣＶＤ法によりゲート絶縁膜８を形成した場合には、図４に示すように、ゲート電
極７の凸部７１（７２）に対応するゲート絶縁膜８の厚みｔ１が、ゲート電極７の平坦面
状の領域７３に対応するゲート絶縁膜８の厚みｔ２よりも小さくなる。
【００３１】
次に、工程Ｓ３において、ゲート絶縁膜８上に、ＣＶＤ法および電界印加により、Ｓｉ
系の量子細線９（図４参照）を形成する。具体的には、ＣＶＤの反応室において、Ｓｉ系
のプラズマを発生させ、量子細線９を成長させるＹ方向に向かって同時に電界を印加する
ことにより、量子細線９の成膜と成長とを同時に行う。また、量子細線９の成長方向を決
定するための電界は、プラズマを発生させるための電界とは別の回路により発生させる。
【００３２】
次に、工程Ｓ４において、量子細線９上に、ＣＶＤ法により、ｎ＋−Ｓｉ膜１０（図４
参照）を形成する。
【００３３】
次に、工程Ｓ５において、ゲート絶縁膜８の表面上およびｎ＋−Ｓｉ膜１０の表面上に
、スパッタ法を用いて、下層から上層の順にＭｏ層、Ａｌ層およびＭｏ層を成膜する。そ
の後、フォトリソグラフィ技術によりＭｏ層、Ａｌ層およびＭｏ層の上面上にレジスト膜
を形成した後、そのレジスト膜をマスクとしてエッチングすることにより、図４に示すよ
うに、ソース電極１１（ドレイン電極１２）を形成する。そして、レジスト膜を剥離する
。
【００３４】
次に、工程Ｓ６において、ソース電極１１とドレイン電極１２との間に位置するｎ＋−
Ｓｉ膜１０をドライエッチングにより除去する。
【００３５】
次に、工程Ｓ７において、量子細線９、ソース電極１１およびドレイン電極１２の表面
上に、約３００度程度の熱によって気化する熱分解性樹脂（図示せず）を塗布する。その
後、フォトリソグラフィ技術により熱分解性樹脂の上面上にレジスト膜を形成した後、そ
のレジスト膜をマスクとしてエッチングする。これにより、各量子細線トランジスタ５毎
に熱分解性樹脂を形成する。そして、レジスト膜を剥離する。この熱分解性樹脂は、加熱
することにより気化する材料であればよく、たとえば、メタクリル酸エステル系ポリマー
、または、アクリル酸エステル系ポリマーなどを用いればよい。
【００３６】
次に、工程Ｓ８において、熱分解性樹脂を体積減少しない程度の温度により焼成すると
ともに焼き固める。
【００３７】
次に、工程Ｓ９において、多孔質膜１４（図４参照）を熱分解性樹脂上に塗布する。そ
の後、フォトリソグラフィ技術により多孔質膜１４の上面上にレジスト膜を形成した後、
そのレジスト膜をマスクとして多硬質膜１４をエッチングすることにより、熱分解性樹脂
上に多孔質膜１４を形成する。そして、レジスト膜を剥離する。
【００３８】
次に、工程Ｓ１０において、多孔質膜１４を焼成するとともに焼き固める。
【００３９】
次に、工程Ｓ１１において、基板全体を約３００度程度で加熱する。これにより、熱分
解性樹脂のみが気化し、多孔質膜１４と量子細線９との間に空気層１３（図４参照）が形
成される。このようにして、本実施形態による量子細線トランジスタ５（図４参照）が完
成される。
【００４０】
本実施形態では、上記のように、ガラス基板６の表面から上方（矢印Ｚ１方向側）に向
かって延びるように形成された凸部７１（７２）を含むゲート電極７を備えるとともに、
ゲート電極７の凸部７１（７２）と量子細線９との間の距離ｔ１は、ゲート電極７の平坦
面状の領域７３と量子細線９との間の距離ｔ２よりも小さくすることによって、ゲート電
極７の凸部７１（７２）とチャネルとしての量子細線９との間の距離ｔ１をより小さくす
ることができるので、ゲート電極７からの電界をチャネルとしての量子細線９にかかりや
すくすることができる。これにより、量子細線９にキャリアが流れやすくなるので、量子
細線９の本数を減少させることができる。その結果、量子細線トランジスタ５の小型化お
よび薄型化をより図ることができる。
【００４１】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、上方（矢
印Ｚ１方向側）に向かって三角形状に尖った断面形状にすることによって、たとえば、ゲ
ート電極７の尖った凸部７１（７２）上にＣＶＤ法によりゲート絶縁膜８を形成した場合
には、三角形状に尖った凸部７１（７２）上に形成されたゲート絶縁膜８の厚みｔ１を、
尖った凸部の無いゲート絶縁膜８上に形成した場合、あるいは凸部７１（７２）の先端が
丸い場合に比べて、より小さくすることができる。これにより、ゲート電極７の凸部７１
（７２）とチャネルとしての量子細線９との間の距離を小さくすることができるので、ゲ
ート電極７からの電界をチャネルとしての量子細線９に、よりかかりやすくすることがで
きる。
【００４２】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、三角形状
の断面形状にすることによって、凸部７１（７２）の根元から先端に近づくにしたがって
、徐々に凸部７１（７２）の幅が小さくなるので、根元から先端まで全て小さい幅で尖っ
た形状に形成する場合に比べて、凸部７１（７２）の機械的強度を向上させることができ
る。
【００４３】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）の頂部７４（
７５）と、ゲート絶縁膜８の凸部８１（８２）の頂部８４（８５）との厚みｔ１を、ゲー
ト電極７の平坦面状の領域７３と、ゲート絶縁膜８の平坦面状の領域８３との厚みｔ２よ
りも小さくすることによって、厚みｔ１と厚みｔ２とを同じ厚みに形成した場合と比べて
、容易に、凸部７１（７２）の頂部７４（７５）とチャネルとしての量子細線９との間の
距離を小さくすることができる。
【００４４】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）の内角α１を
、ゲート絶縁膜８の凸部８１（８２）に対応する領域の内角α２よりも小さくすることに
よって、ゲート電極７の凸部７１（７２）に対応する領域の上方（矢印Ｚ１方向側）に形
成されるゲート絶縁膜８の厚みｔ１を、ゲート電極７の凸部７１（７２）に対応する領域
以外に形成されたゲート絶縁膜８の厚みｔ２よりも小さくすることができるので、ゲート
電極７の凸部７１（７２）の頂部７４（７５）と、ゲート電極７の凸部７１（７２）の上
方（矢印Ｚ１方向側）に形成されたソース電極１１（ドレイン電極１２）との間の距離を
容易に小さくすることができる。
【００４５】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）上に、凸部７
１（７２）の延びるＸ方向に沿って所定の間隔を隔てて複数の量子細線９を形成すること
によって、ゲート電極７の凸部７１（７２）上に１つの量子細線９が形成されている場合
と比べ、ソース電極１１とドレイン電極１２との間に大きな電流を流すことができる。
【００４６】
また、本実施形態では、上記のように、ゲート電極７の凸部７１（７２）を、平面的に
見て、それぞれ、ソース電極１１（ドレイン電極１２）に重なるようにゲート電極７の端
辺近傍に形成することによって、容易に、ゲート電極７の凸部７１（７２）上に、ソース
電極１１（ドレイン電極１２）を形成することができる。
【００４７】
また、本実施形態では、上記のように、空気層１３と多孔質膜１４との屈折率の違いに
より、空気層１３と多孔質膜１４との界面で量子細線９に向かう光を反射させるように構
成することによって、空気層１３と多孔質膜１４との屈折率の違いを利用して、量子細線
９に光が入射するのを抑制することができるので、量子細線９に光が入射することに起因
する光リークを抑制することができる。これにより、表示装置１００における表示不良を
抑制することができる。
【００４８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと
考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範
囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００４９】
たとえば、上記実施形態では、ゲート電極７に２つの凸部７１および７２を形成する例
を示したが、本発明はこれに限らず、ゲート電極７に１つの凸部のみを形成してもよい。
【００５０】
また、上記実施形態では、ゲート電極７の２つの凸部７１および７２が上方に向かって
三角形状の尖った断面形状を有する例を示したが、本発明はこれに限らず、ゲート電極７
の２つの凸部７１（７２）が三角形状の尖った断面形状以外でもよい。たとえば、ゲート
電極７の２つの凸部７１および７２が上方に向かって突出する長方または上面の幅の小さ
い台形形状の断面形状を有していてもよい。
【００５１】
また、上記実施形態では、ゲート電極７の２つの凸部７１および７２をゲート電極７の
端辺近傍に形成する例を示したが、本発明はこれに限らず、平面的に見て、ゲート電極７
の２つの凸部７１および７２が、それぞれ、ソース電極１１およびドレイン電極１２と重
なるように配置されれば、２つの凸部７１および７２をゲート電極７の端辺近傍以外のソ
ース電極１１およびドレイン電極１２間の量子細線部分に対応する部分に形成してもよい
。
【００５２】
また、上記実施形態では、量子細線をＳｉ系の半導体から形成する例を示したが、本発
明はこれに限らず、量子細線をＳｉ系の半導体以外の半導体により形成してもよい。
【００５３】
また、上記実施形態では、ゲート電極上に複数の量子細線を形成する例を示したが、本
発明はこれに限らず、ゲート電極上に少なくとも１つの量子細線を形成すればよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態による表示装置（表示部）の平面図である。
【図２】本発明の一実施形態による表示装置（表示部）の一画素の平面図である。
【図３】本発明の一実施形態による表示装置（表示部）の量子細線トランジスタの平面図である。
【図４】本発明の一実施形態による表示装置（表示部）の量子細線トランジスタの断面図である。
【図５】本発明の一実施形態による表示装置の量子細線トランジスタの製造プロセスを説明するためのフロー図である。
【符号の説明】
【００５５】
５ 量子細線トランジスタ（トランジスタ） ６ ガラス基板（基板） ７ ゲ
ート電極 ８ ゲート絶縁膜 ９ 量子細線 １１ ソース電極 １２
ドレイン電極 １３ 空気層（第１物質層） １４ 多孔質膜（第２物質層、
多孔質材料層） ７１ 凸部（第１凸部） ７２ 凸部（第２凸部） １０
０ 表示装置
【特許請求の範囲】
【請求項１】
基板の表面から上方に向かって延びるように形成された凸部を含むゲート電極と、
前記ゲート電極の前記凸部と平面的に見て重なるとともに、前記ゲート電極上にゲート
絶縁膜を介して形成される量子細線と、
前記量子細線にそれぞれ接続されるソース電極およびドレイン電極とを含むトランジス
タを備え、
前記ゲート電極の前記凸部と前記量子細線との間の距離は、前記ゲート電極の前記凸部
以外の部分と前記量子細線との間の距離よりも小さい、表示装置。
【請求項２】
前記ゲート電極の前記凸部は、上方に向かって尖った断面形状を有する、請求項１に記
載の表示装置。
【請求項３】
前記ゲート電極の前記凸部は、三角形状の断面形状を有する、請求項２に記載の表示装
置。
【請求項４】
前記ゲート絶縁膜の前記凸部に対応する領域の厚みは、前記ゲート絶縁膜の前記凸部に
対応する領域以外の領域の厚みよりも小さい、請求項１〜３のいずれか１項に記載の表示
装置。
【請求項５】
前記ゲート絶縁膜の前記凸部に対応する領域は、前記凸部の形状を反映して凸状に形成
され、
前記ゲート電極の前記凸部の内角は、前記ゲート絶縁膜の前記凸部に対応する領域の内
角よりも小さい、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記ゲート電極の前記凸部は、平面的に見て、前記量子細線が延びる方向と交差する方
向に沿って延びるように形成され、
前記ゲート電極の前記凸部上には、前記凸部の延びる方向に沿って所定の間隔を隔てて
複数の前記量子細線が形成されている、請求項１〜５のいずれか１項に記載の表示装置。
【請求項７】
前記ゲート電極の前記凸部は、平面的に見て、前記ソース電極または前記ドレイン電極
の少なくとも一方と重なるように前記ゲート電極の端辺近傍に形成されている、請求項１
〜６のいずれか１項に記載の表示装置。
【請求項８】
前記ゲート電極の前記凸部は、第１凸部および第２凸部を有し、
前記ゲート電極の前記第１凸部と前記第２凸部とは、平面的に見て、それぞれ、前記ソ
ース電極および前記ドレイン電極に重なるように前記ゲート電極の一方端辺近傍および他
方端辺近傍に形成されている、請求項７に記載の表示装置。
【請求項９】
前記量子細線の上方に形成される第１物質層と、
前記第１物質層上に形成される第２物質層とをさらに備え、
前記第１物質層と前記第２物質層との界面で前記量子細線に向かう光を反射させるよう
に構成されている、請求項１〜８のいずれか１項に記載の表示装置。
【請求項１０】
前記第１物質層は、空気層を含み、
前記第２物質層は、多孔質材料層を含み、
前記空気層と前記多孔質材料層との屈折率の違いにより、前記空気層と前記多孔質材料
層との界面で前記量子細線に向かう光を反射させるように構成されている、請求項９に記
載の表示装置。
【請求項１】
基板の表面から上方に向かって延びるように形成された凸部を含むゲート電極と、
前記ゲート電極の前記凸部と平面的に見て重なるとともに、前記ゲート電極上にゲート
絶縁膜を介して形成される量子細線と、
前記量子細線にそれぞれ接続されるソース電極およびドレイン電極とを含むトランジス
タを備え、
前記ゲート電極の前記凸部と前記量子細線との間の距離は、前記ゲート電極の前記凸部
以外の部分と前記量子細線との間の距離よりも小さい、表示装置。
【請求項２】
前記ゲート電極の前記凸部は、上方に向かって尖った断面形状を有する、請求項１に記
載の表示装置。
【請求項３】
前記ゲート電極の前記凸部は、三角形状の断面形状を有する、請求項２に記載の表示装
置。
【請求項４】
前記ゲート絶縁膜の前記凸部に対応する領域の厚みは、前記ゲート絶縁膜の前記凸部に
対応する領域以外の領域の厚みよりも小さい、請求項１〜３のいずれか１項に記載の表示
装置。
【請求項５】
前記ゲート絶縁膜の前記凸部に対応する領域は、前記凸部の形状を反映して凸状に形成
され、
前記ゲート電極の前記凸部の内角は、前記ゲート絶縁膜の前記凸部に対応する領域の内
角よりも小さい、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記ゲート電極の前記凸部は、平面的に見て、前記量子細線が延びる方向と交差する方
向に沿って延びるように形成され、
前記ゲート電極の前記凸部上には、前記凸部の延びる方向に沿って所定の間隔を隔てて
複数の前記量子細線が形成されている、請求項１〜５のいずれか１項に記載の表示装置。
【請求項７】
前記ゲート電極の前記凸部は、平面的に見て、前記ソース電極または前記ドレイン電極
の少なくとも一方と重なるように前記ゲート電極の端辺近傍に形成されている、請求項１
〜６のいずれか１項に記載の表示装置。
【請求項８】
前記ゲート電極の前記凸部は、第１凸部および第２凸部を有し、
前記ゲート電極の前記第１凸部と前記第２凸部とは、平面的に見て、それぞれ、前記ソ
ース電極および前記ドレイン電極に重なるように前記ゲート電極の一方端辺近傍および他
方端辺近傍に形成されている、請求項７に記載の表示装置。
【請求項９】
前記量子細線の上方に形成される第１物質層と、
前記第１物質層上に形成される第２物質層とをさらに備え、
前記第１物質層と前記第２物質層との界面で前記量子細線に向かう光を反射させるよう
に構成されている、請求項１〜８のいずれか１項に記載の表示装置。
【請求項１０】
前記第１物質層は、空気層を含み、
前記第２物質層は、多孔質材料層を含み、
前記空気層と前記多孔質材料層との屈折率の違いにより、前記空気層と前記多孔質材料
層との界面で前記量子細線に向かう光を反射させるように構成されている、請求項９に記
載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−８７０９８（Ｐ２０１０−８７０９８Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−２５２５９７（Ｐ２００８−２５２５９７）
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]