【課題】高い移動度、大きな電流オン／オフ比を有し、保存安定性に優れた有機トランジスタを提供する。
【解決手段】有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式（１）で表される化合物を少なくとも１種含有してなる有機トランジスタ。


（式中、Ｙ_１〜Ｙ_４はそれぞれ独立に、酸素原子、硫黄原子、またはメチレン基を表し、ｌ、ｍおよびｎはそれぞれ独立に０または１を表し、ｒおよびｓはそれぞれ独立に１または２を表す） （もっと読む）

【課題】半導体膜の厚みを適当な範囲に制御することによって、大きいドレイン電流を有するとともに、所望の電気的特性を備える半導体装置を提供する。
【解決手段】半導体装置は、主表面１ａを有するガラス基板１と、主表面１ａ上に設けられ、チャネル領域１１と、チャネル領域１１の両側に位置するソース領域９およびドレイン領域１３とが形成されたポリシリコン膜７と、ポリシリコン膜７に接触するように設けられたゲート絶縁膜１７と、ゲート絶縁膜１７を介してチャネル領域１１に向い合う位置に設けられたゲート電極２１とを備える。ポリシリコン膜７は、５０ｎｍを超え１５０ｎｍ以下の厚みを有する。ソース領域９およびドレイン領域１３は、ポリシリコン膜７の頂面７ａからポリシリコン膜７の底面７ｃにまで達して形成されている。 （もっと読む）

【課題】非晶質酸化物を含む活性層を有する電界効果型トランジスタ及び電界効果型トランジスタの製造方法において、活性層への水分や酸素の影響が抑制されると共に閾値シフトの改善された電界効果型トランジスタ及び電界効果型トランジスタの製造方法を提供する。
【解決手段】電界効果型トランジスタ１０において、非晶質無機材料からなる保護層２４を、活性層１８の少なくともソース電極２０Ａとドレイン電極２０Ｂとの電極間に対応する領域を覆うように配置し、且つ該保護層２４のバンドギャップが活性層１８のバンドギャップより大きい保護層２４とする。 （もっと読む）

基板（１１）上に形成されたフィン型半導体領域（１３）の両側部にエクステンション領域（１７）が設けられている。フィン型半導体領域（１３）を跨ぐと共にエクステンション領域（１７）と隣り合うようにゲート電極（１５）が形成されている。ゲート電極（１５）と隣り合う領域のフィン型半導体領域（１３）の上部に、エクステンション領域（１７）よりも高い抵抗率を有する抵抗領域（３７）が形成されている。 （もっと読む）

【課題】動作性能および信頼性の高い半導体装置の提供を課題とする。
【解決手段】シリコン基板上に設けられた酸化シリコン膜と、単結晶シリコン基板の一部よりなりＴＦＴの活性層となる単結晶の島状シリコン層となる前の単結晶シリコン基板を熱酸化して得られ、酸化シリコン膜に貼り合わせ界面にて貼り合わせて設けられた膜厚が０．０５μｍ〜０．５μｍの酸化シリコン膜と、活性層を熱酸化して設けられた他の面の酸化シリコン膜と、により取り囲まれた活性層と、活性層上に設けられたゲート電極と、を有し、単結晶の島状シリコン層は、膜厚が０．０５μｍ〜０．５μｍの酸化シリコン膜を介して水素が導入された単結晶シリコン基板を水素が導入された部分で分断して得られたものである半導体装置を提供する。 （もっと読む）

開示の実施形態は、ＭＯＳチャネル領域に一軸性歪みを与える金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインを備えた、歪みトランジスタ量子井戸（ＱＷ）チャネル領域を含む。チャネル層の除去された部分が、チャネル材料の格子間隔とは異なる格子間隔を有するジャンクション材料で充填されることで、量子井戸の頂部バリア層及び底部バッファ層によってチャネル層に発生される二軸性歪みに加えて、一軸性歪みがチャネルに発生される。
（もっと読む）

【課題】工程数の増加を伴うことなく、結晶の異方性が異なる複数の領域を有する結晶化半導体膜を形成することができる結晶化半導体膜の製造方法を提供する。
【解決手段】レーザビーム６を走査している最中に、レーザビーム６の単位時間当たりの照射量を複数の領域３・４・５に応じた照射量に連続して変えることにより、結晶の異方性の異なる複数の領域３・４・５からなる結晶化半導体膜を形成する。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 （もっと読む）

【課題】メモリセル面積を拡大させることなく、メモリセルにおける単位面積あたりの容量値を増やした半導体記憶装置を実現する。
【解決手段】メモリセル１００は、トランジスタ１０１と、メモリ素子１０４と、第１の容量１０２と、第２の容量１０３と、を有する。第１の容量１０２は、トランジスタ１０１を構成する半導体膜１０８、ゲート絶縁膜１１４およびゲート電極１０９で構成され、トランジスタ１０１と同時に形成される。第２の容量１０３は、メモリ素子１０４を構成する電極１０７ならびに電極１０７上に形成した絶縁膜１１３および電極１１１から構成される。また、第２の容量１０３は、第１の容量１０２の直上に形成する。このように、メモリ素子１０４と並列に接続する、第１の容量１０２および第２の容量１０３を形成する。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】スイッチ部またはバッファ部と、論理回路部と、画素部と、を有する表示装置において、画素部は、第１の逆スタガ型薄膜トランジスタと、第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、スイッチ部またはバッファ部は、第１の絶縁層、半導体層、及び第２の絶縁層を挟む第１のゲート電極及び第２のゲート電極を有する第２の逆スタガ型薄膜トランジスタを有し、論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性とする。インバータ回路はＥＤＭＯＳ回路である。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いて高階調な電界発光装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが０．０４ｅＶ以上０．１０ｅＶ以下である非晶質酸化物を含有することを特徴とする薄膜電界効果型トランジスタ、およびそれを用いた電界発光装置。 （もっと読む）

【課題】メモリ回路の高集積化、あるいは小型化を果たす上で、メモリセルの面積を縮小することが重要になると考えられる。特別なプロセスを増やすことなくメモリセルの面積を縮小化した記憶装置を提供することを課題とする。
【解決手段】選択トランジスタと、メモリ素子と、アシスト容量とを有する半導体装置であって、メモリ素子の一方の電極とアシスト容量の一方の電極は共通電極であり、アシスト容量の他方の電極は不純物を有する半導体膜から形成され、メモリ素子の一方の電極とアシスト容量の他方の電極は絶縁膜を介して重畳している。 （もっと読む）

【課題】 電気光学装置の製造コストを低減する技術を提供する。
【解決手段】 電気光学装置を形成するＴＦＴの作製方法において、必要とするパターニング回数を極力低減することにより、製造コストの低減を図る。具体的には、ゲート配線をマスクとして活性層に不純物元素を添加した後、該ゲート配線の線幅をパターニング工程を施すことなく狭め、再度不純物元素を添加する。これによりパターニング回数を増やすことなくＬＤＤ領域を形成できる。 （もっと読む）

【解決手段】
洗練された半導体デバイスにおいては、異なる結晶方位に対して異方性エッチング挙動を有し得るウエット化学的エッチングプロセスに基いてキャビティを形成することによって、チャネル領域の近くに歪誘起半導体合金を位置させることができる。１つの実施形態では、異方性エッチング挙動に加えて二酸化シリコンに関する高いエッチング選択性を呈するＴＭＡＨを用いることができ、それにより、チャネル領域からのオフセットを更に減少させる可能性を追加的に提供する一方で、全体的なプロセスばらつきの大きな原因となることのない極めて薄いエッチング停止層が可能になる。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板１上に、少なくとも、ゲート電極２、ゲート絶縁膜３、活性層４−１、ソース電極５−１及びドレイン電極５−２を有する薄膜電界効果型トランジスタであって、前記活性層４−１と前記ソース電極５−１及び前記ドレイン電極５−２の少なくとも一方との間に抵抗層４−２を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高いことを特徴とする薄膜電界効果型トランジスタ。 （もっと読む）

【課題】本発明の目的は、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有するＴＦＴであって、
１）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
２）前記ゲート絶縁膜と前記活性層との間に第１界面層を有し、該第１界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
３）前記第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。 （もっと読む）

【課題】本発明の目的は、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタの高精細化が容易で生産性にすぐれた製造方法を提供することにある。
【解決手段】基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上にソース電極及びドレイン電極を有する薄膜電界効果型トランジスタの製造方法であって、前記ソース電極及びドレイン電極が電気化学的に酸化され得る金属より形成され、該金属の前記ソース電極とドレイン電極との間にあってチャネル部を形成する領域を電気化学反応により金属酸化物に変質させ、該金属酸化物をエッチングにより除去することにより前記ソース電極及びドレイン電極をパターニングするパターニング工程を有する薄膜トランジスタの製造方法。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板１上に、少なくとも、ゲート電極２、ゲート絶縁膜３、活性層４、ソース電極５−１及びドレイン電極５−２を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及びドレイン電極の少なくとも一方との間に酸化物半導体層からなる抵抗層６を有し、前記活性層の電気伝導度が１０^−４Ｓｃｍ^−１以上１０^２Ｓｃｍ^−１未満であり、且つ、前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０^１以上１０^１０以下であり、前記ソース電極及びドレイン電極の少なくとも一方の前記抵抗層と接する面側がＴｉ又はＴｉ合金層８−１，８−２である薄膜電界効果型トランジスタ。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する薄膜電界効果型トランジスタ。 （もっと読む）

【課題】他の基板と区別して識別できるマークが形成され、ガラス基板上に、バッファ層を間に介在して単結晶半導体層が設けられたＳＯＩ基板を歩留まり良く作製する。
【解決手段】ガラス基板上に、バッファ層を間に介在させて、単結晶半導体層を形成し、バッファ層および単結晶半導体層が積層された積層体の周辺領域を除去してガラス基板を露出させる。そして、バッファ層および単結晶半導体層が積層された積層体の外側に露出するガラス基板にマークを形成する。 （もっと読む）