【課題】消費電力を抑えることができる記憶回路の提供を目的の一つとする。
【解決手段】記憶回路に電源が供給されない間は、揮発性のメモリに相当する記憶部に記憶されていたデータを、不揮発性のメモリに相当する記憶部に設けられた容量素子によって保持する記憶回路である。不揮発性記憶部では、酸化物半導体層にチャネルが形成されるトランジスタを用いることによって、容量素子に保持された信号は長期間にわたり保持することができる。こうして、記憶回路は電源の供給が停止している間も論理状態（データ信号）を保持することが可能である。また酸化物半導体層にチャネルが形成されるトランジスタのゲートに印加する電位を、電源電位を供給する配線と前記トランジスタのゲートとの間に設けられた昇圧回路によって高くすることで、１つの電源電位であっても誤動作なくデータ信号の保持を行うことが可能である。 （もっと読む）

【課題】動作特性および信頼性の向上した、新規なマルチゲート構造のトランジスタを提
供することを課題とする。
【解決手段】２つ以上のゲート電極と、直列に接続した２つ以上のチャネル形成領域、ソ
ース領域、ドレイン領域、及び高濃度不純物領域を有する半導体層と、を有するマルチゲ
ート構造のトランジスタにおいて、ソース領域側に近接するチャネル形成領域のチャネル
長が、ドレイン領域側に近接するチャネル形成領域のチャネル長よりも大きくする。 （もっと読む）

【課題】高速動作を実現できる記憶装置、或いは、リフレッシュ動作の頻度が低減できる記憶装置を提供する。
【解決手段】セルアレイ１０１の内部において、メモリセル１００に接続された配線に、駆動回路１０２から電位の供給が行われる。さらに、駆動回路１０２上にセルアレイ１０１が設けられており、セルアレイ１０１が有する複数の各メモリセル１００は、スイッチング素子と、スイッチング素子により電荷の供給、保持、放出が制御される容量素子とを有する。そして、スイッチング素子として用いられるトランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を、チャネル形成領域に含んでいる。 （もっと読む）

【課題】新たな構成の不揮発性の記憶回路を用いた信号処理回路を提供する。
【解決手段】演算部と、メモリと、演算部及びメモリを制御する制御部と、を有し、制御部は、揮発性の記憶回路と揮発性の記憶回路に保持されたデータを記憶するための第１の不揮発性の記憶回路との組を複数有し、メモリは、第２の不揮発性の記憶回路を複数有し、第１の不揮発性の記憶回路及び第２の不揮発性の記憶回路は、チャネルが酸化物半導体層に形成されるトランジスタと、トランジスタがオフ状態となることによってフローティングとなるノードに一対の電極のうちの一方が電気的に接続された容量素子とを有する。 （もっと読む）

【課題】新たな構成の不揮発性の記憶回路を提供する。
【解決手段】第１の記憶回路と、第２の記憶回路と、第１のスイッチと、第２のスイッチと、位相反転回路と、を有し、第１の記憶回路は、酸化物半導体膜により形成された第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有する。酸化物半導体膜により形成された第１のトランジスタと、容量素子と、を用い不揮発性の記憶回路を構成する。また、記憶回路に接続する電源線、及び信号線を少なくし、当該記憶回路に用いるトランジスタ数を減少させることで、回路規模の小さい不揮発性の記憶回路を実現することができる。 （もっと読む）

【課題】容易に共振周波数の設定を行う。
【解決手段】コイルとしての機能を有するアンテナと、アンテナと並列接続で電気的に接続される容量素子と、アンテナ及び容量素子と並列接続で電気的に接続されることにより、アンテナ及び容量素子と共振回路を構成する受動素子と、受動素子とアンテナ及び容量素子を並列接続で電気的に接続するか否かを制御する第１の電界効果トランジスタと、記憶回路と、を備え、記憶回路は、チャネルが形成される酸化物半導体層を含み、ソース及びドレインの一方にデータ信号が入力され、ソース及びドレインの他方の電圧に応じて第１の電界効果トランジスタのゲートの電圧が設定される第２の電界効果トランジスタを備える。 （もっと読む）

【課題】小型でコントラストの高い画像データを取得することができるフォトセンサを提供する。該フォトセンサを用いた半導体装置を提供する。
【解決手段】受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサにおいて、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制する。 （もっと読む）

【課題】シリサイド層を有するトランジスタにおいて、オン電流の高いトランジスタを得ることを課題とする。さらに、加熱処理等の工程を増やさずにオン電流の高いトランジスタを得ることを課題とする。
【解決手段】チャネル形成領域、不純物領域及びシリサイド層を有するシリコン膜と、ゲート絶縁膜と、ゲート電極と、不純物領域にシリサイド層を介して電気的に接続する配線とを有し、シリサイド層断面は、チャネル形成領域側の端点から膜厚が増加している第１領域と、第１領域と比べて膜厚が一定である第２領域とを有する半導体装置において、第１領域と第２領域は、シリサイド層断面の端点を通り、水平線とθ（０°＜θ＜４５°）の角度をなす直線がシリサイド層と不純物領域の界面と交わる点を通り、且つ水平線に対し垂直な線で分けられ、シリコン膜の膜厚に対する第２領域の膜厚比は０．６以上である。 （もっと読む）

【課題】半導体装置をより少ない工程で作製する。
【解決手段】トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄い。 （もっと読む）

【課題】ポリシリコン活性層を含む薄膜トランジスタの製造方法を提供する。
【解決手段】前記製造方法は、基板にアモルファスシリコン層を堆積するとともに、前記アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成するステップと、前記ソース領域及び前記ドレイン領域に誘起金属を堆積するステップと、前記誘起金属が堆積された前記活性層に対して第１の熱処理を行い、前記活性層が前記誘起金属の作用によって結晶化されるステップと、前記ソース領域及び前記ドレイン領域に、前記誘起金属を集めるための第１の不純物をドープするステップと、ドープされた前記活性層に対して第２の熱処理を行い、前記第１の不純物が前記チャンネル領域に残された誘起金属に対して吸収するステップと、を備える。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】トランジスタの作製工程において、酸化物半導体層、ソース電極層、ドレイン電極層、ゲート絶縁膜、ゲート電極層、酸化アルミニウム膜を順に作成した後、酸化物半導体層および酸化アルミニウム膜に対して熱処理を行うことで、水素原子を含む不純物が除去され、かつ、化学量論比を超える酸素を含む領域を有する酸化物半導体層を形成する。また、酸化アルミニウム膜を形成することにより、該トランジスタを有する半導体装置や電子機器の作製工程での熱処理でも大気から水や水素が酸化物半導体層に侵入し、拡散することを防止することができ、信頼性の高いトランジスタとすることができる。 （もっと読む）

【課題】 エッチングによるダメージを抑制しながら、ヘテロ接合面の近傍に負イオンを導入する技術を提供する。
【解決手段】 導入領域８上に保護膜３０を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域８を負イオンを含むプラズマに曝すプラズマ工程を備えている。保護膜３０は、プラズマに対するエッチング速度が導入領域８よりも小さい。保護膜３０には、負イオンを通過させることが可能な材料が用いられている。プラズマ中の負イオンは、保護膜３０を通過し、導入領域８に導入される。 （もっと読む）

【課題】 可撓性を有するアクティブマトリクス型表示装置を実現する方法を提供することを課題とする。また、異なる層に形成された配線間の寄生容量を低減する方法を提供することを課題とする。
【解決手段】 第１の基板上に形成された薄膜デバイスと第２の基板とを接着して固定した後、第１の基板を取り除いて薄膜デバイスに配線等を形成する。その後、第２の基板も取り除き、可撓性を有するアクティブマトリクス型表示装置を形成する。また、第１の基板を取り除いた後、配線を活性層のゲート電極が形成されていない側に形成することにより、寄生容量を低減することができる。 （もっと読む）

【課題】高開口率な半導体装置を提供する。
【解決手段】絶縁表面上に第１配線と、第１配線上に第１絶縁膜と、第１絶縁膜上に半導体膜と、半導体膜上に第２絶縁膜と、第２絶縁膜上に第２配線と、第１配線と接続するゲート電極と、第２配線及びゲート電極上に第３絶縁膜と、第３絶縁膜上に半導体膜と接続する第３の配線とを有する半導体装置。 （もっと読む）

【課題】信頼性の高い、酸化物半導体を有する半導体装置。
【解決手段】酸化物半導体層は、ソース電極と重なる第１の領域と、ドレイン電極と重なる第２の領域と、ソース電極及びドレイン電極と重ならない第３の領域と、を有し、記第３の領域における酸化物半導体層の膜厚は、第１の領域及び第２の領域における酸化物半導体層の膜厚よりも小さく、第３の領域における酸化物半導体層の一端部は、第１のテーパを有し、記第３の領域における酸化物半導体層の他端部は、第２のテーパを有し、ソース電極の端部は、第３のテーパを有し、ドレイン電極の端部は、第４のテーパを有し、第１のテーパと、第３のテーパとは連続した形状を有し、第２のテーパと、第４のテーパとは連続した形状を有する半導体装置である。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、少なくとも酸化物半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガスイオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、酸化物半導体膜を高純度化する。 （もっと読む）

【課題】デバイスの破壊電圧を大きく低下させずにＬＤＭＯＳデバイスのオン抵抗を減少可能にすること。
【解決手段】半導体デバイスが、第１導電型の基板、基板の少なくとも一部分上に形成された絶縁層、および絶縁層の少なくとも一部分上に形成された第２導電型のエピタキシャル層を備える。第１、第２導電型のソース／ドレイン領域が、エピタキシャル層内でその上面に近接して形成され、第１、第２ソース／ドレイン領域は互いに横に間隔を置いて設置される。ゲートは、エピタキシャル層の上でその上面に近接して、少なくとも部分的に第１および第２ソース／ドレイン領域の間に形成される。このデバイスはさらに、エピタキシャル層と、絶縁層を貫通して形成され、基板、第１ソース／ドレイン領域、およびエピタキシャル層と直接に電気的に接続するように構成された第１のソース／ドレイン接点と、エピタキシャル層を貫通して形成され、第２ソース／ドレイン領域に直接に電気的に接続できるように構成された第２ソース／ドレイン接点とを備える。 （もっと読む）

【課題】しきい値電圧の制御が困難な酸化物半導体を活性層に用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】一対の第１の領域、一対の第２の領域及び第３の領域を有する酸化物半導体膜と、酸化物半導体膜と接して設けられる一対の電極と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜を介し、一対の電極の間に設けられたゲート電極と、を有し、一対の第１の領域は一対の電極と重畳し、第３の領域はゲート電極と重畳し、一対の第２の領域は一対の第１の領域及び第３の領域の間に形成され、一対の第２の領域及び第３の領域には窒素、リン、または砒素のいずれかの元素が含まれており、該元素の濃度は、第３の領域より一対の第２の領域のほうが高い構成とする。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、トランジスタのばらつきを低減する。
【解決手段】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、駆動用トランジスタのチャネル幅をチャネル長よりも小さくする。その際、ゲート配線と平行にアノード側電源線を設けて、フルカラー表示を行う。 （もっと読む）