フォトセンサの駆動方法、半導体装置の駆動方法、半導体装置、及び電子機器
【課題】小型でコントラストの高い画像データを取得することができるフォトセンサを提供する。該フォトセンサを用いた半導体装置を提供する。
【解決手段】受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサにおいて、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制する。
【解決手段】受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサにおいて、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
フォトセンサの駆動方法に関する。また、半導体装置及び半導体装置の駆動方法に関する。
【背景技術】
【０００２】
固体撮像素子を搭載して撮像機能を備えたデジタルカメラや携帯電話は、付加価値が高い。最近では、高精細化に加えて、小型化、低消費電力化が固体撮像素子に求められている。該固体撮像素子にはフォトセンサが用いられている。
【０００３】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有する固体撮像装置の製造コストを低くできる上に、ＣＭＯＳセンサと表示素子を同一基板上に作り込んだ半導体表示装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサに比べて駆動電圧が低いため、固体撮像装置の消費電力を低く抑えることができる。
【０００４】
特許文献１には、ＣＭＯＳセンサを用いた撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
小型化を図りながら、出力信号に比べノイズが少なく、コントラストの高い画像データを取得することができるフォトセンサの開発が望まれている。
【０００７】
上述の課題に鑑み、本発明の一態様は、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することを目的の一とする。また、本発明の一態様は、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
フォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。
【０００９】
フォトセンサの動作の一例について図１を用いて説明する。図１（Ａ）に、フォトセンサ１００の回路構成の一例を示す。
【００１０】
受光素子であるフォトダイオード１０１は、ｉ層に入射した光の量に応じた電流を生成する動作を行う。電荷保持ノードＦＤは、フォトダイオード１０１が受ける光の量に応じて変化する電荷を保持する。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じて、電荷保持ノードＦＤの電圧を配線ＯＵＴと配線ＶＲ間の電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、フォトダイオード１０１による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサ１００の出力を制御する。
【００１１】
なお、図１（Ａ）では、フォトダイオード１０１がｐｉｎ接合フォトダイオードである場合を示した。本発明の一態様で用いるフォトダイオードに限定は無く、ｐｎ接合フォトダイオード等を適用することもできる。
【００１２】
図１（Ａ）において、配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、フォトダイオード１０１の電荷蓄積に応じた信号を出力する出力配線である。配線ＶＲは電源供給配線である。
【００１３】
具体的に、フォトセンサ１００では、トランジスタ１０３の第１端子はフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極に接続されている。トランジスタ１０２の第１端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０２の第２端子は、トランジスタ１０５の第１端子に接続されている。トランジスタ１０５の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００１４】
なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書中では、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、フォトセンサが有するフォトダイオード、トランジスタの接続関係を説明する。
【００１５】
図１（Ａ）では、トランジスタ１０３の第２端子とトランジスタ１０２のゲート電極が接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに保持容量を接続するようにしても良い。
【００１６】
なお、本発明の一態様を適用することのできるフォトセンサの構成はこれに限らない。
【００１７】
図１（Ｂ）に、図１（Ａ）に示したフォトセンサ１００の各配線に各種電位を与えるタイミングチャートの一例を示す。
【００１８】
なお、図１（Ｂ）に示すタイミングチャートでは、フォトセンサ１００の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＤには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＤには、ハイレベルの電位ＨＲＤと、ローレベルの電位ＬＲＤが与えられるものとする。
【００１９】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０３はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＤには電位ＬＲＤが与えられている。
【００２０】
次いで、時刻Ｔ２において、配線ＲＤの電位を、電位ＬＲＤから電位ＨＲＤに変化させる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸ、配線ＳＥの電位は電位ＬＳＥである。よって、電荷保持ノードＦＤには配線ＲＤの電位ＨＲＤが与えられるため、電荷保持ノードＦＤに保持されている電荷の量はリセットされ、初期状態となる電荷量が保持される。
【００２１】
次いで、時刻Ｔ３において、配線ＲＤの電位を、電位ＨＲＤから電位ＬＲＤに変化させる。時刻Ｔ３の直前まで、電荷保持ノードＦＤの電位は電位ＨＲＤに保たれているため、配線ＲＤの電位が電位ＬＲＤになると、フォトダイオード１０１に逆方向バイアスの電圧が印加される。そして、フォトダイオード１０１に逆方向バイアスの電圧が印加された状態で、フォトダイオード１０１に光が入射すると、フォトダイオード１０１の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０１に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０１に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードＦＤからの電荷の流出も小さくなる。よって、電荷保持ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【００２２】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０３はオフになる。よって、電荷保持ノードＦＤからフォトダイオード１０１への電荷の移動が止まるため、電荷保持ノードＦＤの電位が定まる。
【００２３】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させ、トランジスタ１０５をオン状態にする。すると、電荷保持ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴに信号が出力される。
【００２４】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１００の出力信号の電位に相当する。
【００２５】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ２から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。
【００２６】
しかし、上記一連の動作を行い取得した画像データは、コントラストが低いという問題がある。
【００２７】
そこで、本発明者らは、トランジスタ１０３のゲート−ドレイン間、及びゲート−ソース間に生じる寄生容量に着目した。
【００２８】
寄生容量を備えたトランジスタ１０３のゲート電位が高電位から低電位に急激に変化すると、蓄積動作の終了時刻Ｔ４において、電荷保持ノードＦＤの電位が低下する（クロックフィードスルー現象）。
【００２９】
よって、図１（Ｂ）において、電荷保持ノードＦＤの電位が点線で示す電位から実線で示す電位まで低下し、配線ＯＵＴの電位が点線で示す電位から実線で示す電位まで低下する。
【００３０】
クロックフィードスルー現象により、電荷保持ノードＦＤの電位が低下することで、フォトダイオード１０１に入射する光の強度が高くない場合でも、電荷保持ノードＦＤの電位が低下する。その結果、配線ＯＵＴの電位（フォトセンサ１００の出力信号の電位）の変化に相当する光の強度の幅が狭くなり、得られる画像データのコントラストは低くなってしまう。
【００３１】
上記問題は、前述の一連の動作のうち、時刻Ｔ４において、配線ＴＸの電位が電位ＨＴＸから電位ＬＴＸに急激に変化する点が原因である。したがって、配線ＴＸのパルス信号の立ち下がりを緩やかにすれば良い。その結果、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。これによって、コントラストの高い画像データを取得することができる。しかし、配線ＴＸのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。
【００３２】
よって、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法である。
【００３３】
また、上記本発明の一態様のフォトセンサの駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００３４】
また、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法である。
【００３５】
また、上記本発明の一態様の半導体装置の駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。
【００３６】
また、本発明の一態様は、受光素子、トランジスタ、及びトランジスタを介して受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有し、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置である。
【００３７】
また、上記本発明の一態様の半導体装置において、該トランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。上記半導体装置において、トランジスタはスイッチング素子として機能する。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００３８】
また、本発明の一態様は、上記半導体装置を備える電子機器である。
【００３９】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００４０】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【発明の効果】
【００４１】
本発明の一態様により、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することができる。また、本発明の一態様により、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００４２】
【図１】フォトセンサの回路図の一例と、タイミングチャート。
【図２】フォトセンサのタイミングチャート。
【図３】フォトセンサの回路図の一例。
【図４】フォトセンサのタイミングチャート。
【図５】フォトセンサの作製方法の一例を示す図。
【図６】トランジスタの構成例を示す図。
【図７】電子機器の一例を示す図。
【図８】実施例１のフォトセンサの回路図。
【図９】実施例１の計算結果を示す図。
【図１０】実施例１の計算結果を示す図。
【図１１】実施例２のフォトセンサにおける配線ＴＸの入力波形を示す図。
【図１２】実施例２の実験結果を示すヒストグラム。
【図１３】実施例２のフォトセンサの回路図。
【図１４】実施例２のフォトセンサ読み出し回路を示す図。
【図１５】実施例２の実験結果を示す図。
【図１６】酸化物材料の結晶構造を説明する図。
【図１７】酸化物材料の結晶構造を説明する図。
【図１８】酸化物材料の結晶構造を説明する図。
【図１９】計算によって得られた移動度のゲート電圧依存性を説明する図。
【図２０】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２１】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２２】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２３】計算に用いたトランジスタの断面構造を説明する図。
【図２４】トランジスタの特性結果を示す図。
【図２５】トランジスタの特性結果を示す図。
【図２６】トランジスタの特性結果を示す図。
【図２７】トランジスタのＸＲＤスペクトルを示す図。
【図２８】トランジスタの特性結果を示す図。
【図２９】トランジスタの特性結果を示す図。
【図３０】トランジスタの特性結果を示す図。
【図３１】トランジスタの構造を説明する図。
【図３２】トランジスタの構造を説明する図。
【発明を実施するための形態】
【００４３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４４】
（実施の形態１）
本実施の形態では、本発明の一態様のフォトセンサの駆動方法について説明する。本実施の形態で用いるフォトセンサの回路構成を図１（Ａ）及び図３に示す。また、図１（Ａ）及び図３に示すフォトセンサに与えられる各種電位のタイミングチャートの一例を図２及び図４に示す。
【００４５】
本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。
【００４６】
本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサの構成例としては、例えば、図１（Ａ）に示すフォトセンサ１００が挙げられる。フォトセンサ１００の構成及び駆動方法は前述の通りであり、図２に示すタイミングチャートを適用することができる。
【００４７】
なお、図２に示すタイミングチャートでは、フォトセンサ１００の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＤには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＤには、ハイレベルの電位ＨＲＤと、ローレベルの電位ＬＲＤが与えられるものとする。
【００４８】
フォトセンサ１００において、寄生容量を備えたトランジスタ１０３のゲート電位が高電位から低電位に急激に変化すると、所謂クロックフィードスルー現象が発生してしまう。具体的には、蓄積動作の終了時刻Ｔ４において、電荷保持ノードＦＤの電位が低下する。
【００４９】
このような場合のタイミングチャートを図１（Ｂ）に示す。図１（Ｂ）において、電荷保持ノードＦＤの電位が点線で示す電位から実線で示す電位まで低下し、配線ＯＵＴの電位が点線で示す電位から実線で示す電位まで低下する。このように、クロックフィードスルー現象が発生すると、得られる画像データのコントラストは低くなってしまう。
【００５０】
このクロックフィードスルー現象を抑制する手段の一つとして、トランジスタ１０２のサイズを大きくして容量を増やすことが挙げられるが、この手段を用いるとフォトセンサ全体のサイズも大きくなり、フォトセンサの小型化の実現が困難となるため、好ましくない。
【００５１】
そこで、本発明の一態様のフォトセンサの駆動方法では、図２に示すように、タイミングチャートの時刻Ｔ４における、配線ＴＸのパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線ＴＸの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。加えて、フォトセンサの小型化を実現することができる。
【００５２】
ただし、配線ＴＸのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。立ち下がり時間の上限は回路の構成等によって変化するため、立ち下がり時間はそれらを考慮して、適宜定めれば良い。例えば、後に実施例１で示すトランジスタ１０３へ供給する駆動パルスの入力波形の立ち下がり時間は０秒より長く２００ナノ秒より短くすれば良い。
【００５３】
また、本実施の形態のフォトセンサを含む半導体装置に配線ＴＸと電気的に接続する容量を設けることで、トランジスタ１０３へ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードＦＤが保持する電荷の減少を抑制することができる。容量は、例えば、数μＦ（マイクロファラド）とすれば良い。容量の上限は回路の構成等によって変化するため、容量はそれらを考慮して、適宜定めれば良い。
【００５４】
なお、図１（Ａ）では、スイッチング素子として機能するトランジスタ１０３を一つだけ有するフォトセンサの構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００５５】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。
【００５６】
また、図１（Ａ）では、トランジスタ１０３がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ１０３が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ１０３の閾値電圧を制御することができる。
【００５７】
また、本実施の形態のフォトセンサが有するトランジスタにおいて、活性層に用いる半導体材料に限定は無く、例えば、非晶質、微結晶、多結晶、又は単結晶の、シリコン半導体、ゲルマニウム半導体、化合物半導体もしくは酸化物半導体などを用いることができる。
【００５８】
特に、スイッチング素子として機能するトランジスタ１０３のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含むことが好ましい。例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約１５００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体の成膜温度は、３００〜５００℃（ガラス転移温度以下、最大でも７００℃程度）と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
【００５９】
上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１０３を実現することができる。そして、トランジスタ１０３をスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００６０】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６１】
なお、本発明の一態様では、フォトセンサをローリングシャッタ方式で駆動させることができる。また、グローバルシャッタ方式で駆動させることもできる。
【００６２】
また、本発明の一態様のフォトセンサの駆動方法を適用した固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、フィールドシーケンシャル駆動（ＦＳ駆動）でバックライトを動作させてカラーの画像データを取得するようにしても良い。ＦＳ駆動では、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。
【００６３】
本発明の一態様のフォトセンサの駆動方法を適用することができる別のフォトセンサの構成例としては、図３（Ａ）に示すフォトセンサ１１０が挙げられる。フォトセンサ１１０は、フォトセンサ１００と同様に、受光素子であるフォトダイオード１０１、増幅素子であるトランジスタ１０２、スイッチング素子であるトランジスタ１０３、フォトセンサの出力を制御するトランジスタ１０５を有する。さらに、フォトセンサ１１０は、電荷保持ノードＦＤに蓄積された電荷の量をリセットする機能を有するトランジスタ１０７を備える。
【００６４】
具体的に、フォトセンサ１１０は、トランジスタ１０３の第１端子がフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０２の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０２の第２端子は、トランジスタ１０５の第１端子に接続されている。トランジスタ１０５の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００６５】
図３（Ａ）では、トランジスタ１０３の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０２のゲート電極とが接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに容量素子を接続するようにしても良い。
【００６６】
次いで、図３（Ａ）に示したフォトセンサ１１０の動作の一例について説明する。図４に、図３（Ａ）に示したフォトセンサ１１０に与えられる各種電位のタイミングチャートを、一例として示す。
【００６７】
なお、図４に示すタイミングチャートでは、フォトセンサ１１０の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＳには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＳには、ハイレベルの電位ＨＲＳと、ローレベルの電位ＬＲＳが与えられるものとする。また、配線ＲＤには、ローレベルの電源電位ＶＳＳが与えられている。
【００６８】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０３はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＳには電位ＬＲＳが与えられている。
【００６９】
次いで、時刻Ｔ２において、配線ＲＳの電位を、電位ＬＲＳから電位ＨＲＳに変化させる。配線ＲＳの電位が電位ＨＲＳになると、トランジスタ１０７はオンになる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、電荷保持ノードＦＤには電源電位ＶＤＤが与えられるため、電荷保持ノードＦＤに保持されている電荷の量はリセットされる。また、フォトダイオード１０１には、逆方向バイアスの電圧が印加される。
【００７０】
次いで、時刻Ｔ３において、配線ＲＳの電位を、電位ＨＲＳから電位ＬＲＳに変化させる。時刻Ｔ３の直前まで、電荷保持ノードＦＤの電位は電源電位ＶＤＤに保たれているため、配線ＲＳの電位が電位ＬＲＳになった後も、フォトダイオード１０１に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード１０１に光が入射すると、フォトダイオード１０１の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０１に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０１に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードＦＤからの電荷の流出も小さくなる。よって、電荷保持ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【００７１】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０３はオフになる。よって、電荷保持ノードＦＤからフォトダイオード１０１への電荷の移動が止まるため、電荷保持ノードＦＤの電位が定まる。
【００７２】
ここで、本発明の一態様のフォトセンサの駆動方法では、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させる際のパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線ＴＸの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。
【００７３】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ１０５はオンになる。すると、電荷保持ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。
【００７４】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１１０の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。
【００７５】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ１から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。
【００７６】
次いで、図１（Ａ）、図３（Ａ）とは異なるフォトセンサ１１１の構成について図３（Ｂ）を用いて説明する。
【００７７】
図３（Ｂ）に示すフォトセンサ１１１は、フォトセンサ１１０と同様に、受光素子であるフォトダイオード１０１、増幅素子であるトランジスタ１０２、スイッチング素子であるトランジスタ１０３、フォトセンサの出力を制御するトランジスタ１０５、電荷保持ノードＦＤに蓄積された電荷の量をリセットする機能を有するトランジスタ１０７を備える。
【００７８】
具体的に、フォトセンサ１１１は、トランジスタ１０３の第１端子がフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０２は、その第１端子がトランジスタ１０５の第２端子に接続され、その第２端子が配線ＯＵＴに接続されている。トランジスタ１０５の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００７９】
図３（Ｂ）では、トランジスタ１０３の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０２のゲート電極とが接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに容量素子を接続するようにしても良い。
【００８０】
フォトセンサ１１１の動作については、図４に示したタイミングチャートを参照することができる。
【００８１】
本発明の一態様のフォトセンサの駆動方法では、図２や図４に示すタイミングチャートの時刻Ｔ４における、配線ＴＸのパルス信号の立ち下がりを緩やかにする。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。
【００８２】
以上のように、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させることで、電荷保持ノードが保持する電荷の減少を抑制する。よって、小型でコントラストの高い画像データを取得することができるフォトセンサを実現することができる。
【００８３】
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
【００８４】
（実施の形態２）
本実施の形態では、本発明の一態様を適用することができるフォトセンサの作製方法の一例について図５を用いて説明する。
【００８５】
本発明の一態様で用いるトランジスタの半導体材料としては、酸化物半導体を用いても良いし、ゲルマニウム、シリコン、シリコンゲルマニウム、又は単結晶炭化シリコンなどを用いても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、又は気相成長法により作製されたシリコン薄膜などを用いて形成することができる。
【００８６】
本実施の形態では、半導体材料にシリコンを用いたトランジスタ、及び半導体材料に酸化物半導体を用いたトランジスタを用いる。
【００８７】
本実施の形態で用いる酸化物半導体は、ｎ型の導電性を付与する不純物として働く水素が除去され、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体としたものである。
【００８８】
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態における電流（オフ電流）は十分に小さくなる。
【００８９】
具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースとドレイン間のチャネル幅１μｍあたりのリーク電流密度（オフ電流密度）は、ソースとドレイン間の電圧が３．５Ｖ、使用時の温度条件下（例えば、２５℃）において、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、さらには１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下とすることができる。
【００９０】
また、高純度化された酸化物半導体層を具備するトランジスタは、オン電流の温度依存性がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。
【００９１】
以下、図５（Ａ）乃至図５（Ｃ）を用い、半導体材料にシリコンを用いたトランジスタ７０５、及び半導体材料に酸化物半導体を用いたトランジスタ７２４を有する本発明の一態様を適用することができるフォトセンサを作製する工程を説明する。
【００９２】
まず、図５（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する場合を例に挙げている。
【００９３】
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。
【００９４】
フォトダイオード７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、ｎチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、フォトダイオード７０４は、島状の半導体膜７０２内にｐ型の導電性を有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７２９とが形成された横型接合タイプである。また、ｎチャネル型トランジスタ７０５は、ゲート電極７０７を有している。そして、ｎチャネル型トランジスタ７０５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。
【００９５】
なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【００９６】
基板７００は絶縁表面と水素原子を含む不純物（例えば、水蒸気、水素ガス及び水素イオン）に対するバリア性を有するものが好ましく、大きな制限はないが、後の工程で加熱処理を行う場合は、少なくともその温度に耐えうる耐熱性を有している必要がある。
【００９７】
例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板又は半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチックなどの可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるのであれば用いることが可能である。なお、基板７００の表面を、ＣＭＰ法などの研磨により平坦化しておいてもよい。
【００９８】
なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード７０４とｎチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
【００９９】
また、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成する。
【０１００】
次いで、フォトダイオード７０４、ｎチャネル型トランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
【０１０１】
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０１０２】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０１０３】
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。
【０１０４】
次いで、絶縁膜７１２上に、ゲート電極７１３を形成する（図５（Ａ））。
【０１０５】
ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料もしくは導電性酸化物を用いて、単層で又は積層して形成することができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０１０６】
また、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構成としても良い。銅−マグネシウム−アルミニウム合金膜を適用することで、ゲート電極７１３と絶縁膜７１２との密着性を高めることができる。
【０１０７】
次いで、ゲート電極７１３上に、ゲート絶縁層７１４を形成する。ゲート絶縁層７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。またゲート絶縁層７１４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、酸化タンタル膜、又は酸化ガリウム膜などから選ばれた一又は複数の膜により単層、又は積層して形成することができる。
【０１０８】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
【０１０９】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１１０】
もちろん、ゲート絶縁層７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、ゲート絶縁層と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１１１】
なお、ゲート絶縁層７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁層７１４は水素、水酸基及び水分が含まれないことが望ましい。ゲート絶縁層７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１１２】
次いで、ゲート絶縁層７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜は、例えば、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０１１３】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１１４】
酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０１１５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１１６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１１７】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１１８】
また、上記金属酸化物にＳｉＯ２を含ませた酸化物半導体で酸化物半導体膜を形成することもできる。
【０１１９】
また、酸化物半導体膜を、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体で形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。
【０１２０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１２１】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【０１２２】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１２３】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１２４】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０１２５】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１２６】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１２７】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式（１）にて定義される。
【０１２８】
【数１】
【０１２９】
なお、数式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１３０】
また、酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸又はｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう）を含む酸化物について説明する。
【０１３１】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【０１３２】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０１３３】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。又は、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
【０１３４】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【０１３５】
このようなＣＡＡＣの例として、膜状に形成され、膜表面又は支持する基板面に垂直な方向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると金属原子又は金属原子及び酸素原子（又は窒素原子）の層状配列が認められる結晶を挙げることもできる。
【０１３６】
ＣＡＡＣに含まれる結晶構造の一例について図１６乃至図１８を用いて詳細に説明する。なお、特に断りがない限り、図１６乃至図１８は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１６において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１３７】
図１６（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対し、近接の酸素原子のみを示した構造を小グループと呼ぶ。図１６（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１６（Ａ）の上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。図１６（Ａ）に示す小グループは電荷が０である。
【０１３８】
図１６（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１６（Ｂ）の上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１６（Ｂ）に示す構造をとりうる。図１６（Ｂ）に示す小グループは電荷が０である。
【０１３９】
図１６（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１６（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。又は、図１６（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１６（Ｃ）に示す小グループは電荷が０である。
【０１４０】
図１６（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１６（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１６（Ｄ）に示す小グループは電荷が＋１となる。
【０１４１】
図１６（Ｅ）に、２個のＺｎを含む小グループを示す。図１６（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１６（Ｅ）に示す小グループは電荷が−１となる。
【０１４２】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう）と呼ぶ。
【０１４３】
ここで、これらの小グループ同士が結合する規則について説明する。図１６（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１６（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。図１６（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向にて近接する４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向にて近接する４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するＯは４配位なので、Ｏの下方向にある近接金属原子の数と、Ｏの上方向にある近接金属原子の数の和は４になる。したがって、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎ又はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａもしくはＩｎ）又は４配位の金属原子（Ｚｎ）と結合することになる。
【０１４４】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１４５】
図１７（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１７（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１７（Ｃ）は、図１７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１４６】
図１７（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１７（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１７（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１４７】
図１７（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１４８】
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｓｎ（５配位又は６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１６（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１４９】
具体的には、図１７（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０又は自然数）とする組成式で表すことができる。
【０１５０】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
【０１５１】
例えば、図１８（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１５２】
図１８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１５３】
図１８（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１８（Ｃ）は、図１８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１５４】
ここで、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１５５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１８（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１５６】
酸化物半導体膜をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有する酸化物ターゲットを用いても良い。
【０１５７】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は９９．９９％以上が好ましく、特にＮａ、Ｌｉ等のアルカリ金属及びＣａなどのアルカリ土類金属などの不純物は低減されているものが好ましい。
【０１５８】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。具体的には、露点−６０℃以下の高純度ガスが好ましい。
【０１５９】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。
【０１６０】
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１６１】
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）、酸素、又は希ガスと酸素の混合雰囲気とすればよい。
【０１６２】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１６３】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等の不純物の逆流を低減することができる。
【０１６４】
なお、酸化物半導体膜中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどのアルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導体膜中に含まれるこれらの不純物濃度は、ＳＩＭＳを用いてＬｉが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下であることが好ましい。
【０１６５】
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
【０１６６】
次いで、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁層７１４上のゲート電極７１３と重なる位置に、島状の酸化物半導体層７１５を形成する（図５（Ｂ））。
【０１６７】
島状の酸化物半導体層７１５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１６８】
なお、島状の酸化物半導体層７１５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１６９】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１７０】
ウェットエッチングに用いるエッチング液としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１７１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、１５０℃以上６５０℃以下、好ましくは２００℃以上５００℃以下とする。例えば、５００℃、３分間以上６分間以下で行ってもよい。加熱処理にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪み点を超える温度でも処理することができる。
【０１７２】
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層７１５を得る。
【０１７３】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１７４】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１７５】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又はＮ２Ｏガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【０１７６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１７７】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
【０１７８】
以上の工程により、島状の酸化物半導体層中の水素の濃度を低減することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
【０１７９】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体膜を形成してもよい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、又は乾燥空気の雰囲気（例えば、酸素雰囲気、窒素雰囲気、酸素とアルゴンの混合雰囲気、窒素とアルゴンの混合雰囲気、酸素、窒素、及びアルゴンの混合雰囲気等）下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の１度目の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の２度目の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
【０１８０】
また、酸化物半導体層を成膜する際に、酸化物半導体がｃ軸に配向する温度に基板を加熱しながら成膜を行うことにより、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。このような成膜方法を用いることにより、プロセスを短縮することができる。基板を加熱する温度は、成膜装置によって他の成膜条件が異なるため、これに合わせて適宜設定すればよいが、例えば、スパッタリング装置で成膜する際の基板温度を１５０℃以上４５０℃以下として成膜すればよい。
【０１８１】
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁層７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。なお、コンタクトホールの形成は、第１の加熱処理を行う前に行っても良い。
【０１８２】
そして、酸化物半導体層７１５を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、ソース電極、ドレイン電極、又は配線として機能する導電膜７１６〜導電膜７２１を形成する。
【０１８３】
なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は、配線７１１及び酸化物半導体層７１５に接している。導電膜７２１は、酸化物半導体層７１５に接している。
【０１８４】
導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、上述した元素を成分とする合金膜、又は金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜を用いる場合は、耐熱性や腐食性の問題を回避するために、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウムなどの高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を該金属膜に接して設ける構成としても良い。
【０１８５】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０１８６】
また、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構成としても良い。銅−マグネシウム−アルミニウム合金膜を導電膜に適用することで、導電膜と絶縁膜との密着性を高めることができる。
【０１８７】
また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウムスズ酸化物、インジウム亜鉛酸化物又は金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０１８８】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１８９】
なお、導電膜のエッチングの際に、酸化物半導体層７１５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体層７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０１９０】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９２】
なお、プラズマ処理を行った後、導電膜７１６〜導電膜７２１と、酸化物半導体層７１５とを覆うように、絶縁膜７２２を形成する（図５（Ｃ））。
【０１９３】
絶縁膜７２２は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２２に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１９４】
上記絶縁膜７２２には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、又は酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層内、ゲート絶縁層内、或いは、島状の酸化物半導体層と他の絶縁層の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。
【０１９５】
たとえば、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形成してもよい。成膜時の基板温度は、室温以上３００℃以下とすればよい。また、絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好ましい。このように絶縁膜が過剰な酸素を有することにより、島状の酸化物半導体膜の界面に酸素を供給し、酸素の欠損を低減することができる。
【０１９６】
なお、絶縁膜７２２を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分又は水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体層７１５に酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体層７１５に酸素が供与される。そして、酸化物半導体層７１５に酸素が供与されることで、酸化物半導体層７１５において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。酸化物半導体層７１５には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１５をｉ型に近づけることができる。
【０１９７】
また、酸素雰囲気下で酸化物半導体層７１５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１５中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９８】
或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層７１５に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１５に添加すれば良い。
【０１９９】
なお、絶縁膜７２２上にさらに導電膜を形成し、該導電膜をパターニングすることで、酸化物半導体層７１５と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料、構造を用いて形成することが可能である。
【０２００】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。
【０２０１】
以上の工程により、トランジスタ７２４が形成される。
【０２０２】
なお、本発明において、トランジスタの構成は特に限定されない。図６に、酸化物半導体を用いたトランジスタの他の構成例を示す。なお、前述のトランジスタ７２４と同一部分又は同様な機能を有する部分、及び工程は、上記と同様に行うことができ、本実施の形態での繰り返しは省略する。なお、同じ箇所の詳細な説明を省略する。
【０２０３】
図６（Ａ）に示すトランジスタ６２０は半導体層に対してゲートが下側（基板側）に形成された、ボトムゲート構造のトランジスタの一例である。
【０２０４】
トランジスタ６２０は、ゲート電極層６０１と、ゲート電極層６０１上のゲート絶縁層６０２と、ゲート絶縁層６０２上に形成された一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、ソース電極層６０５ａ及びドレイン電極層６０５ｂ、並びにゲート絶縁層６０２と接し、ゲート電極層６０１と重なる島状の酸化物半導体層６０３とを有する、ボトムゲート構造である。
【０２０５】
図６（Ｂ）に示すトランジスタ６３０は、酸化物半導体層のバックチャネル側（ゲート電極とは反対側）にチャネル保護層を有する、ボトムゲート構造の一例である。チャネル保護層を形成することにより、ソース電極及びドレイン電極のエッチングの際に酸化物半導体層へのダメージを抑制することができる。
【０２０６】
トランジスタ６３０は、ゲート電極層６０１と、ゲート電極層６０１上にゲート絶縁層６０２と、ゲート絶縁層６０２上においてゲート電極層６０１と重なる、島状の酸化物半導体層６０３と、酸化物半導体層６０３と接し、酸化物半導体層６０３のチャネルが形成される領域と重なるチャネル保護層６２７と、酸化物半導体層６０３上に形成された、一対のソース電極層６０５ａ及びドレイン電極層６０５ｂとを有する、チャネル保護型のボトムゲート構造である。
【０２０７】
図６（Ｃ）に示すトランジスタ６４０は、トップゲート構造のトランジスタの一例である。
【０２０８】
トランジスタ６４０は、下地絶縁層６３７と、下地絶縁層６３７上の島状の酸化物半導体層６０３と、酸化物半導体層６０３と接する一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、酸化物半導体層６０３において、ソース電極層６０５ａとドレイン電極層６０５ｂとの間のチャネル形成領域と接するゲート絶縁層６０２と、ゲート絶縁層６０２上に、酸化物半導体層６０３のチャネル形成領域と重なるゲート電極層６０１とを有する、トップゲート構造のトランジスタである。
【０２０９】
なお、トランジスタ６４０は、ゲート絶縁層６０２に形成されたコンタクトホールを介してソース電極層６０５ａ又はドレイン電極層６０５ｂと接続する、ソース配線層６３６ａ及びドレイン配線層６３６ｂを有していても良い。
【０２１０】
図６（Ｄ）に示すトランジスタ６５０は、トランジスタ６４０とは異なる構成の、トップゲート構造のトランジスタの一例である。
【０２１１】
トランジスタ６５０は、下地絶縁層６３７と、下地絶縁層６３７上の一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、ソース電極層６０５ａとドレイン電極層６０５ｂとの間隙を覆う酸化物半導体層６０３と、ソース電極層６０５ａ及びドレイン電極層６０５ｂ、並びに酸化物半導体層６０３上のゲート絶縁層６０２と、ゲート絶縁層上に、酸化物半導体層６０３のチャネルが形成される領域と重なるゲート電極層６０１とを有する、トップゲート構造のトランジスタである。
【０２１２】
なお、トランジスタ６５０はトランジスタ６４０と同様に、ゲート絶縁層６０２に形成されたコンタクトホールを介してソース電極層６０５ａ又はドレイン電極層６０５ｂと接続する、ソース配線層及びドレイン配線層を有していても良い。
【０２１３】
なお、図示しないが、トランジスタ６４０、及びトランジスタ６５０のようなトップゲート型のトランジスタにおいては、基板と下地絶縁層との間に、酸化物半導体層６０３のチャネル形成領域と重なるように第２のゲート電極層（バックゲート電極層とも呼ぶ）を形成してもよい。この場合、二つのゲート電極層のうち、どちらか一方を第１のゲート電極層と呼び、他方をバックゲート電極と呼ぶことがある。第１のゲート電極層と、バックゲート電極層とを電気的に接続して、一つの電極として機能させることができる。
【０２１４】
また、バックゲート電極層の電位を変化させることで、トランジスタのしきい値を変化させることができる。バックゲート電極層は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられていても良いし、グランドや共通電位などの固定電位が与えられていても良い。バックゲート電極層に与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができる。
【０２１５】
また、トップゲート構造において、バックゲート電極層により酸化物半導体層６０３を覆うことで、バックゲート電極層側から酸化物半導体層６０３に光が入射するのを防ぐことができる。よって、酸化物半導体層６０３の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０２１６】
なお、酸化物半導体層６０３と接する絶縁層（本実施の形態においては、ゲート絶縁層６０２、絶縁層６０７、チャネル保護層６２７、及び下地絶縁層６３７などが相当する。）を構成する絶縁膜は、第１３族元素及び酸素を含む絶縁材料を用いることが好ましい。酸化物絶縁体材料には、第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は、酸化物半導体層との相性が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
【０２１７】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が、アルミニウムの含有量（原子％）よりも多いものを示す。
【０２１８】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層との界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層との界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体層の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の浸入防止という点においても好ましい。
【０２１９】
また、酸化物半導体層６０３と接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することを言う。なお、当該バルクの用語は、酸素を薄膜表面のみでなく、薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行っても良い。
【０２２０】
例えば、酸化物半導体層６０３に接する絶縁層として、酸化ガリウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２２１】
また、酸化物半導体層６０３に接する絶縁層として、酸化アルミニウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２２２】
例えば、酸化物半導体層６０３に接する絶縁層として、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２２３】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁層と酸化物半導体層とが接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁層との界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化又はＩ型に限りなく近い酸化物半導体とすることができる。
【０２２４】
なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、酸化物半導体層６０３に接する絶縁層において、上層に位置する絶縁層又は下層に位置する絶縁層のうち、どちらか一方のみに用いても良いが、両方の絶縁層に用いるのが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、酸化物半導体層６０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、酸化物半導体層６０３を挟む構成とすることで、上記効果を高めることができる。
【０２２５】
また、酸化物半導体層６０３の上層又は下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層を用いても良い。例えば、上層と下層とも組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを用いても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしてもよい。
【０２２６】
また、酸化物半導体層６０３と接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。例えば、酸化物半導体層６０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層６０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良いし、酸化物半導体層６０３の上層及び下層の両方に、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。
【０２２７】
上記のトランジスタはいずれも、オフ電流の極めて小さいトランジスタとすることが可能であり、このようなトランジスタを用いることにより、本発明の一態様を適用することができるフォトセンサを作製することができる。また、本発明の一態様を適用したフォトセンサを用いることで、低消費電力の固体撮像装置や半導体表示装置が実現できる。
【０２２８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０２２９】
（実施の形態３）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
【０２３０】
半導体本来の移動度をμ０とし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、測定される電界効果移動度μは、以下の数式（２）により表現できる。
【０２３１】
【数２】
【０２３２】
数式（２）において、Ｅはポテンシャル障壁の高さ、ｋはボルツマン定数、Ｔは絶対温度を示す。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁の高さＥが、以下の数式（３）で表される。
【０２３３】
【数３】
【０２３４】
数式（３）において、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さを示す。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。また、線形領域におけるドレイン電流Ｉｄは、以下の数式（４）で表される。
【０２３５】
【数４】
【０２３６】
数式（４）において、Ｌはチャネル長、Ｗはチャネル幅を示し、ここでは、Ｌ＝Ｗ＝１０（μｍ）である。また、Ｖｄはドレイン電圧である。数式（４）の両辺をＶｇで割り、更に両辺の対数を取ると、以下の数式（５）となる。
【０２３７】
【数５】
【０２３８】
数式（５）の右辺はＶｇの関数である。数式（５）からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ−Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
【０２３９】
このようにして求めた欠陥密度等をもとに数式（２）及び数式（３）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖｓ程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
【０２４０】
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からｘだけ離れた場所における移動度μ１は、以下の数式（６）で表される。
【０２４１】
【数６】
【０２４２】
数式（６）において、Ｄはゲート方向の電界を示し、Ｂ、Ｇは定数である。Ｂ及びＧは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７（ｃｍ／ｓ）、Ｇ＝１０（ｎｍ）（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と数式（６）の第２項が増加するため、移動度μ１は低下することがわかる。
【０２４３】
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２を計算した結果を図１９に示す。図１９において、横軸はゲート電圧ＶＧ（単位：Ｖ）を示し、縦軸は移動度μ２（単位：ｃｍ２／Ｖｓ）を示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
【０２４４】
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
【０２４５】
図１９で示されるように、ゲート電圧ＶＧが１Ｖ強で移動度μ２は１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧ＶＧがさらに高くなると、界面散乱が大きくなり、移動度μ２が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
【０２４６】
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図２０乃至図２２に示す。なお、計算に用いたトランジスタの断面構造を図２３に示す。図２３に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する半導体領域１０３０ａ及び半導体領域１０３０ｃを有する。半導体領域１０３０ａ及び半導体領域１０３０ｃの抵抗率は２×１０−３Ωｃｍとする。
【０２４７】
図２３（Ａ）に示すトランジスタは、下地絶縁層１０１０と、下地絶縁層１０１０に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１０２０の上に形成される。トランジスタは半導体領域１０３０ａ、半導体領域１０３０ｃと、それらに挟まれ、チャネル形成領域となる真性の半導体領域１０３０ｂと、ゲート１０５０を有する。ゲート１０５０の幅を３３ｎｍとする。
【０２４８】
ゲート１０５０と半導体領域１０３０ｂの間には、ゲート絶縁層１０４０を有し、また、ゲート１０５０の両側面には側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂ、ゲート１０５０の上部には、ゲート１０５０と他の配線との短絡を防止するための絶縁物１０７０を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域１０３０ａ及び半導体領域１０３０ｃに接して、ソース１０８０ａ及びドレイン１０８０ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
【０２４９】
図２３（Ｂ）に示すトランジスタは、下地絶縁層１０１０と、酸化アルミニウムよりなる埋め込み絶縁物１０２０の上に形成され、半導体領域１０３０ａ、半導体領域１０３０ｃと、それらに挟まれた真性の半導体領域１０３０ｂと、幅３３ｎｍのゲート１０５０とゲート絶縁層１０４０と側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂと絶縁物１０７０とソース１０８０ａ及びドレイン１０８０ｂを有する点で図２３（Ａ）に示すトランジスタと同じである。
【０２５０】
図２３（Ａ）に示すトランジスタと図２３（Ｂ）に示すトランジスタの相違点は、側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂの下の半導体領域の導電型である。図２３（Ａ）に示すトランジスタでは、側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂの下の半導体領域はｎ＋の導電型を呈する半導体領域１０３０ａ及び半導体領域１０３０ｃであるが、図２３（Ｂ）に示すトランジスタでは、真性の半導体領域１０３０ｂである。すなわち、図２３（Ｂ）に示す半導体層において、半導体領域１０３０ａ（半導体領域１０３０ｃ）とゲート１０５０が幅Ｌｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物１０６０ａ（側壁絶縁物１０６０ｂ）の幅と同じである。
【０２５１】
計算に使用するその他のパラメータは前述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２０は、図２３（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２０（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５２】
図２０（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２０（Ｂ）は１０ｎｍとしたものであり、図２０（Ｃ）は５ｎｍとしたものである。ゲート絶縁層が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲート電圧Ｖｇが１Ｖ前後で、ドレイン電流Ｉｄは１０μＡを超えることが示された。
【０２５３】
図２１は、図２３（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２１（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２１（Ｂ）は１０ｎｍとしたものであり、図２１（Ｃ）は５ｎｍとしたものである。図２１（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５４】
また、図２２は、図２３（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２２（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２２（Ｂ）は１０ｎｍとしたものであり、図２２（Ｃ）は５ｎｍとしたものである。図２２（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５５】
いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
【０２５６】
なお、移動度μのピークは、図２０では８０ｃｍ２／Ｖｓ程度であるが、図２１では６０ｃｍ２／Ｖｓ程度、図２２では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様の傾向がある。一方、オン電流もオフセット長Ｌｏｆｆの増加に伴って減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧Ｖｇが１Ｖ前後で、ドレイン電流Ｉｄは１０μＡを超えることが示された。
【０２５７】
また、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
【０２５８】
Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
【０２５９】
例えば、図２４は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁層を用いたトランジスタの特性（ドレイン電流ＩＤ（実線）及び移動度μＦＥ（点線）のゲート電圧依存性）である。なお、ＶＤは１０Ｖとした。図２４（Ａ）乃至（Ｃ）において、横軸はゲート電圧ＶＧ（単位：Ｖ）を示し、縦軸はドレイン電流ＩＤ（単位：Ａ）及び移動度μＦＥ（単位：ｃｍ２／Ｖｓ）を示す。
【０２６０】
図２４（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度のピークは１８．８ｃｍ２／Ｖｓが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図２４（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度のピークは３２．２ｃｍ２／Ｖｓが得られている。
【０２６１】
電界効果移動度は、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図２４（Ｃ）は、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度のピークは３４．５ｃｍ２／Ｖｓが得られている。
【０２６２】
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓを超える電界効果移動度を実現することも可能になると推定される。
【０２６３】
Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
【０２６４】
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図２４（Ａ）と図２４（Ｂ）の対比からも確認することができる。
【０２６５】
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
【０２６６】
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
【０２６７】
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは±１．０Ｖ未満を得ることができる。
【０２６８】
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
【０２６９】
まず基板温度を２５℃とし、ドレイン電圧Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
【０２７０】
同様に、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
【０２７１】
試料１のプラスＢＴ試験の結果を図２５（Ａ）に、マイナスＢＴ試験の結果を図２５（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図２６（Ａ）に、マイナスＢＴ試験の結果を図２６（Ｂ）に示す。図２５（Ａ）（Ｂ）及び図２６（Ａ）（Ｂ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）を示す。
【０２７２】
試料１のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖ及び０．４２Ｖであった。また、試料２のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖ及び０．７６Ｖであった。試料１及び試料２は、いずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
【０２７３】
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、又は減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
【０２７４】
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
【０２７５】
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
【０２７６】
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
【０２７７】
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂの作製方法を説明する。
【０２７８】
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
【０２７９】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
【０２８０】
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
【０２８１】
図２７に試料Ａ及び試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍及び３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
【０２８２】
このように、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体は成膜時に意図的に基板を加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
【０２８３】
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
【０２８４】
具体的には、図２８に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。また、図２８において、縦軸は、オフ電流（単位：ａＡ／μｍ）を示す。図２８に示すように、トランジスタのオフ電流は、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温において０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
【０２８５】
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
【０２８６】
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。
【０２８７】
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄｓは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃及び１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
【０２８８】
図２９に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図３０（Ａ）に基板温度としきい値電圧の関係を、図３０（Ｂ）に基板温度と電界効果移動度の関係を示す。
【０２８９】
図３０（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で０．３８Ｖ〜−１．０８Ｖであった。
【０２９０】
また、図３０（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３７．４ｃｍ２／Ｖｓ〜３３．４ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
【０２９１】
上記のようなＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。
【０２９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２９３】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いた電子機器の一例について、図７を用いて説明する。
【０２９４】
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。
【０２９５】
図７（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る半導体装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２９６】
図７（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る半導体装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。或いは、表示部５１０２に本発明の一態様に係る半導体装置を用いることで、携帯情報端末の消費電力を低減させることができる。
【０２９７】
図７（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る半導体装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。そして、本発明の一態様に係る半導体装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。
【０２９８】
図７（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る半導体装置は、表示部５３０３又は表示部５３０４に用いることができる。表示部５３０３又は表示部５３０４に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、図７（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２９９】
図７（Ｅ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、受光部５４０６等を有する。受光部５４０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部５４０２に用いることができる。表示部５４０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。また、本発明の一態様に係る半導体装置は、受光部５４０６において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。
【０３００】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０３０１】
本実施例では、本発明の一態様のフォトセンサの駆動方法を用いたフォトセンサの動作について、計算によって求めた結果を図８乃至図１０を用いて説明する。
【０３０２】
図８に、本実施例で用いたフォトセンサの回路構成を示す。図８において、ｐｉｎフォトダイオード１６３は、ｉ層に入射した光に応じた電流を生成する動作を行う。ｐｉｎフォトダイオード１６３の等価回路は、定電流源１６１、容量１６２、フォトダイオード１０１で構成される。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、ｐｉｎフォトダイオード１６３による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサの出力を制御する。電荷保持ノードＦＤは、ｐｉｎフォトダイオード１６３が受ける光の量に応じて変化する電荷を保持する。配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、ｐｉｎフォトダイオード１６３の電荷蓄積に応じた信号の出力配線である。配線ＶＳＳ、配線ＶＤＤは、電源供給配線である。抵抗１５０は、プルダウン抵抗である。
【０３０３】
本実施例のフォトセンサの駆動方法は、前述のフォトセンサ１００と同様であるため、ここでは省略する。また、本実施例のフォトセンサの動作については、図２に示すタイミングチャートを参照することができる。
【０３０４】
計算では、図２の時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させるために要する時間である、立ち下がり時間ＴＸＨ−Ｌによる、電荷保持ノードＦＤの電位を評価した。
【０３０５】
計算には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ、スパイス）の回路シミュレータを用いた。
【０３０６】
具体的には、定電流源１６１の電流量Ｉｄｉｏｄｅが０．１０ナノアンペア（ｎＡ）、０．３０ｎＡ、及び０．３４ｎＡのときに、下記の立ち下がり時間ＴＸＨ−Ｌをそれぞれ適用したフォトセンサの動作における、電荷保持ノードＦＤの電位を求めた。なお、Ｉｄｉｏｄｅの値は、フォトダイオード１０１に入射される光の強度に対応する。
【０３０７】
立ち下がり時間ＴＸＨ−Ｌは、従来例である０ナノ秒（ｎｓ）と、本発明の一態様を適用した例である、１ｎｓ、２ｎｓ、３ｎｓ、４ｎｓ、５ｎｓ、６ｎｓ、７ｎｓ、８ｎｓ、９ｎｓ、１０ｎｓ、２０ｎｓ、３０ｎｓ、４０ｎｓ、５０ｎｓ、６０ｎｓ、７０ｎｓ、８０ｎｓ、９０ｎｓ、及び１００ｎｓと、比較例である２００ｎｓの２１種類の値を用いた。
【０３０８】
その他の計算条件については以下の通りである。容量１６２は１フェムトファラド（ｆＦ）とし、蓄積動作を行う時間（図２における時刻Ｔ３から時刻Ｔ４の間の時間）は２．８ミリ秒とした。また、トランジスタ１０２、トランジスタ１０３、及びトランジスタ１０５のサイズ及び特性は同一とした。
【０３０９】
図９（Ａ）（Ｂ）に配線ＴＸの立ち下がり時間ＴＸＨ−Ｌと電荷保持ノードＦＤの電位の関係を示す。図９（Ｂ）は、図９（Ａ）のうち、立ち下がり時間ＴＸＨ−Ｌが０ｎｓ以上１０ｎｓ以下の範囲を拡大した図を示す。図９（Ａ）（Ｂ）において、横軸は、立ち下がり時間ＴＸＨ−Ｌ（単位：ｎｓ）を示す。また、縦軸は電荷保持ノードＦＤの電位（単位：Ｖ）を示す。
【０３１０】
図９（Ａ）（Ｂ）に示す通り、Ｉｄｉｏｄｅの値に関わらず、本発明の一態様を適用した例における電位は、従来例（ＴＸＨ−Ｌ＝０ｎｓ）における電位よりも高い値となった。
【０３１１】
また、Ｉｄｉｏｄｅの値が高い場合は、Ｉｄｉｏｄｅの値が低い場合に比べて、従来例と、本発明の一態様を適用した例との電位の値の差が大きく現れている。特に、Ｉｄｉｏｄｅが０．３４ｎＡのとき、従来例（ＴＸＨ−Ｌ＝０ｎｓ）の電位が−１６．２Ｖであるのに対し、本発明の一態様を適用した一例（ＴＸＨ−Ｌ＝１ｎｓ）の電位は−１３．８Ｖであった。つまり、フォトダイオード１０１に入射される光の強度が大きいときに、本発明の一態様を適用すると、特にクロックフィードスルーを抑制することができることが示唆された。
【０３１２】
また、Ｉｄｉｏｄｅが０．３４ｎＡの場合、比較例（ＴＸＨ−Ｌ＝２００ｎｓ）における電位は、従来例における電位よりも低い値となった。
【０３１３】
これらの結果から、配線ＴＸの立ち下がり時間ＴＸＨ−Ｌが０ｎｓより長く２００ｎｓよりも短いと、本実施例で用いたトランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制できることがわかった。
【０３１４】
また、ＴＸＨ−Ｌが２００ｎｓ以上であると、配線ＴＸのパルス信号の立ち下がりが緩やかすぎるため、クロックフィードスルー現象が発生することが示唆された。
【０３１５】
また、図１０に、定電流源１６１の電流量Ｉｄｉｏｄｅと、電荷保持ノードＦＤの電位との関係を示す。図１０において、縦軸は電荷保持ノードＦＤの電位（単位：Ｖ）を示し、横軸はＩｄｉｏｄｅ（単位：ｎＡ）を示す。また、図１０において、電荷保持ノードＦＤから全ての電荷が流出したときの電位は−１６．０５Ｖである。
【０３１６】
図１０において、従来例であるＴＸＨ−Ｌ＝０ｎｓの電位は、Ｉｄｉｏｄｅが０．３４ｎＡのところで、−１６．０５Ｖに達した。一方、本発明の一態様を適用した例であるＴＸＨ−Ｌ＝１０ｎｓの電位は、Ｉｄｉｏｄｅが０．３８ｎＡのところで、同じ−１６．０５Ｖに達した。
【０３１７】
つまり、従来例のフォトセンサは、Ｉｄｉｏｄｅが０〜０．３４ｎＡの範囲の光の強度に相当する電位に応じた信号を出力できる。そして、本発明の一態様を適用したフォトセンサは、それよりも幅の広い、Ｉｄｉｏｄｅが０〜０．３８ｎＡの範囲の光の強度に相当する電位に応じた信号を出力できる。
【０３１８】
この結果から、本発明の一態様を適用したフォトセンサは、従来例のフォトセンサに比べて、得られる画像データのコントラストが高いことが示唆された。
【実施例２】
【０３１９】
本実施例では、本発明の一態様の半導体装置である固体撮像装置の動作について図１１乃至図１３を用いて説明する。
【０３２０】
本実施例では、本発明の一態様を適用した構成例と、本発明を適用していない比較例と、の２つの固体撮像装置について説明する。本実施例で用いた固体撮像装置が備えるフォトセンサの構成について説明する。
【０３２１】
構成例の固体撮像装置が備えるフォトセンサは、図１３（Ａ）に示すフォトセンサ１１２である。
【０３２２】
フォトセンサ１１２において、フォトダイオード１０１は、ｉ層に入射した光に応じた電流を生成する動作を行う。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、フォトダイオード１０１による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサの出力を制御する。電荷保持ノードＦＤは、フォトダイオード１０１が受ける光の量に応じて変化する電荷を保持する。
【０３２３】
また、図１３（Ａ）において、配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、フォトダイオード１０１の電荷蓄積に応じた信号の出力配線である。配線ＶＳＳ、配線ＶＤＤは、電源供給配線である。抵抗１５０は、プルダウン抵抗である。容量１５１は、配線ＴＸに電気的に接続されている。
【０３２４】
比較例の固体撮像装置が備えるフォトセンサは、図１３（Ｂ）に示すフォトセンサ１１３である。フォトセンサ１１３は、容量１５１を備えていない点以外は、フォトセンサ１１２と同様の構成である。
【０３２５】
本実施例で用いた固体撮像装置が備えるフォトセンサの動作について説明する。本実施例のフォトセンサの動作については、図２に示すタイミングチャートを参照することができる。本実施例では、配線ＴＸの電位のうち、電位ＨＴＸを３Ｖとし、電位ＬＴＸを−１６Ｖとした。
【０３２６】
構成例の配線ＴＸの入力波形を図１１（Ａ）に示す。図１１（Ａ）に示す０ｍｓが、図２における時刻Ｔ４に相当する。具体的には、１μＦ（マイクロファラド）の容量１５１を用い、電位ＨＴＸから電位ＬＴＸへ比較例に比べて緩やかに変化するパルスとした。
【０３２７】
比較例の配線ＴＸの入力波形を図１１（Ｂ）に示す。図１１（Ｂ）に示す０ｍｓが、図２における時刻Ｔ４に相当する。具体的には、時刻０ｍｓにおいて、電位ＨＴＸから電位ＬＴＸに変化するパルスとした。
【０３２８】
なお、図１１（Ａ）（Ｂ）において、縦軸は、配線ＴＸの電位（単位：Ｖ）を示し、横軸は、時間（単位：ｍｓ）を示す。
【０３２９】
次に、フォトセンサ読み出し回路の構成について図１４を用いて説明する。本実施例で用いた固体撮像装置の表示部は、１０２４行７６８列の画素で構成され、表示素子は各行各列の画素に１個、フォトセンサは２行２列の画素に１個、を有する構成である。すなわち、表示素子は１０２４行７６８列、フォトセンサは５１２行３８４列で構成される。また、フォトセンサ出力信号線は２列を１組として表示装置外部に出力する。すなわち、２行４列の画素８個に挟まれるフォトセンサ計２個から出力を１個取得する。
【０３３０】
図１４に示すフォトセンサの走査線駆動回路は、同時に画素４行分（すなわちフォトセンサ２行分）を駆動し、選択行を画素２行分に相当するフォトセンサ１行分ずつシフトさせていく駆動方法を行う。ここで、各行のフォトセンサは、走査線駆動回路が選択行のシフトを２回行う期間、連続して選択されることになる。なお、フォトセンサの出力信号線３４３には、同時に２行分のフォトセンサの出力が重畳されることになる。また、選択行のシフトを５１２回繰り返すことで、全フォトセンサを駆動することができる。
【０３３１】
フォトセンサ読み出し回路は、図１４に示すように、画素２４列に１個ずつセレクタを有する。セレクタは、表示部におけるフォトセンサの出力信号線３４３について２列分を１組とする１２組から１組を選択して出力を取得する。すなわち、フォトセンサ読み出し回路全体で、セレクタを３２個有し、同時に３２個の出力を取得する。各々のセレクタによる選択を１２組全てに対して行うことで、フォトセンサ１行分に相当する合計３８４個の出力を取得することができる。セレクタによる１２組の選択を、フォトセンサの走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得ることができる。
【０３３２】
本実施例では、図１４に示すように、アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設けたアンプを用いて増幅した後にＡＤ変換器を用いてデジタル信号に変換する構成を採用した。
【０３３３】
図１２に本実施例の固体撮像装置を用いて黒い被写体と白い被写体の撮像をそれぞれ行った結果のヒストグラムを示す。図１２において、縦軸は画素数（単位なし）を示し、横軸はＡＤ変換器の出力電圧（単位：Ｖ）を示す。
【０３３４】
比較例の固体撮像装置は、黒い被写体を撮像した結果が図１２（Ｂ）に実線で表され、白い被写体を撮像した結果が、図１２（Ｂ）に破線で表されている。さらに、実際に得られた黒い被写体の画像を図１５（Ｃ）に示し、白い被写体の画像を図１５（Ｄ）に示す。図１２（Ｂ）及び図１５（Ｃ）（Ｄ）からわかるように、黒と白のコントラストはわずかな違いであった。
【０３３５】
一方、構成例の固体撮像装置は、黒い被写体を撮像した結果が、図１２（Ａ）に実線で表され、白い被写体を撮像した結果が、図１２（Ａ）に破線で表されている。さらに、実際に得られた黒い被写体の画像を図１５（Ａ）に示し、白い被写体の画像を図１５（Ｂ）に示す。図１２（Ａ）及び図１５（Ａ）（Ｂ）からわかるように、比較例に比べて、黒と白のコントラストが高いことがわかった。
【０３３６】
これらの結果から、固体撮像装置に、配線ＴＸと電気的に接続する容量を設け、該容量を用いて、配線ＴＸの電位が電位ＨＴＸから電位ＬＴＸへ緩やかに変化するパルスを入力することで、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制できることが示唆された。
【０３３７】
以上のように、本発明の一態様を適用することで、小型でコントラストの高い画像データを取得することができるフォトセンサを用いた半導体装置を実現することができる。
【実施例３】
【０３３８】
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図３１を用いて説明する。
【０３３９】
図３１は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図及び断面図である。図３１（Ａ）にトランジスタの上面図を示す。また、図３１（Ｂ）に図３１（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
【０３４０】
図３１（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた下地絶縁層２１０２と、下地絶縁層２１０２の周辺に設けられた保護絶縁膜２１０４と、下地絶縁層２１０２及び保護絶縁膜２１０４上に設けられた高抵抗領域２１０６ａ及び低抵抗領域２１０６ｂを有する酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設けられたゲート絶縁層２１０８と、ゲート絶縁層２１０８を介して酸化物半導体膜２１０６と重畳して設けられたゲート電極２１１０と、ゲート電極２１１０の側面と接して設けられた側壁絶縁膜２１１２と、少なくとも低抵抗領域２１０６ｂと接して設けられた一対の電極２１１４と、少なくとも酸化物半導体膜２１０６、ゲート電極２１１０及び一対の電極２１１４を覆って設けられた層間絶縁膜２１１６と、層間絶縁膜２１１６に設けられた開口部を介して少なくとも一対の電極２１１４の一方と接続して設けられた配線２１１８と、を有する。
【０３４１】
なお、図示しないが、層間絶縁膜２１１６及び配線２１１８を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜２１１６の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
【０３４２】
本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
【実施例４】
【０３４３】
本実施例では、実施例３とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図３２を用いて説明する。
【０３４４】
図３２は、本実施例で作製したトランジスタの構造を示す上面図及び断面図である。図３２（Ａ）はトランジスタの上面図である。また、図３２（Ｂ）は図３２（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
【０３４５】
図３２（Ｂ）に示すトランジスタは、基板６０００と、基板６０００上に設けられた下地絶縁層６０２０と、下地絶縁層６０２０上に設けられた酸化物半導体膜６０６０と、酸化物半導体膜６０６０と接する一対の電極６１４０と、酸化物半導体膜６０６０及び一対の電極６１４０上に設けられたゲート絶縁層６０８０と、ゲート絶縁層６０８０を介して酸化物半導体膜６０６０と重畳して設けられたゲート電極６１００と、ゲート絶縁層６０８０及びゲート電極６１００を覆って設けられた層間絶縁膜６１６０と、層間絶縁膜６１６０に設けられた開口部を介して一対の電極６１４０と接続する配線６１８０と、層間絶縁膜６１６０及び配線６１８０を覆って設けられた保護膜６２００と、を有する。
【０３４６】
基板６０００としてはガラス基板を、下地絶縁層６０２０としては酸化シリコン膜を、酸化物半導体膜６０６０としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４０としてはタングステン膜を、ゲート絶縁層６０８０としては酸化シリコン膜を、ゲート電極６１００としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６０としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線６１８０としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜６２００としてはポリイミド膜を、それぞれ用いた。
【０３４７】
なお、図３２（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１００と一対の電極６１４０との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６０に対する一対の電極６１４０のはみ出しをｄＷと呼ぶ。
【０３４８】
本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３４９】
１００ フォトセンサ
１０１ フォトダイオード
１０２ トランジスタ
１０３ トランジスタ
１０５ トランジスタ
１０７ トランジスタ
１１０ フォトセンサ
１１１ フォトセンサ
１１２ フォトセンサ
１１３ フォトセンサ
１５０ 抵抗
１５１ 容量
１６１ 定電流源
１６２ 容量
１６３ ｐｉｎフォトダイオード
３４３ 出力信号線
６０１ ゲート電極層
６０２ ゲート絶縁層
６０３ 酸化物半導体層
６０５ａ ソース電極層
６０５ｂ ドレイン電極層
６０７ 絶縁層
６２０ トランジスタ
６２７ チャネル保護層
６３０ トランジスタ
６３６ａ ソース配線層
６３６ｂ ドレイン配線層
６３７ 下地絶縁層
６４０ トランジスタ
６５０ トランジスタ
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ フォトダイオード
７０５ トランジスタ
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁層
７１５ 酸化物半導体層
７１６ 導電膜
７１７ 導電膜
７１８ 導電膜
７１９ 導電膜
７２０ 導電膜
７２１ 導電膜
７２２ 絶縁膜
７２４ トランジスタ
７２７ 領域
７２８ 領域
７２９ 領域
１０１０ 下地絶縁層
１０３０ａ 半導体領域
１０３０ｂ 半導体領域
１０３０ｃ 半導体領域
１０４０ ゲート絶縁層
２１００ 基板
２１０２ 下地絶縁層
２１０４ 保護絶縁膜
２１０６ 酸化物半導体膜
２１０６ａ 高抵抗領域
２１０６ｂ 低抵抗領域
２１０８ ゲート絶縁層
２１１０ ゲート電極
２１１２ 側壁絶縁膜
２１１４ 電極
２１１６ 層間絶縁膜
２１１８ 配線
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ 操作キー
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
５４０１ 筐体
５４０２ 表示部
５４０３ 音声入力部
５４０４ 音声出力部
５４０５ 操作キー
５４０６ 受光部
６０００ 基板
６０２０ 下地絶縁層
６０６０ 酸化物半導体膜
６０８０ ゲート絶縁層
６１００ ゲート電極
６１４０ 電極
６１６０ 層間絶縁膜
６１８０ 配線
６２００ 保護膜
【技術分野】
【０００１】
フォトセンサの駆動方法に関する。また、半導体装置及び半導体装置の駆動方法に関する。
【背景技術】
【０００２】
固体撮像素子を搭載して撮像機能を備えたデジタルカメラや携帯電話は、付加価値が高い。最近では、高精細化に加えて、小型化、低消費電力化が固体撮像素子に求められている。該固体撮像素子にはフォトセンサが用いられている。
【０００３】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有する固体撮像装置の製造コストを低くできる上に、ＣＭＯＳセンサと表示素子を同一基板上に作り込んだ半導体表示装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサに比べて駆動電圧が低いため、固体撮像装置の消費電力を低く抑えることができる。
【０００４】
特許文献１には、ＣＭＯＳセンサを用いた撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
小型化を図りながら、出力信号に比べノイズが少なく、コントラストの高い画像データを取得することができるフォトセンサの開発が望まれている。
【０００７】
上述の課題に鑑み、本発明の一態様は、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することを目的の一とする。また、本発明の一態様は、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
フォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。
【０００９】
フォトセンサの動作の一例について図１を用いて説明する。図１（Ａ）に、フォトセンサ１００の回路構成の一例を示す。
【００１０】
受光素子であるフォトダイオード１０１は、ｉ層に入射した光の量に応じた電流を生成する動作を行う。電荷保持ノードＦＤは、フォトダイオード１０１が受ける光の量に応じて変化する電荷を保持する。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じて、電荷保持ノードＦＤの電圧を配線ＯＵＴと配線ＶＲ間の電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、フォトダイオード１０１による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサ１００の出力を制御する。
【００１１】
なお、図１（Ａ）では、フォトダイオード１０１がｐｉｎ接合フォトダイオードである場合を示した。本発明の一態様で用いるフォトダイオードに限定は無く、ｐｎ接合フォトダイオード等を適用することもできる。
【００１２】
図１（Ａ）において、配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、フォトダイオード１０１の電荷蓄積に応じた信号を出力する出力配線である。配線ＶＲは電源供給配線である。
【００１３】
具体的に、フォトセンサ１００では、トランジスタ１０３の第１端子はフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極に接続されている。トランジスタ１０２の第１端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０２の第２端子は、トランジスタ１０５の第１端子に接続されている。トランジスタ１０５の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００１４】
なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書中では、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、フォトセンサが有するフォトダイオード、トランジスタの接続関係を説明する。
【００１５】
図１（Ａ）では、トランジスタ１０３の第２端子とトランジスタ１０２のゲート電極が接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに保持容量を接続するようにしても良い。
【００１６】
なお、本発明の一態様を適用することのできるフォトセンサの構成はこれに限らない。
【００１７】
図１（Ｂ）に、図１（Ａ）に示したフォトセンサ１００の各配線に各種電位を与えるタイミングチャートの一例を示す。
【００１８】
なお、図１（Ｂ）に示すタイミングチャートでは、フォトセンサ１００の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＤには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＤには、ハイレベルの電位ＨＲＤと、ローレベルの電位ＬＲＤが与えられるものとする。
【００１９】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０３はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＤには電位ＬＲＤが与えられている。
【００２０】
次いで、時刻Ｔ２において、配線ＲＤの電位を、電位ＬＲＤから電位ＨＲＤに変化させる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸ、配線ＳＥの電位は電位ＬＳＥである。よって、電荷保持ノードＦＤには配線ＲＤの電位ＨＲＤが与えられるため、電荷保持ノードＦＤに保持されている電荷の量はリセットされ、初期状態となる電荷量が保持される。
【００２１】
次いで、時刻Ｔ３において、配線ＲＤの電位を、電位ＨＲＤから電位ＬＲＤに変化させる。時刻Ｔ３の直前まで、電荷保持ノードＦＤの電位は電位ＨＲＤに保たれているため、配線ＲＤの電位が電位ＬＲＤになると、フォトダイオード１０１に逆方向バイアスの電圧が印加される。そして、フォトダイオード１０１に逆方向バイアスの電圧が印加された状態で、フォトダイオード１０１に光が入射すると、フォトダイオード１０１の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０１に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０１に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードＦＤからの電荷の流出も小さくなる。よって、電荷保持ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【００２２】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０３はオフになる。よって、電荷保持ノードＦＤからフォトダイオード１０１への電荷の移動が止まるため、電荷保持ノードＦＤの電位が定まる。
【００２３】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させ、トランジスタ１０５をオン状態にする。すると、電荷保持ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴに信号が出力される。
【００２４】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１００の出力信号の電位に相当する。
【００２５】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ２から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。
【００２６】
しかし、上記一連の動作を行い取得した画像データは、コントラストが低いという問題がある。
【００２７】
そこで、本発明者らは、トランジスタ１０３のゲート−ドレイン間、及びゲート−ソース間に生じる寄生容量に着目した。
【００２８】
寄生容量を備えたトランジスタ１０３のゲート電位が高電位から低電位に急激に変化すると、蓄積動作の終了時刻Ｔ４において、電荷保持ノードＦＤの電位が低下する（クロックフィードスルー現象）。
【００２９】
よって、図１（Ｂ）において、電荷保持ノードＦＤの電位が点線で示す電位から実線で示す電位まで低下し、配線ＯＵＴの電位が点線で示す電位から実線で示す電位まで低下する。
【００３０】
クロックフィードスルー現象により、電荷保持ノードＦＤの電位が低下することで、フォトダイオード１０１に入射する光の強度が高くない場合でも、電荷保持ノードＦＤの電位が低下する。その結果、配線ＯＵＴの電位（フォトセンサ１００の出力信号の電位）の変化に相当する光の強度の幅が狭くなり、得られる画像データのコントラストは低くなってしまう。
【００３１】
上記問題は、前述の一連の動作のうち、時刻Ｔ４において、配線ＴＸの電位が電位ＨＴＸから電位ＬＴＸに急激に変化する点が原因である。したがって、配線ＴＸのパルス信号の立ち下がりを緩やかにすれば良い。その結果、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。これによって、コントラストの高い画像データを取得することができる。しかし、配線ＴＸのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。
【００３２】
よって、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法である。
【００３３】
また、上記本発明の一態様のフォトセンサの駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００３４】
また、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法である。
【００３５】
また、上記本発明の一態様の半導体装置の駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。
【００３６】
また、本発明の一態様は、受光素子、トランジスタ、及びトランジスタを介して受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有し、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置である。
【００３７】
また、上記本発明の一態様の半導体装置において、該トランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。上記半導体装置において、トランジスタはスイッチング素子として機能する。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００３８】
また、本発明の一態様は、上記半導体装置を備える電子機器である。
【００３９】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００４０】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【発明の効果】
【００４１】
本発明の一態様により、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することができる。また、本発明の一態様により、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００４２】
【図１】フォトセンサの回路図の一例と、タイミングチャート。
【図２】フォトセンサのタイミングチャート。
【図３】フォトセンサの回路図の一例。
【図４】フォトセンサのタイミングチャート。
【図５】フォトセンサの作製方法の一例を示す図。
【図６】トランジスタの構成例を示す図。
【図７】電子機器の一例を示す図。
【図８】実施例１のフォトセンサの回路図。
【図９】実施例１の計算結果を示す図。
【図１０】実施例１の計算結果を示す図。
【図１１】実施例２のフォトセンサにおける配線ＴＸの入力波形を示す図。
【図１２】実施例２の実験結果を示すヒストグラム。
【図１３】実施例２のフォトセンサの回路図。
【図１４】実施例２のフォトセンサ読み出し回路を示す図。
【図１５】実施例２の実験結果を示す図。
【図１６】酸化物材料の結晶構造を説明する図。
【図１７】酸化物材料の結晶構造を説明する図。
【図１８】酸化物材料の結晶構造を説明する図。
【図１９】計算によって得られた移動度のゲート電圧依存性を説明する図。
【図２０】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２１】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２２】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図２３】計算に用いたトランジスタの断面構造を説明する図。
【図２４】トランジスタの特性結果を示す図。
【図２５】トランジスタの特性結果を示す図。
【図２６】トランジスタの特性結果を示す図。
【図２７】トランジスタのＸＲＤスペクトルを示す図。
【図２８】トランジスタの特性結果を示す図。
【図２９】トランジスタの特性結果を示す図。
【図３０】トランジスタの特性結果を示す図。
【図３１】トランジスタの構造を説明する図。
【図３２】トランジスタの構造を説明する図。
【発明を実施するための形態】
【００４３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４４】
（実施の形態１）
本実施の形態では、本発明の一態様のフォトセンサの駆動方法について説明する。本実施の形態で用いるフォトセンサの回路構成を図１（Ａ）及び図３に示す。また、図１（Ａ）及び図３に示すフォトセンサに与えられる各種電位のタイミングチャートの一例を図２及び図４に示す。
【００４５】
本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。
【００４６】
本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサの構成例としては、例えば、図１（Ａ）に示すフォトセンサ１００が挙げられる。フォトセンサ１００の構成及び駆動方法は前述の通りであり、図２に示すタイミングチャートを適用することができる。
【００４７】
なお、図２に示すタイミングチャートでは、フォトセンサ１００の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＤには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＤには、ハイレベルの電位ＨＲＤと、ローレベルの電位ＬＲＤが与えられるものとする。
【００４８】
フォトセンサ１００において、寄生容量を備えたトランジスタ１０３のゲート電位が高電位から低電位に急激に変化すると、所謂クロックフィードスルー現象が発生してしまう。具体的には、蓄積動作の終了時刻Ｔ４において、電荷保持ノードＦＤの電位が低下する。
【００４９】
このような場合のタイミングチャートを図１（Ｂ）に示す。図１（Ｂ）において、電荷保持ノードＦＤの電位が点線で示す電位から実線で示す電位まで低下し、配線ＯＵＴの電位が点線で示す電位から実線で示す電位まで低下する。このように、クロックフィードスルー現象が発生すると、得られる画像データのコントラストは低くなってしまう。
【００５０】
このクロックフィードスルー現象を抑制する手段の一つとして、トランジスタ１０２のサイズを大きくして容量を増やすことが挙げられるが、この手段を用いるとフォトセンサ全体のサイズも大きくなり、フォトセンサの小型化の実現が困難となるため、好ましくない。
【００５１】
そこで、本発明の一態様のフォトセンサの駆動方法では、図２に示すように、タイミングチャートの時刻Ｔ４における、配線ＴＸのパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線ＴＸの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。加えて、フォトセンサの小型化を実現することができる。
【００５２】
ただし、配線ＴＸのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。立ち下がり時間の上限は回路の構成等によって変化するため、立ち下がり時間はそれらを考慮して、適宜定めれば良い。例えば、後に実施例１で示すトランジスタ１０３へ供給する駆動パルスの入力波形の立ち下がり時間は０秒より長く２００ナノ秒より短くすれば良い。
【００５３】
また、本実施の形態のフォトセンサを含む半導体装置に配線ＴＸと電気的に接続する容量を設けることで、トランジスタ１０３へ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードＦＤが保持する電荷の減少を抑制することができる。容量は、例えば、数μＦ（マイクロファラド）とすれば良い。容量の上限は回路の構成等によって変化するため、容量はそれらを考慮して、適宜定めれば良い。
【００５４】
なお、図１（Ａ）では、スイッチング素子として機能するトランジスタ１０３を一つだけ有するフォトセンサの構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００５５】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。
【００５６】
また、図１（Ａ）では、トランジスタ１０３がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ１０３が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ１０３の閾値電圧を制御することができる。
【００５７】
また、本実施の形態のフォトセンサが有するトランジスタにおいて、活性層に用いる半導体材料に限定は無く、例えば、非晶質、微結晶、多結晶、又は単結晶の、シリコン半導体、ゲルマニウム半導体、化合物半導体もしくは酸化物半導体などを用いることができる。
【００５８】
特に、スイッチング素子として機能するトランジスタ１０３のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含むことが好ましい。例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約１５００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体の成膜温度は、３００〜５００℃（ガラス転移温度以下、最大でも７００℃程度）と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
【００５９】
上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１０３を実現することができる。そして、トランジスタ１０３をスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。
【００６０】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６１】
なお、本発明の一態様では、フォトセンサをローリングシャッタ方式で駆動させることができる。また、グローバルシャッタ方式で駆動させることもできる。
【００６２】
また、本発明の一態様のフォトセンサの駆動方法を適用した固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、フィールドシーケンシャル駆動（ＦＳ駆動）でバックライトを動作させてカラーの画像データを取得するようにしても良い。ＦＳ駆動では、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。
【００６３】
本発明の一態様のフォトセンサの駆動方法を適用することができる別のフォトセンサの構成例としては、図３（Ａ）に示すフォトセンサ１１０が挙げられる。フォトセンサ１１０は、フォトセンサ１００と同様に、受光素子であるフォトダイオード１０１、増幅素子であるトランジスタ１０２、スイッチング素子であるトランジスタ１０３、フォトセンサの出力を制御するトランジスタ１０５を有する。さらに、フォトセンサ１１０は、電荷保持ノードＦＤに蓄積された電荷の量をリセットする機能を有するトランジスタ１０７を備える。
【００６４】
具体的に、フォトセンサ１１０は、トランジスタ１０３の第１端子がフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０２の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０２の第２端子は、トランジスタ１０５の第１端子に接続されている。トランジスタ１０５の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００６５】
図３（Ａ）では、トランジスタ１０３の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０２のゲート電極とが接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに容量素子を接続するようにしても良い。
【００６６】
次いで、図３（Ａ）に示したフォトセンサ１１０の動作の一例について説明する。図４に、図３（Ａ）に示したフォトセンサ１１０に与えられる各種電位のタイミングチャートを、一例として示す。
【００６７】
なお、図４に示すタイミングチャートでは、フォトセンサ１１０の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＳには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＳには、ハイレベルの電位ＨＲＳと、ローレベルの電位ＬＲＳが与えられるものとする。また、配線ＲＤには、ローレベルの電源電位ＶＳＳが与えられている。
【００６８】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０３はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＳには電位ＬＲＳが与えられている。
【００６９】
次いで、時刻Ｔ２において、配線ＲＳの電位を、電位ＬＲＳから電位ＨＲＳに変化させる。配線ＲＳの電位が電位ＨＲＳになると、トランジスタ１０７はオンになる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、電荷保持ノードＦＤには電源電位ＶＤＤが与えられるため、電荷保持ノードＦＤに保持されている電荷の量はリセットされる。また、フォトダイオード１０１には、逆方向バイアスの電圧が印加される。
【００７０】
次いで、時刻Ｔ３において、配線ＲＳの電位を、電位ＨＲＳから電位ＬＲＳに変化させる。時刻Ｔ３の直前まで、電荷保持ノードＦＤの電位は電源電位ＶＤＤに保たれているため、配線ＲＳの電位が電位ＬＲＳになった後も、フォトダイオード１０１に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード１０１に光が入射すると、フォトダイオード１０１の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０１に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０１に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードＦＤからの電荷の流出も小さくなる。よって、電荷保持ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【００７１】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０３はオフになる。よって、電荷保持ノードＦＤからフォトダイオード１０１への電荷の移動が止まるため、電荷保持ノードＦＤの電位が定まる。
【００７２】
ここで、本発明の一態様のフォトセンサの駆動方法では、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させる際のパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線ＴＸの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。
【００７３】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ１０５はオンになる。すると、電荷保持ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。
【００７４】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１１０の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。
【００７５】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ１から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。
【００７６】
次いで、図１（Ａ）、図３（Ａ）とは異なるフォトセンサ１１１の構成について図３（Ｂ）を用いて説明する。
【００７７】
図３（Ｂ）に示すフォトセンサ１１１は、フォトセンサ１１０と同様に、受光素子であるフォトダイオード１０１、増幅素子であるトランジスタ１０２、スイッチング素子であるトランジスタ１０３、フォトセンサの出力を制御するトランジスタ１０５、電荷保持ノードＦＤに蓄積された電荷の量をリセットする機能を有するトランジスタ１０７を備える。
【００７８】
具体的に、フォトセンサ１１１は、トランジスタ１０３の第１端子がフォトダイオード１０１の陰極に接続され、トランジスタ１０３の第２端子がトランジスタ１０２のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０２は、その第１端子がトランジスタ１０５の第２端子に接続され、その第２端子が配線ＯＵＴに接続されている。トランジスタ１０５の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０５のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０５のスイッチングを制御する信号の電位が与えられる。
【００７９】
図３（Ｂ）では、トランジスタ１０３の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０２のゲート電極とが接続されているノードを、電荷保持ノードＦＤとして示している。電荷保持ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードＦＤにおいて電荷をより確実に保持するために、電荷保持ノードＦＤに容量素子を接続するようにしても良い。
【００８０】
フォトセンサ１１１の動作については、図４に示したタイミングチャートを参照することができる。
【００８１】
本発明の一態様のフォトセンサの駆動方法では、図２や図４に示すタイミングチャートの時刻Ｔ４における、配線ＴＸのパルス信号の立ち下がりを緩やかにする。これによって、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制することができる。したがって、コントラストの高い画像データを取得することができる。
【００８２】
以上のように、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させることで、電荷保持ノードが保持する電荷の減少を抑制する。よって、小型でコントラストの高い画像データを取得することができるフォトセンサを実現することができる。
【００８３】
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
【００８４】
（実施の形態２）
本実施の形態では、本発明の一態様を適用することができるフォトセンサの作製方法の一例について図５を用いて説明する。
【００８５】
本発明の一態様で用いるトランジスタの半導体材料としては、酸化物半導体を用いても良いし、ゲルマニウム、シリコン、シリコンゲルマニウム、又は単結晶炭化シリコンなどを用いても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、又は気相成長法により作製されたシリコン薄膜などを用いて形成することができる。
【００８６】
本実施の形態では、半導体材料にシリコンを用いたトランジスタ、及び半導体材料に酸化物半導体を用いたトランジスタを用いる。
【００８７】
本実施の形態で用いる酸化物半導体は、ｎ型の導電性を付与する不純物として働く水素が除去され、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体としたものである。
【００８８】
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態における電流（オフ電流）は十分に小さくなる。
【００８９】
具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースとドレイン間のチャネル幅１μｍあたりのリーク電流密度（オフ電流密度）は、ソースとドレイン間の電圧が３．５Ｖ、使用時の温度条件下（例えば、２５℃）において、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、さらには１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下とすることができる。
【００９０】
また、高純度化された酸化物半導体層を具備するトランジスタは、オン電流の温度依存性がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。
【００９１】
以下、図５（Ａ）乃至図５（Ｃ）を用い、半導体材料にシリコンを用いたトランジスタ７０５、及び半導体材料に酸化物半導体を用いたトランジスタ７２４を有する本発明の一態様を適用することができるフォトセンサを作製する工程を説明する。
【００９２】
まず、図５（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する場合を例に挙げている。
【００９３】
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。
【００９４】
フォトダイオード７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、ｎチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、フォトダイオード７０４は、島状の半導体膜７０２内にｐ型の導電性を有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７２９とが形成された横型接合タイプである。また、ｎチャネル型トランジスタ７０５は、ゲート電極７０７を有している。そして、ｎチャネル型トランジスタ７０５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。
【００９５】
なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【００９６】
基板７００は絶縁表面と水素原子を含む不純物（例えば、水蒸気、水素ガス及び水素イオン）に対するバリア性を有するものが好ましく、大きな制限はないが、後の工程で加熱処理を行う場合は、少なくともその温度に耐えうる耐熱性を有している必要がある。
【００９７】
例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板又は半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチックなどの可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるのであれば用いることが可能である。なお、基板７００の表面を、ＣＭＰ法などの研磨により平坦化しておいてもよい。
【００９８】
なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード７０４とｎチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
【００９９】
また、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成する。
【０１００】
次いで、フォトダイオード７０４、ｎチャネル型トランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
【０１０１】
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０１０２】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０１０３】
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。
【０１０４】
次いで、絶縁膜７１２上に、ゲート電極７１３を形成する（図５（Ａ））。
【０１０５】
ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料もしくは導電性酸化物を用いて、単層で又は積層して形成することができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０１０６】
また、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構成としても良い。銅−マグネシウム−アルミニウム合金膜を適用することで、ゲート電極７１３と絶縁膜７１２との密着性を高めることができる。
【０１０７】
次いで、ゲート電極７１３上に、ゲート絶縁層７１４を形成する。ゲート絶縁層７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。またゲート絶縁層７１４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、酸化タンタル膜、又は酸化ガリウム膜などから選ばれた一又は複数の膜により単層、又は積層して形成することができる。
【０１０８】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
【０１０９】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１１０】
もちろん、ゲート絶縁層７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、ゲート絶縁層と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１１１】
なお、ゲート絶縁層７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁層７１４は水素、水酸基及び水分が含まれないことが望ましい。ゲート絶縁層７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１１２】
次いで、ゲート絶縁層７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜は、例えば、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０１１３】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１１４】
酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０１１５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１１６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１１７】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１１８】
また、上記金属酸化物にＳｉＯ２を含ませた酸化物半導体で酸化物半導体膜を形成することもできる。
【０１１９】
また、酸化物半導体膜を、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体で形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。
【０１２０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１２１】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【０１２２】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１２３】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１２４】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０１２５】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１２６】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１２７】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式（１）にて定義される。
【０１２８】
【数１】
【０１２９】
なお、数式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１３０】
また、酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸又はｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう）を含む酸化物について説明する。
【０１３１】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【０１３２】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０１３３】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。又は、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
【０１３４】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【０１３５】
このようなＣＡＡＣの例として、膜状に形成され、膜表面又は支持する基板面に垂直な方向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると金属原子又は金属原子及び酸素原子（又は窒素原子）の層状配列が認められる結晶を挙げることもできる。
【０１３６】
ＣＡＡＣに含まれる結晶構造の一例について図１６乃至図１８を用いて詳細に説明する。なお、特に断りがない限り、図１６乃至図１８は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１６において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１３７】
図１６（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対し、近接の酸素原子のみを示した構造を小グループと呼ぶ。図１６（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１６（Ａ）の上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。図１６（Ａ）に示す小グループは電荷が０である。
【０１３８】
図１６（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１６（Ｂ）の上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１６（Ｂ）に示す構造をとりうる。図１６（Ｂ）に示す小グループは電荷が０である。
【０１３９】
図１６（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１６（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。又は、図１６（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１６（Ｃ）に示す小グループは電荷が０である。
【０１４０】
図１６（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１６（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１６（Ｄ）に示す小グループは電荷が＋１となる。
【０１４１】
図１６（Ｅ）に、２個のＺｎを含む小グループを示す。図１６（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１６（Ｅ）に示す小グループは電荷が−１となる。
【０１４２】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう）と呼ぶ。
【０１４３】
ここで、これらの小グループ同士が結合する規則について説明する。図１６（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１６（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。図１６（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向にて近接する４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向にて近接する４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するＯは４配位なので、Ｏの下方向にある近接金属原子の数と、Ｏの上方向にある近接金属原子の数の和は４になる。したがって、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎ又はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａもしくはＩｎ）又は４配位の金属原子（Ｚｎ）と結合することになる。
【０１４４】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１４５】
図１７（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１７（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１７（Ｃ）は、図１７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１４６】
図１７（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１７（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１７（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１４７】
図１７（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１４８】
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｓｎ（５配位又は６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１６（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１４９】
具体的には、図１７（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０又は自然数）とする組成式で表すことができる。
【０１５０】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
【０１５１】
例えば、図１８（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１５２】
図１８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１５３】
図１８（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１８（Ｃ）は、図１８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１５４】
ここで、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１５５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１８（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１５６】
酸化物半導体膜をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有する酸化物ターゲットを用いても良い。
【０１５７】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は９９．９９％以上が好ましく、特にＮａ、Ｌｉ等のアルカリ金属及びＣａなどのアルカリ土類金属などの不純物は低減されているものが好ましい。
【０１５８】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。具体的には、露点−６０℃以下の高純度ガスが好ましい。
【０１５９】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。
【０１６０】
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１６１】
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）、酸素、又は希ガスと酸素の混合雰囲気とすればよい。
【０１６２】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１６３】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等の不純物の逆流を低減することができる。
【０１６４】
なお、酸化物半導体膜中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどのアルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導体膜中に含まれるこれらの不純物濃度は、ＳＩＭＳを用いてＬｉが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下であることが好ましい。
【０１６５】
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
【０１６６】
次いで、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁層７１４上のゲート電極７１３と重なる位置に、島状の酸化物半導体層７１５を形成する（図５（Ｂ））。
【０１６７】
島状の酸化物半導体層７１５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１６８】
なお、島状の酸化物半導体層７１５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１６９】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１７０】
ウェットエッチングに用いるエッチング液としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１７１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、１５０℃以上６５０℃以下、好ましくは２００℃以上５００℃以下とする。例えば、５００℃、３分間以上６分間以下で行ってもよい。加熱処理にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪み点を超える温度でも処理することができる。
【０１７２】
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層７１５を得る。
【０１７３】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１７４】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１７５】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又はＮ２Ｏガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【０１７６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１７７】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
【０１７８】
以上の工程により、島状の酸化物半導体層中の水素の濃度を低減することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
【０１７９】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体膜を形成してもよい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、又は乾燥空気の雰囲気（例えば、酸素雰囲気、窒素雰囲気、酸素とアルゴンの混合雰囲気、窒素とアルゴンの混合雰囲気、酸素、窒素、及びアルゴンの混合雰囲気等）下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の１度目の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の２度目の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
【０１８０】
また、酸化物半導体層を成膜する際に、酸化物半導体がｃ軸に配向する温度に基板を加熱しながら成膜を行うことにより、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。このような成膜方法を用いることにより、プロセスを短縮することができる。基板を加熱する温度は、成膜装置によって他の成膜条件が異なるため、これに合わせて適宜設定すればよいが、例えば、スパッタリング装置で成膜する際の基板温度を１５０℃以上４５０℃以下として成膜すればよい。
【０１８１】
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁層７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。なお、コンタクトホールの形成は、第１の加熱処理を行う前に行っても良い。
【０１８２】
そして、酸化物半導体層７１５を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、ソース電極、ドレイン電極、又は配線として機能する導電膜７１６〜導電膜７２１を形成する。
【０１８３】
なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は、配線７１１及び酸化物半導体層７１５に接している。導電膜７２１は、酸化物半導体層７１５に接している。
【０１８４】
導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、上述した元素を成分とする合金膜、又は金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜を用いる場合は、耐熱性や腐食性の問題を回避するために、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウムなどの高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を該金属膜に接して設ける構成としても良い。
【０１８５】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０１８６】
また、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構成としても良い。銅−マグネシウム−アルミニウム合金膜を導電膜に適用することで、導電膜と絶縁膜との密着性を高めることができる。
【０１８７】
また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウムスズ酸化物、インジウム亜鉛酸化物又は金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０１８８】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１８９】
なお、導電膜のエッチングの際に、酸化物半導体層７１５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体層７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０１９０】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９２】
なお、プラズマ処理を行った後、導電膜７１６〜導電膜７２１と、酸化物半導体層７１５とを覆うように、絶縁膜７２２を形成する（図５（Ｃ））。
【０１９３】
絶縁膜７２２は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２２に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１９４】
上記絶縁膜７２２には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、又は酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層内、ゲート絶縁層内、或いは、島状の酸化物半導体層と他の絶縁層の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。
【０１９５】
たとえば、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形成してもよい。成膜時の基板温度は、室温以上３００℃以下とすればよい。また、絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好ましい。このように絶縁膜が過剰な酸素を有することにより、島状の酸化物半導体膜の界面に酸素を供給し、酸素の欠損を低減することができる。
【０１９６】
なお、絶縁膜７２２を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分又は水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体層７１５に酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体層７１５に酸素が供与される。そして、酸化物半導体層７１５に酸素が供与されることで、酸化物半導体層７１５において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。酸化物半導体層７１５には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１５をｉ型に近づけることができる。
【０１９７】
また、酸素雰囲気下で酸化物半導体層７１５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１５中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９８】
或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層７１５に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１５に添加すれば良い。
【０１９９】
なお、絶縁膜７２２上にさらに導電膜を形成し、該導電膜をパターニングすることで、酸化物半導体層７１５と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料、構造を用いて形成することが可能である。
【０２００】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。
【０２０１】
以上の工程により、トランジスタ７２４が形成される。
【０２０２】
なお、本発明において、トランジスタの構成は特に限定されない。図６に、酸化物半導体を用いたトランジスタの他の構成例を示す。なお、前述のトランジスタ７２４と同一部分又は同様な機能を有する部分、及び工程は、上記と同様に行うことができ、本実施の形態での繰り返しは省略する。なお、同じ箇所の詳細な説明を省略する。
【０２０３】
図６（Ａ）に示すトランジスタ６２０は半導体層に対してゲートが下側（基板側）に形成された、ボトムゲート構造のトランジスタの一例である。
【０２０４】
トランジスタ６２０は、ゲート電極層６０１と、ゲート電極層６０１上のゲート絶縁層６０２と、ゲート絶縁層６０２上に形成された一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、ソース電極層６０５ａ及びドレイン電極層６０５ｂ、並びにゲート絶縁層６０２と接し、ゲート電極層６０１と重なる島状の酸化物半導体層６０３とを有する、ボトムゲート構造である。
【０２０５】
図６（Ｂ）に示すトランジスタ６３０は、酸化物半導体層のバックチャネル側（ゲート電極とは反対側）にチャネル保護層を有する、ボトムゲート構造の一例である。チャネル保護層を形成することにより、ソース電極及びドレイン電極のエッチングの際に酸化物半導体層へのダメージを抑制することができる。
【０２０６】
トランジスタ６３０は、ゲート電極層６０１と、ゲート電極層６０１上にゲート絶縁層６０２と、ゲート絶縁層６０２上においてゲート電極層６０１と重なる、島状の酸化物半導体層６０３と、酸化物半導体層６０３と接し、酸化物半導体層６０３のチャネルが形成される領域と重なるチャネル保護層６２７と、酸化物半導体層６０３上に形成された、一対のソース電極層６０５ａ及びドレイン電極層６０５ｂとを有する、チャネル保護型のボトムゲート構造である。
【０２０７】
図６（Ｃ）に示すトランジスタ６４０は、トップゲート構造のトランジスタの一例である。
【０２０８】
トランジスタ６４０は、下地絶縁層６３７と、下地絶縁層６３７上の島状の酸化物半導体層６０３と、酸化物半導体層６０３と接する一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、酸化物半導体層６０３において、ソース電極層６０５ａとドレイン電極層６０５ｂとの間のチャネル形成領域と接するゲート絶縁層６０２と、ゲート絶縁層６０２上に、酸化物半導体層６０３のチャネル形成領域と重なるゲート電極層６０１とを有する、トップゲート構造のトランジスタである。
【０２０９】
なお、トランジスタ６４０は、ゲート絶縁層６０２に形成されたコンタクトホールを介してソース電極層６０５ａ又はドレイン電極層６０５ｂと接続する、ソース配線層６３６ａ及びドレイン配線層６３６ｂを有していても良い。
【０２１０】
図６（Ｄ）に示すトランジスタ６５０は、トランジスタ６４０とは異なる構成の、トップゲート構造のトランジスタの一例である。
【０２１１】
トランジスタ６５０は、下地絶縁層６３７と、下地絶縁層６３７上の一対のソース電極層６０５ａ及びドレイン電極層６０５ｂと、ソース電極層６０５ａとドレイン電極層６０５ｂとの間隙を覆う酸化物半導体層６０３と、ソース電極層６０５ａ及びドレイン電極層６０５ｂ、並びに酸化物半導体層６０３上のゲート絶縁層６０２と、ゲート絶縁層上に、酸化物半導体層６０３のチャネルが形成される領域と重なるゲート電極層６０１とを有する、トップゲート構造のトランジスタである。
【０２１２】
なお、トランジスタ６５０はトランジスタ６４０と同様に、ゲート絶縁層６０２に形成されたコンタクトホールを介してソース電極層６０５ａ又はドレイン電極層６０５ｂと接続する、ソース配線層及びドレイン配線層を有していても良い。
【０２１３】
なお、図示しないが、トランジスタ６４０、及びトランジスタ６５０のようなトップゲート型のトランジスタにおいては、基板と下地絶縁層との間に、酸化物半導体層６０３のチャネル形成領域と重なるように第２のゲート電極層（バックゲート電極層とも呼ぶ）を形成してもよい。この場合、二つのゲート電極層のうち、どちらか一方を第１のゲート電極層と呼び、他方をバックゲート電極と呼ぶことがある。第１のゲート電極層と、バックゲート電極層とを電気的に接続して、一つの電極として機能させることができる。
【０２１４】
また、バックゲート電極層の電位を変化させることで、トランジスタのしきい値を変化させることができる。バックゲート電極層は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられていても良いし、グランドや共通電位などの固定電位が与えられていても良い。バックゲート電極層に与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができる。
【０２１５】
また、トップゲート構造において、バックゲート電極層により酸化物半導体層６０３を覆うことで、バックゲート電極層側から酸化物半導体層６０３に光が入射するのを防ぐことができる。よって、酸化物半導体層６０３の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０２１６】
なお、酸化物半導体層６０３と接する絶縁層（本実施の形態においては、ゲート絶縁層６０２、絶縁層６０７、チャネル保護層６２７、及び下地絶縁層６３７などが相当する。）を構成する絶縁膜は、第１３族元素及び酸素を含む絶縁材料を用いることが好ましい。酸化物絶縁体材料には、第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は、酸化物半導体層との相性が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
【０２１７】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が、アルミニウムの含有量（原子％）よりも多いものを示す。
【０２１８】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層との界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層との界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体層の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の浸入防止という点においても好ましい。
【０２１９】
また、酸化物半導体層６０３と接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することを言う。なお、当該バルクの用語は、酸素を薄膜表面のみでなく、薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行っても良い。
【０２２０】
例えば、酸化物半導体層６０３に接する絶縁層として、酸化ガリウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２２１】
また、酸化物半導体層６０３に接する絶縁層として、酸化アルミニウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２２２】
例えば、酸化物半導体層６０３に接する絶縁層として、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２２３】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁層と酸化物半導体層とが接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁層との界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化又はＩ型に限りなく近い酸化物半導体とすることができる。
【０２２４】
なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、酸化物半導体層６０３に接する絶縁層において、上層に位置する絶縁層又は下層に位置する絶縁層のうち、どちらか一方のみに用いても良いが、両方の絶縁層に用いるのが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、酸化物半導体層６０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、酸化物半導体層６０３を挟む構成とすることで、上記効果を高めることができる。
【０２２５】
また、酸化物半導体層６０３の上層又は下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層を用いても良い。例えば、上層と下層とも組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを用いても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしてもよい。
【０２２６】
また、酸化物半導体層６０３と接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。例えば、酸化物半導体層６０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層６０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良いし、酸化物半導体層６０３の上層及び下層の両方に、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。
【０２２７】
上記のトランジスタはいずれも、オフ電流の極めて小さいトランジスタとすることが可能であり、このようなトランジスタを用いることにより、本発明の一態様を適用することができるフォトセンサを作製することができる。また、本発明の一態様を適用したフォトセンサを用いることで、低消費電力の固体撮像装置や半導体表示装置が実現できる。
【０２２８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０２２９】
（実施の形態３）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
【０２３０】
半導体本来の移動度をμ０とし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、測定される電界効果移動度μは、以下の数式（２）により表現できる。
【０２３１】
【数２】
【０２３２】
数式（２）において、Ｅはポテンシャル障壁の高さ、ｋはボルツマン定数、Ｔは絶対温度を示す。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁の高さＥが、以下の数式（３）で表される。
【０２３３】
【数３】
【０２３４】
数式（３）において、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さを示す。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。また、線形領域におけるドレイン電流Ｉｄは、以下の数式（４）で表される。
【０２３５】
【数４】
【０２３６】
数式（４）において、Ｌはチャネル長、Ｗはチャネル幅を示し、ここでは、Ｌ＝Ｗ＝１０（μｍ）である。また、Ｖｄはドレイン電圧である。数式（４）の両辺をＶｇで割り、更に両辺の対数を取ると、以下の数式（５）となる。
【０２３７】
【数５】
【０２３８】
数式（５）の右辺はＶｇの関数である。数式（５）からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ−Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
【０２３９】
このようにして求めた欠陥密度等をもとに数式（２）及び数式（３）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖｓ程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
【０２４０】
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からｘだけ離れた場所における移動度μ１は、以下の数式（６）で表される。
【０２４１】
【数６】
【０２４２】
数式（６）において、Ｄはゲート方向の電界を示し、Ｂ、Ｇは定数である。Ｂ及びＧは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７（ｃｍ／ｓ）、Ｇ＝１０（ｎｍ）（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と数式（６）の第２項が増加するため、移動度μ１は低下することがわかる。
【０２４３】
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２を計算した結果を図１９に示す。図１９において、横軸はゲート電圧ＶＧ（単位：Ｖ）を示し、縦軸は移動度μ２（単位：ｃｍ２／Ｖｓ）を示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
【０２４４】
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
【０２４５】
図１９で示されるように、ゲート電圧ＶＧが１Ｖ強で移動度μ２は１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧ＶＧがさらに高くなると、界面散乱が大きくなり、移動度μ２が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
【０２４６】
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図２０乃至図２２に示す。なお、計算に用いたトランジスタの断面構造を図２３に示す。図２３に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する半導体領域１０３０ａ及び半導体領域１０３０ｃを有する。半導体領域１０３０ａ及び半導体領域１０３０ｃの抵抗率は２×１０−３Ωｃｍとする。
【０２４７】
図２３（Ａ）に示すトランジスタは、下地絶縁層１０１０と、下地絶縁層１０１０に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１０２０の上に形成される。トランジスタは半導体領域１０３０ａ、半導体領域１０３０ｃと、それらに挟まれ、チャネル形成領域となる真性の半導体領域１０３０ｂと、ゲート１０５０を有する。ゲート１０５０の幅を３３ｎｍとする。
【０２４８】
ゲート１０５０と半導体領域１０３０ｂの間には、ゲート絶縁層１０４０を有し、また、ゲート１０５０の両側面には側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂ、ゲート１０５０の上部には、ゲート１０５０と他の配線との短絡を防止するための絶縁物１０７０を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域１０３０ａ及び半導体領域１０３０ｃに接して、ソース１０８０ａ及びドレイン１０８０ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
【０２４９】
図２３（Ｂ）に示すトランジスタは、下地絶縁層１０１０と、酸化アルミニウムよりなる埋め込み絶縁物１０２０の上に形成され、半導体領域１０３０ａ、半導体領域１０３０ｃと、それらに挟まれた真性の半導体領域１０３０ｂと、幅３３ｎｍのゲート１０５０とゲート絶縁層１０４０と側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂと絶縁物１０７０とソース１０８０ａ及びドレイン１０８０ｂを有する点で図２３（Ａ）に示すトランジスタと同じである。
【０２５０】
図２３（Ａ）に示すトランジスタと図２３（Ｂ）に示すトランジスタの相違点は、側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂの下の半導体領域の導電型である。図２３（Ａ）に示すトランジスタでは、側壁絶縁物１０６０ａ及び側壁絶縁物１０６０ｂの下の半導体領域はｎ＋の導電型を呈する半導体領域１０３０ａ及び半導体領域１０３０ｃであるが、図２３（Ｂ）に示すトランジスタでは、真性の半導体領域１０３０ｂである。すなわち、図２３（Ｂ）に示す半導体層において、半導体領域１０３０ａ（半導体領域１０３０ｃ）とゲート１０５０が幅Ｌｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物１０６０ａ（側壁絶縁物１０６０ｂ）の幅と同じである。
【０２５１】
計算に使用するその他のパラメータは前述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２０は、図２３（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２０（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５２】
図２０（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２０（Ｂ）は１０ｎｍとしたものであり、図２０（Ｃ）は５ｎｍとしたものである。ゲート絶縁層が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲート電圧Ｖｇが１Ｖ前後で、ドレイン電流Ｉｄは１０μＡを超えることが示された。
【０２５３】
図２１は、図２３（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２１（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２１（Ｂ）は１０ｎｍとしたものであり、図２１（Ｃ）は５ｎｍとしたものである。図２１（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５４】
また、図２２は、図２３（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２２（Ａ）はゲート絶縁層の厚さｔを１５ｎｍとしたものであり、図２２（Ｂ）は１０ｎｍとしたものであり、図２２（Ｃ）は５ｎｍとしたものである。図２２（Ａ）乃至（Ｃ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）及び移動度μ（単位：ｃｍ２／Ｖｓ）を示す。
【０２５５】
いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
【０２５６】
なお、移動度μのピークは、図２０では８０ｃｍ２／Ｖｓ程度であるが、図２１では６０ｃｍ２／Ｖｓ程度、図２２では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様の傾向がある。一方、オン電流もオフセット長Ｌｏｆｆの増加に伴って減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧Ｖｇが１Ｖ前後で、ドレイン電流Ｉｄは１０μＡを超えることが示された。
【０２５７】
また、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
【０２５８】
Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
【０２５９】
例えば、図２４は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁層を用いたトランジスタの特性（ドレイン電流ＩＤ（実線）及び移動度μＦＥ（点線）のゲート電圧依存性）である。なお、ＶＤは１０Ｖとした。図２４（Ａ）乃至（Ｃ）において、横軸はゲート電圧ＶＧ（単位：Ｖ）を示し、縦軸はドレイン電流ＩＤ（単位：Ａ）及び移動度μＦＥ（単位：ｃｍ２／Ｖｓ）を示す。
【０２６０】
図２４（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度のピークは１８．８ｃｍ２／Ｖｓが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図２４（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度のピークは３２．２ｃｍ２／Ｖｓが得られている。
【０２６１】
電界効果移動度は、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図２４（Ｃ）は、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度のピークは３４．５ｃｍ２／Ｖｓが得られている。
【０２６２】
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓを超える電界効果移動度を実現することも可能になると推定される。
【０２６３】
Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
【０２６４】
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図２４（Ａ）と図２４（Ｂ）の対比からも確認することができる。
【０２６５】
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
【０２６６】
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
【０２６７】
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは±１．０Ｖ未満を得ることができる。
【０２６８】
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
【０２６９】
まず基板温度を２５℃とし、ドレイン電圧Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
【０２７０】
同様に、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
【０２７１】
試料１のプラスＢＴ試験の結果を図２５（Ａ）に、マイナスＢＴ試験の結果を図２５（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図２６（Ａ）に、マイナスＢＴ試験の結果を図２６（Ｂ）に示す。図２５（Ａ）（Ｂ）及び図２６（Ａ）（Ｂ）において、横軸はゲート電圧Ｖｇ（単位：Ｖ）を示し、縦軸はドレイン電流Ｉｄ（単位：Ａ）を示す。
【０２７２】
試料１のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖ及び０．４２Ｖであった。また、試料２のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖ及び０．７６Ｖであった。試料１及び試料２は、いずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
【０２７３】
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、又は減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
【０２７４】
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
【０２７５】
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
【０２７６】
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
【０２７７】
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂの作製方法を説明する。
【０２７８】
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
【０２７９】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
【０２８０】
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
【０２８１】
図２７に試料Ａ及び試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍及び３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
【０２８２】
このように、Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体は成膜時に意図的に基板を加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
【０２８３】
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
【０２８４】
具体的には、図２８に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。また、図２８において、縦軸は、オフ電流（単位：ａＡ／μｍ）を示す。図２８に示すように、トランジスタのオフ電流は、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温において０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
【０２８５】
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
【０２８６】
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。
【０２８７】
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄｓは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃及び１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
【０２８８】
図２９に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図３０（Ａ）に基板温度としきい値電圧の関係を、図３０（Ｂ）に基板温度と電界効果移動度の関係を示す。
【０２８９】
図３０（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で０．３８Ｖ〜−１．０８Ｖであった。
【０２９０】
また、図３０（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３７．４ｃｍ２／Ｖｓ〜３３．４ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
【０２９１】
上記のようなＩｎ、Ｓｎ及びＺｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。
【０２９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２９３】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いた電子機器の一例について、図７を用いて説明する。
【０２９４】
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。
【０２９５】
図７（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る半導体装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２９６】
図７（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る半導体装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。或いは、表示部５１０２に本発明の一態様に係る半導体装置を用いることで、携帯情報端末の消費電力を低減させることができる。
【０２９７】
図７（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る半導体装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。そして、本発明の一態様に係る半導体装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。
【０２９８】
図７（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る半導体装置は、表示部５３０３又は表示部５３０４に用いることができる。表示部５３０３又は表示部５３０４に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、図７（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２９９】
図７（Ｅ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、受光部５４０６等を有する。受光部５４０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部５４０２に用いることができる。表示部５４０２に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。また、本発明の一態様に係る半導体装置は、受光部５４０６において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。
【０３００】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０３０１】
本実施例では、本発明の一態様のフォトセンサの駆動方法を用いたフォトセンサの動作について、計算によって求めた結果を図８乃至図１０を用いて説明する。
【０３０２】
図８に、本実施例で用いたフォトセンサの回路構成を示す。図８において、ｐｉｎフォトダイオード１６３は、ｉ層に入射した光に応じた電流を生成する動作を行う。ｐｉｎフォトダイオード１６３の等価回路は、定電流源１６１、容量１６２、フォトダイオード１０１で構成される。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、ｐｉｎフォトダイオード１６３による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサの出力を制御する。電荷保持ノードＦＤは、ｐｉｎフォトダイオード１６３が受ける光の量に応じて変化する電荷を保持する。配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、ｐｉｎフォトダイオード１６３の電荷蓄積に応じた信号の出力配線である。配線ＶＳＳ、配線ＶＤＤは、電源供給配線である。抵抗１５０は、プルダウン抵抗である。
【０３０３】
本実施例のフォトセンサの駆動方法は、前述のフォトセンサ１００と同様であるため、ここでは省略する。また、本実施例のフォトセンサの動作については、図２に示すタイミングチャートを参照することができる。
【０３０４】
計算では、図２の時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させるために要する時間である、立ち下がり時間ＴＸＨ−Ｌによる、電荷保持ノードＦＤの電位を評価した。
【０３０５】
計算には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ、スパイス）の回路シミュレータを用いた。
【０３０６】
具体的には、定電流源１６１の電流量Ｉｄｉｏｄｅが０．１０ナノアンペア（ｎＡ）、０．３０ｎＡ、及び０．３４ｎＡのときに、下記の立ち下がり時間ＴＸＨ−Ｌをそれぞれ適用したフォトセンサの動作における、電荷保持ノードＦＤの電位を求めた。なお、Ｉｄｉｏｄｅの値は、フォトダイオード１０１に入射される光の強度に対応する。
【０３０７】
立ち下がり時間ＴＸＨ−Ｌは、従来例である０ナノ秒（ｎｓ）と、本発明の一態様を適用した例である、１ｎｓ、２ｎｓ、３ｎｓ、４ｎｓ、５ｎｓ、６ｎｓ、７ｎｓ、８ｎｓ、９ｎｓ、１０ｎｓ、２０ｎｓ、３０ｎｓ、４０ｎｓ、５０ｎｓ、６０ｎｓ、７０ｎｓ、８０ｎｓ、９０ｎｓ、及び１００ｎｓと、比較例である２００ｎｓの２１種類の値を用いた。
【０３０８】
その他の計算条件については以下の通りである。容量１６２は１フェムトファラド（ｆＦ）とし、蓄積動作を行う時間（図２における時刻Ｔ３から時刻Ｔ４の間の時間）は２．８ミリ秒とした。また、トランジスタ１０２、トランジスタ１０３、及びトランジスタ１０５のサイズ及び特性は同一とした。
【０３０９】
図９（Ａ）（Ｂ）に配線ＴＸの立ち下がり時間ＴＸＨ−Ｌと電荷保持ノードＦＤの電位の関係を示す。図９（Ｂ）は、図９（Ａ）のうち、立ち下がり時間ＴＸＨ−Ｌが０ｎｓ以上１０ｎｓ以下の範囲を拡大した図を示す。図９（Ａ）（Ｂ）において、横軸は、立ち下がり時間ＴＸＨ−Ｌ（単位：ｎｓ）を示す。また、縦軸は電荷保持ノードＦＤの電位（単位：Ｖ）を示す。
【０３１０】
図９（Ａ）（Ｂ）に示す通り、Ｉｄｉｏｄｅの値に関わらず、本発明の一態様を適用した例における電位は、従来例（ＴＸＨ−Ｌ＝０ｎｓ）における電位よりも高い値となった。
【０３１１】
また、Ｉｄｉｏｄｅの値が高い場合は、Ｉｄｉｏｄｅの値が低い場合に比べて、従来例と、本発明の一態様を適用した例との電位の値の差が大きく現れている。特に、Ｉｄｉｏｄｅが０．３４ｎＡのとき、従来例（ＴＸＨ−Ｌ＝０ｎｓ）の電位が−１６．２Ｖであるのに対し、本発明の一態様を適用した一例（ＴＸＨ−Ｌ＝１ｎｓ）の電位は−１３．８Ｖであった。つまり、フォトダイオード１０１に入射される光の強度が大きいときに、本発明の一態様を適用すると、特にクロックフィードスルーを抑制することができることが示唆された。
【０３１２】
また、Ｉｄｉｏｄｅが０．３４ｎＡの場合、比較例（ＴＸＨ−Ｌ＝２００ｎｓ）における電位は、従来例における電位よりも低い値となった。
【０３１３】
これらの結果から、配線ＴＸの立ち下がり時間ＴＸＨ−Ｌが０ｎｓより長く２００ｎｓよりも短いと、本実施例で用いたトランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制できることがわかった。
【０３１４】
また、ＴＸＨ−Ｌが２００ｎｓ以上であると、配線ＴＸのパルス信号の立ち下がりが緩やかすぎるため、クロックフィードスルー現象が発生することが示唆された。
【０３１５】
また、図１０に、定電流源１６１の電流量Ｉｄｉｏｄｅと、電荷保持ノードＦＤの電位との関係を示す。図１０において、縦軸は電荷保持ノードＦＤの電位（単位：Ｖ）を示し、横軸はＩｄｉｏｄｅ（単位：ｎＡ）を示す。また、図１０において、電荷保持ノードＦＤから全ての電荷が流出したときの電位は−１６．０５Ｖである。
【０３１６】
図１０において、従来例であるＴＸＨ−Ｌ＝０ｎｓの電位は、Ｉｄｉｏｄｅが０．３４ｎＡのところで、−１６．０５Ｖに達した。一方、本発明の一態様を適用した例であるＴＸＨ−Ｌ＝１０ｎｓの電位は、Ｉｄｉｏｄｅが０．３８ｎＡのところで、同じ−１６．０５Ｖに達した。
【０３１７】
つまり、従来例のフォトセンサは、Ｉｄｉｏｄｅが０〜０．３４ｎＡの範囲の光の強度に相当する電位に応じた信号を出力できる。そして、本発明の一態様を適用したフォトセンサは、それよりも幅の広い、Ｉｄｉｏｄｅが０〜０．３８ｎＡの範囲の光の強度に相当する電位に応じた信号を出力できる。
【０３１８】
この結果から、本発明の一態様を適用したフォトセンサは、従来例のフォトセンサに比べて、得られる画像データのコントラストが高いことが示唆された。
【実施例２】
【０３１９】
本実施例では、本発明の一態様の半導体装置である固体撮像装置の動作について図１１乃至図１３を用いて説明する。
【０３２０】
本実施例では、本発明の一態様を適用した構成例と、本発明を適用していない比較例と、の２つの固体撮像装置について説明する。本実施例で用いた固体撮像装置が備えるフォトセンサの構成について説明する。
【０３２１】
構成例の固体撮像装置が備えるフォトセンサは、図１３（Ａ）に示すフォトセンサ１１２である。
【０３２２】
フォトセンサ１１２において、フォトダイオード１０１は、ｉ層に入射した光に応じた電流を生成する動作を行う。増幅素子であるトランジスタ１０２は、電荷保持ノードＦＤの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ１０３は、フォトダイオード１０１による電荷保持ノードＦＤへの電荷蓄積を制御する。トランジスタ１０５は、フォトセンサの出力を制御する。電荷保持ノードＦＤは、フォトダイオード１０１が受ける光の量に応じて変化する電荷を保持する。
【０３２３】
また、図１３（Ａ）において、配線ＴＸは、トランジスタ１０３を制御する信号線である。配線ＳＥは、トランジスタ１０５を制御する信号線である。配線ＲＤは、電荷保持ノードＦＤの電位の初期化を制御する信号線である。配線ＯＵＴは、フォトダイオード１０１の電荷蓄積に応じた信号の出力配線である。配線ＶＳＳ、配線ＶＤＤは、電源供給配線である。抵抗１５０は、プルダウン抵抗である。容量１５１は、配線ＴＸに電気的に接続されている。
【０３２４】
比較例の固体撮像装置が備えるフォトセンサは、図１３（Ｂ）に示すフォトセンサ１１３である。フォトセンサ１１３は、容量１５１を備えていない点以外は、フォトセンサ１１２と同様の構成である。
【０３２５】
本実施例で用いた固体撮像装置が備えるフォトセンサの動作について説明する。本実施例のフォトセンサの動作については、図２に示すタイミングチャートを参照することができる。本実施例では、配線ＴＸの電位のうち、電位ＨＴＸを３Ｖとし、電位ＬＴＸを−１６Ｖとした。
【０３２６】
構成例の配線ＴＸの入力波形を図１１（Ａ）に示す。図１１（Ａ）に示す０ｍｓが、図２における時刻Ｔ４に相当する。具体的には、１μＦ（マイクロファラド）の容量１５１を用い、電位ＨＴＸから電位ＬＴＸへ比較例に比べて緩やかに変化するパルスとした。
【０３２７】
比較例の配線ＴＸの入力波形を図１１（Ｂ）に示す。図１１（Ｂ）に示す０ｍｓが、図２における時刻Ｔ４に相当する。具体的には、時刻０ｍｓにおいて、電位ＨＴＸから電位ＬＴＸに変化するパルスとした。
【０３２８】
なお、図１１（Ａ）（Ｂ）において、縦軸は、配線ＴＸの電位（単位：Ｖ）を示し、横軸は、時間（単位：ｍｓ）を示す。
【０３２９】
次に、フォトセンサ読み出し回路の構成について図１４を用いて説明する。本実施例で用いた固体撮像装置の表示部は、１０２４行７６８列の画素で構成され、表示素子は各行各列の画素に１個、フォトセンサは２行２列の画素に１個、を有する構成である。すなわち、表示素子は１０２４行７６８列、フォトセンサは５１２行３８４列で構成される。また、フォトセンサ出力信号線は２列を１組として表示装置外部に出力する。すなわち、２行４列の画素８個に挟まれるフォトセンサ計２個から出力を１個取得する。
【０３３０】
図１４に示すフォトセンサの走査線駆動回路は、同時に画素４行分（すなわちフォトセンサ２行分）を駆動し、選択行を画素２行分に相当するフォトセンサ１行分ずつシフトさせていく駆動方法を行う。ここで、各行のフォトセンサは、走査線駆動回路が選択行のシフトを２回行う期間、連続して選択されることになる。なお、フォトセンサの出力信号線３４３には、同時に２行分のフォトセンサの出力が重畳されることになる。また、選択行のシフトを５１２回繰り返すことで、全フォトセンサを駆動することができる。
【０３３１】
フォトセンサ読み出し回路は、図１４に示すように、画素２４列に１個ずつセレクタを有する。セレクタは、表示部におけるフォトセンサの出力信号線３４３について２列分を１組とする１２組から１組を選択して出力を取得する。すなわち、フォトセンサ読み出し回路全体で、セレクタを３２個有し、同時に３２個の出力を取得する。各々のセレクタによる選択を１２組全てに対して行うことで、フォトセンサ１行分に相当する合計３８４個の出力を取得することができる。セレクタによる１２組の選択を、フォトセンサの走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得ることができる。
【０３３２】
本実施例では、図１４に示すように、アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設けたアンプを用いて増幅した後にＡＤ変換器を用いてデジタル信号に変換する構成を採用した。
【０３３３】
図１２に本実施例の固体撮像装置を用いて黒い被写体と白い被写体の撮像をそれぞれ行った結果のヒストグラムを示す。図１２において、縦軸は画素数（単位なし）を示し、横軸はＡＤ変換器の出力電圧（単位：Ｖ）を示す。
【０３３４】
比較例の固体撮像装置は、黒い被写体を撮像した結果が図１２（Ｂ）に実線で表され、白い被写体を撮像した結果が、図１２（Ｂ）に破線で表されている。さらに、実際に得られた黒い被写体の画像を図１５（Ｃ）に示し、白い被写体の画像を図１５（Ｄ）に示す。図１２（Ｂ）及び図１５（Ｃ）（Ｄ）からわかるように、黒と白のコントラストはわずかな違いであった。
【０３３５】
一方、構成例の固体撮像装置は、黒い被写体を撮像した結果が、図１２（Ａ）に実線で表され、白い被写体を撮像した結果が、図１２（Ａ）に破線で表されている。さらに、実際に得られた黒い被写体の画像を図１５（Ａ）に示し、白い被写体の画像を図１５（Ｂ）に示す。図１２（Ａ）及び図１５（Ａ）（Ｂ）からわかるように、比較例に比べて、黒と白のコントラストが高いことがわかった。
【０３３６】
これらの結果から、固体撮像装置に、配線ＴＸと電気的に接続する容量を設け、該容量を用いて、配線ＴＸの電位が電位ＨＴＸから電位ＬＴＸへ緩やかに変化するパルスを入力することで、トランジスタ１０３の寄生容量に起因する電荷保持ノードＦＤの電位変化（クロックフィードスルー）を抑制できることが示唆された。
【０３３７】
以上のように、本発明の一態様を適用することで、小型でコントラストの高い画像データを取得することができるフォトセンサを用いた半導体装置を実現することができる。
【実施例３】
【０３３８】
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図３１を用いて説明する。
【０３３９】
図３１は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図及び断面図である。図３１（Ａ）にトランジスタの上面図を示す。また、図３１（Ｂ）に図３１（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
【０３４０】
図３１（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた下地絶縁層２１０２と、下地絶縁層２１０２の周辺に設けられた保護絶縁膜２１０４と、下地絶縁層２１０２及び保護絶縁膜２１０４上に設けられた高抵抗領域２１０６ａ及び低抵抗領域２１０６ｂを有する酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設けられたゲート絶縁層２１０８と、ゲート絶縁層２１０８を介して酸化物半導体膜２１０６と重畳して設けられたゲート電極２１１０と、ゲート電極２１１０の側面と接して設けられた側壁絶縁膜２１１２と、少なくとも低抵抗領域２１０６ｂと接して設けられた一対の電極２１１４と、少なくとも酸化物半導体膜２１０６、ゲート電極２１１０及び一対の電極２１１４を覆って設けられた層間絶縁膜２１１６と、層間絶縁膜２１１６に設けられた開口部を介して少なくとも一対の電極２１１４の一方と接続して設けられた配線２１１８と、を有する。
【０３４１】
なお、図示しないが、層間絶縁膜２１１６及び配線２１１８を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜２１１６の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
【０３４２】
本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
【実施例４】
【０３４３】
本実施例では、実施例３とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図３２を用いて説明する。
【０３４４】
図３２は、本実施例で作製したトランジスタの構造を示す上面図及び断面図である。図３２（Ａ）はトランジスタの上面図である。また、図３２（Ｂ）は図３２（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
【０３４５】
図３２（Ｂ）に示すトランジスタは、基板６０００と、基板６０００上に設けられた下地絶縁層６０２０と、下地絶縁層６０２０上に設けられた酸化物半導体膜６０６０と、酸化物半導体膜６０６０と接する一対の電極６１４０と、酸化物半導体膜６０６０及び一対の電極６１４０上に設けられたゲート絶縁層６０８０と、ゲート絶縁層６０８０を介して酸化物半導体膜６０６０と重畳して設けられたゲート電極６１００と、ゲート絶縁層６０８０及びゲート電極６１００を覆って設けられた層間絶縁膜６１６０と、層間絶縁膜６１６０に設けられた開口部を介して一対の電極６１４０と接続する配線６１８０と、層間絶縁膜６１６０及び配線６１８０を覆って設けられた保護膜６２００と、を有する。
【０３４６】
基板６０００としてはガラス基板を、下地絶縁層６０２０としては酸化シリコン膜を、酸化物半導体膜６０６０としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４０としてはタングステン膜を、ゲート絶縁層６０８０としては酸化シリコン膜を、ゲート電極６１００としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６０としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線６１８０としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜６２００としてはポリイミド膜を、それぞれ用いた。
【０３４７】
なお、図３２（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１００と一対の電極６１４０との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６０に対する一対の電極６１４０のはみ出しをｄＷと呼ぶ。
【０３４８】
本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３４９】
１００ フォトセンサ
１０１ フォトダイオード
１０２ トランジスタ
１０３ トランジスタ
１０５ トランジスタ
１０７ トランジスタ
１１０ フォトセンサ
１１１ フォトセンサ
１１２ フォトセンサ
１１３ フォトセンサ
１５０ 抵抗
１５１ 容量
１６１ 定電流源
１６２ 容量
１６３ ｐｉｎフォトダイオード
３４３ 出力信号線
６０１ ゲート電極層
６０２ ゲート絶縁層
６０３ 酸化物半導体層
６０５ａ ソース電極層
６０５ｂ ドレイン電極層
６０７ 絶縁層
６２０ トランジスタ
６２７ チャネル保護層
６３０ トランジスタ
６３６ａ ソース配線層
６３６ｂ ドレイン配線層
６３７ 下地絶縁層
６４０ トランジスタ
６５０ トランジスタ
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ フォトダイオード
７０５ トランジスタ
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁層
７１５ 酸化物半導体層
７１６ 導電膜
７１７ 導電膜
７１８ 導電膜
７１９ 導電膜
７２０ 導電膜
７２１ 導電膜
７２２ 絶縁膜
７２４ トランジスタ
７２７ 領域
７２８ 領域
７２９ 領域
１０１０ 下地絶縁層
１０３０ａ 半導体領域
１０３０ｂ 半導体領域
１０３０ｃ 半導体領域
１０４０ ゲート絶縁層
２１００ 基板
２１０２ 下地絶縁層
２１０４ 保護絶縁膜
２１０６ 酸化物半導体膜
２１０６ａ 高抵抗領域
２１０６ｂ 低抵抗領域
２１０８ ゲート絶縁層
２１１０ ゲート電極
２１１２ 側壁絶縁膜
２１１４ 電極
２１１６ 層間絶縁膜
２１１８ 配線
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ 操作キー
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
５４０１ 筐体
５４０２ 表示部
５４０３ 音声入力部
５４０４ 音声出力部
５４０５ 操作キー
５４０６ 受光部
６０００ 基板
６０２０ 下地絶縁層
６０６０ 酸化物半導体膜
６０８０ ゲート絶縁層
６１００ ゲート電極
６１４０ 電極
６１６０ 層間絶縁膜
６１８０ 配線
６２００ 保護膜
【特許請求の範囲】
【請求項１】
受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法。
【請求項２】
請求項１において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなるフォトセンサの駆動方法。
【請求項３】
受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法。
【請求項４】
請求項３において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置の駆動方法。
【請求項５】
受光素子、トランジスタ、及び前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有し、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置。
【請求項６】
請求項５において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置。
【請求項７】
請求項５又は請求項６に記載の半導体装置を備える電子機器。
【請求項１】
受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法。
【請求項２】
請求項１において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなるフォトセンサの駆動方法。
【請求項３】
受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法。
【請求項４】
請求項３において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置の駆動方法。
【請求項５】
受光素子、トランジスタ、及び前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有し、
導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置。
【請求項６】
請求項５において、
前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置。
【請求項７】
請求項５又は請求項６に記載の半導体装置を備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１６】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図１５】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１６】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図１５】
【図１７】
【図１８】
【公開番号】特開２０１２−２５７１９１（Ｐ２０１２−２５７１９１Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−２５８８２７（Ｐ２０１１−２５８８２７）
【出願日】平成２３年１１月２８日（２０１１．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年１１月２８日（２０１１．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]