【課題】 従来よりも総工程数を減少でき、且つ動作特性及び信頼性を改善することができる半導体装置及びその製造方法を提供することにある。
【解決手段】 基板１０に直接または下地膜１２を介してアイランド状に形成された、活性層として機能する半導体膜４５と、この半導体膜４５内に形成された一対のソース・ドレイン領域２０ａ及び２０ｂとを備える。一対のソース・ドレイン領域２０ａ及び２０ｂは、半導体膜４５のソース・ドレイン領域２０ａ及び２０ｂ以外の部分よりも薄くされており、その厚さの差が１０オングストローム〜１００オングストロームの範囲内に設定されている。 （もっと読む）

【課題】シリコン基板の表面から非常に浅い領域に高濃度の不純物を導入することができる半導体装置の製造方法を提供する。
【解決手段】ｐ型シリコン基板１上の所定の位置に形成された所定形状のゲート絶縁膜４とゲート電極５を含むゲート構造のゲート長方向両側に浅い接合のソース／ドレイン領域を形成する半導体装置の製造方法であって、ソース／ドレイン領域の形成領域を、所定の深さにエッチングするエッチング工程と、ｐ型シリコン基板１上に所定の組成の³⁰Ｓｉ層を堆積させ、ソース／ドレイン領域の形成領域に³⁰Ｓｉ層２１を選択エピタキシャル成長させる³⁰Ｓｉ層形成工程と、ｐ型シリコン基板１に中性子線５０を照射して、³⁰Ｓｉ層２１中に所定の濃度の³¹Ｐを形成する中性子線照射工程と、を含む。 （もっと読む）

【課題】 レーザーアニールの熱によっても、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難くさせる薄膜トランジスタ搭載パネルの製造方法を提供する。
【解決手段】 プラスチック基板１１を熱処理又は真空処理する工程と、熱処理又は真空処理されたプラスチック基板１１上にアモルファスシリコン薄膜２１ａを形成する工程と、アモルファスシリコン薄膜２１ａをレーザーアニール２２してポリシリコン薄膜２１ｐを形成する工程と、ポリシリコン薄膜２１ｐの所定領域に不純物イオンを添加した後にレーザーアニール２５することによって熱活性化して不純物拡散領域１３ｓ，１３ｄを形成する工程とを有する。熱処理としては、９０℃以上２００℃以下の範囲内で１０分以上の条件で行われることが好ましく、真空処理としては、１×１０^−３Ｐａ以上１×１０^−５Ｐａ以下の範囲内で６０分以上の条件で行われることが好ましい。 （もっと読む）

【課題】 レーザーアニールによる熱によっても、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難い構造からなる薄膜トランジスタ搭載パネル及びその製造方法を提供する。
【解決手段】 プラスチック基板上に形成されたアモルファスシリコンをレーザーアニールしてポリシリコン薄膜を形成し、そのポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールによって熱活性化してなる薄膜トランジスタ搭載パネルであって、プラスチック基板とポリシリコン薄膜との間に、レーザーアニール時にプラスチック基板側に伝わる熱を緩衝する熱緩衝膜を形成する。その熱緩衝膜の厚さをＴ（μｍ）、熱緩衝膜の材料の比熱をＣ（Ｊ／（ｇ・Ｋ））、熱緩衝膜の材料の比重をρ（ｇ／ｃｍ^３）、熱緩衝膜の材料の熱伝導率をκ（Ｗ／（ｍ・Ｋ））としたとき、Ｔ≧１．０２×κ／（Ｃ×ρ）の関係を満たす。 （もっと読む）

【課題】基板浮遊効果の抑制、およびオフリーク電流の低減化を、実用上充分なレベルで同時に達成すること
【解決手段】 絶縁体１２ｂ上の半導体層１２ｃに設けられたｐ型の素子形成領域１８にイオン注入された、ｎ型の第１ドーパントを、アニールにより活性化することで形成されたソース領域２０、ドレイン領域２２、およびボディ領域２４とを備える半導体装置を製造するにあたり、第１ドーパントのイオン注入に先立ち、（ａ）ボディ領域の形成予定領域内の領域であって、形成されるべきソースおよびドレイン領域との境界領域へのＡｒのイオン注入と、（ｂ）第１ドーパントの活性化のためのアニールよりも高温で、Ａｒのイオン注入により生じた結晶の欠陥を部分的に回復させるための高温アニールとを行う。 （もっと読む）

【課題】 ＴＦＴ製造工程中に加わる各種の熱履歴によっても、プラスチック基板上に形成された薄膜トランジスタがそのプラスチック基板とバッファ層との界面剥離に基づいて剥離することのない薄膜トランジスタ搭載パネルを提供する。
【解決手段】 プラスチック基板１０上にバッファ層１２を介してポリシリコン薄膜１３が形成されてなる薄膜トランジスタ搭載パネルにおいて、プラスチック基板１０とバッファ層１２との間に無機密着層１１を形成する。無機密着層１１は、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかであることが好ましく、バッファ層１２は酸化シリコンであることが好ましい。 （もっと読む）

【課題】 混合結晶配向のチャネル及びソース／ドレイン領域をもつ電界効果トランジスタを提供すること。
【解決手段】 ハイブリッド配向基板は、ｎ型電界効果トランジスタ（ｎＦＥＴ）が電子移動度に最適な半導体の配向内に配置され、ｐ型電界効果トランジスタ（ｐＦＥＴ）が正孔移動度に最適な半導体の配向内に配置される、相補型金属酸化膜半導体（ＣＭＯＳ）回路の製造を可能にする。本発明は、最適な半導体の配向内に完全に形成されたＦＥＴの性能利点が、デバイスのチャネルを最適な配向をもつ半導体内に配置することを必要とするだけで実現できることを開示する。様々な新しいＦＥＴ構造体が説明され、その全ては、ＦＥＴのチャネルは、ＦＥＴのソース及び／又はドレインとは異なる配向を有するという特徴を備えている。これらの新しいＦＥＴを組み込むことができるハイブリッド基板は、その製造方法と共に説明される。 （もっと読む）

【課題】本発明はシリコン基板内部にブリスター（ｂｌｉｓｔｅｒ）を形成することで、バルク（ｂｕｌｋ）構造及びＳＯＩ構造の短所を同時に改善することができるＳＯＮ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｎｏｔｈｉｎｇ） ＭＯＳＦＥＴ及びその製造方法を提供する。
【解決手段】シリコン基板の上部両側に形成された素子分離絶縁膜、素子分離絶縁膜の間のシリコン基板表面に順に形成されたゲート絶縁膜とゲート電極、ゲート絶縁膜と素子分離絶縁膜の間のシリコン基板上部に形成されたソース領域とドレイン領域、ゲート絶縁膜下部のシリコン基板内部に形成されたブリスター、ブリスターとソース領域及びドレイン領域によって取り囲まれるシリコン基板内部のシリコンチャンネルを含み、ブリスターは水素またはヘリウムイオンで形成される。 （もっと読む）

【課題】ソース／ドレイン領域におけるシリコンの抵抗率が、トランジスタの性能が得られるほど十分に低下した半導体装置を実現する。
【解決手段】本発明の半導体装置の製造方法では、ガラス基板上にシリコン集積回路を作製する方法であって、ガラス基板を用意する工程１４と、ガラス基板上にシリコン層を作製する工程２２と、シリコン層の活性領域にイオンを注入する工程４２と、シリコン層を熱パッド材で覆う工程５０と、ガラス基板をその熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる工程５２と、熱パッド材を除去する工程５４と、シリコン集積回路を完成させる工程５６とを含む。 （もっと読む）

【課題】高耐圧型半導体装置の構造の改良を図ることにより“ＯＦＦ”状態において高耐圧であり、かつ、“ＯＮ”状態において低抵抗な高耐圧型半導体装置を提供する。
【解決手段】ｎ^-不純物拡散領域４がソース領域３を覆うように形成されている。これにより、ｎ^-エピタキシャル層２の空乏層化を促進することができる。したがって、“ＯＦＦ”状態において、高耐圧が可能な高耐圧型半導体装置を提供することが可能となる。 （もっと読む）

【課題】高耐圧型半導体装置の構造の改良を図ることにより“ＯＦＦ”状態において高耐圧であり、かつ、“ＯＮ”状態において低抵抗な高耐圧型半導体装置を提供する。
【解決手段】ドレイン領域１６の内部にｎ型の不純物拡散領域１５が形成され、さらに、ドレイン電極１２は、ｎ型の不純物拡散領域１５に接続されている。これにより、ドレイン領域１６に達したホール電流はｎ型の不純物拡散領域１５に注入される。その結果、このｎ型の不純物拡散領域１５からドレイン領域を通ってｎ^-エピタキシャル層２へ電子電流が流れ出す。したがって、ソース電極１１とドレイン電極１２との間でホール電流と電子電流が同時に流れる形で高耐圧型半導体装置が“ＯＮ”状態となるために、“ＯＮ”状態における抵抗を大幅に削減することが可能となる。 （もっと読む）

【課題】短チャネル効果によるリーク電流の低減に優れた半導体装置およびその製造方法を提供する。
【解決手段】単結晶半導体基板上に形成された電界効果トランジスタの作成過程において、エクステンション領域を形成するために不純物を導入するとともに、単結晶格子を崩してアモルファス化させる。または、不純物および原子量の大きい元素を導入することによって、単結晶格子を崩してアモルファス化させる。そして、パルス幅が１ｆｓ以上１０ｐｓ以下、かつ波長が３７０ｎｍ以上６４０ｎｍ以下のレーザビームを照射することにより、アモルファス化した部分のみを選択的に活性化させ、エクステンション領域を２０ｎｍ以下の厚さで形成する。 （もっと読む）

【課題】製造工程に新たな専用工程の追加を伴うことなく、オン抵抗と降伏電圧とのトレードオフの関係（相反関係）を打破して、オン抵抗を低く維持しながら降伏電圧（耐圧）を高めることのできる半導体装置およびその製造方法を提供する。
【解決手段】チャネルとなる不純物領域、すなわちチャネル領域Ｐ１１についてはこれを、ゲート電極１４の直下にあたる部分の不純物濃度が選択的に高められた濃度分布をもつものとし、ドレインとなる不純物領域、すなわちドレイン領域Ｎ１２についてはこれを、配線とのコンタクト部分（ドレイン層Ｎ１２ｂ）を除く全域にわたって均一な濃度分布をもつものとする。さらに、チャネル領域Ｐ１１の近傍にＬＯＣＯＳ酸化膜１２を設け、チャネル領域Ｐ１１に隣接してＬＯＣＯＳ酸化膜１２のチャネル側端辺に電流経路を形成するようなドリフト層Ｎ１２ａを形成する。 （もっと読む）

【課題】ソース・ドレイン領域の占有面積が小さい半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１９１０は、素子分離領域１０１と活性領域１０２とを有する半導体基板１００と、活性領域１０２上にゲート絶縁膜１０３を介して設けられ、側壁の少なくとも一部がゲート電極側壁絶縁膜１０５で覆われたゲート電極１０４と、ゲート電極１０４の両側にゲート電極側壁絶縁膜１０５を介してそれぞれ設けられたソース領域１０６およびドレイン領域１０６とを備えている。ソース領域１０６およびドレイン領域１０６の少なくとも一方は、コンタクト配線と接触するための第２の面を有し、第２の面は、第１の面ＡＡ’に対して傾いており、第２の面は、素子分離領域の表面と８０度以下の角度で交差する。 （もっと読む）

【課題】 寄生抵抗が低く、良好な性質を有する半導体装置およびその製造方法を提供する。
【解決手段】 本発明にかかる半導体装置１００の製造方法は、（ａ）絶縁層８上に設けられた半導体層１０の上方にゲート絶縁層２０を形成する工程と、（ｂ）前記ゲート絶縁層２０の上方にゲート電極２２を形成する工程と、（ｃ）前記半導体層１０に不純物を導入することにより、ソース領域２６およびドレイン領域１４を形成する工程と、（ｄ）前記半導体層１０にフッ素を導入することにより第１のフッ素含有領域５０、５２を形成する工程と、（ｅ）前記半導体層１０の半導体と遷移金属を反応させることにより、低抵抗半導体金属合金層３２、３４を形成する工程と、を含む。 （もっと読む）

【課題】 情報の読み出し時に、チャネル領域からの多数キャリアの放出による情報の変化と情報の保持時間の短縮を防止し、高速動作の可能な半導体記憶装置を提供する。
【解決手段】 半導体基板３上にチャネル領域４を直立に設け、このチャネル領域４の少なくとも一端にソース／ドレイン層５（６）を設け、チャネル領域４の両側面にゲート絶縁膜７、８を介して第１及び第２のゲート電極９、１０を設ける。そして、チャネル領域４に情報の書き込みを行い、その情報の読み出しは、チャネル領域４とソース／ドレイン層５、６間のｐｎ接合を逆方向バイアス状態にしておき、第１及び第２のゲート電極９、１０に所定電位を印加することにより両ゲート電極９、１０間に流れるトンネル電流量を検知することによって行う。 （もっと読む）

【課題】 真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。
【解決手段】 まず、真性酸化亜鉛からなる半導体薄膜８の上面全体に保護膜９を形成し、その上に上層絶縁膜１２を成膜する。次に、上層絶縁膜１２および保護膜９にコンタクトホール１０、１１を形成する。この場合、チャネル長Ｌは２つのコンタクトホール１０、１１間の間隔により決定され、チャネル幅Ｗはコンタクトホール１０、１１の所定方向の寸法により決定される。これにより、半導体薄膜８にサイドエッチングがやや生じても、チャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはない。 （もっと読む）

【課題】 犠牲スペーサを利用して歪みチャネル電界効果トランジスタを製造するための構造体及び方法
【解決手段】 ゲート積層体（２９）と、ゲート積層体（２９）の側壁上に配置される１対の第１のスペーサ（３２）と、ゲート積層体（２９）の両側に配置され、それから第１の間隔を置かれる１対の半導体合金領域（３９）とを含む電界効果トランジスタ（ＦＥＴ）（１０）が提供される。ＦＥＴ（１０）のソース及びドレイン領域（２４）は少なくとも部分的に半導体合金領域（３９）内に配置され、１対の第１のスペーサ（３２）の対応するスペーサによってゲート積層体（２９）から、第１の間隔とは異なり得る第２の間隔を置かれる。ＦＥＴ（１０）はまた、第１のスペーサ（３２）の上に配置される第２のスペーサ（３４）と、少なくとも部分的に半導体合金領域（３９）の上に重なるシリサイド領域（４０）とを含むことができるが、ここでシリサイド領域（４０）は第１及び第２のスペーサ（３２、３４）によってゲート積層体（２９）から間隔を置かれる。 （もっと読む）

半導体デバイスの性能が向上する方法及び装置が提供される。一実施形態において、第１の電流領域（６４、７６、２３）、チャンネル領域及び第２の電流領域（７５、３３、６６）が互いに隣接している。第２の電流領域（７５、３３、６６）は、第１の電流領域（６４、７６、２３）における第１の元素の含有量より大きい合金の第１の元素の含有量を有し、第２の電流領域（７５、３３、６６）は、チャンネル領域における第１の元素の含有量より大きい第１の元素の含有量を有している。さらに、合金は第２の元素を含み、第１の元素は第１の価電子数を有し、第２の元素は第２の価電子数を有している。さらに、第１の価電子数及び第２の価電子数の合計は８である。
（もっと読む）

【課題】 良質のｐｏｌｙ−Ｓｉの製造及びそれを利用する半導体素子の製造方法を提供する。
【解決手段】 基板１に形成されたａ−Ｓｉ膜３に中性イオンを注入した後、熱処理による多結晶化を行うｐｏｌｙ−Ｓｉ（多結晶シリコン）、多結晶シリコン層を含んだ半導体素子、及び多結晶シリコン活性層上に形成されたゲート絶縁層上に形成されるゲートを備えたＴＦＴの製造方法であって、熱処理時に高エネルギーであるａ−Ｓｉを多結晶化でき、一方では、熱に弱いプラスチック等にも良質のｐｏｌｙ−Ｓｉを形成でき、シリコン及びガラスのように熱に強い基板、またはプラスチックのように熱に弱い基板に良質の多結晶を形成できる。 （もっと読む）