【課題】ＦｉｎＦＥＴにおいて、従来のＦｉｎＦＥＴの構造に比してさらにチャネルに応力を印加することができる半導体装置を提供すること。
【解決手段】Ｓｉ基板１と、フィン１１、フィン１１の延在方向に平行な面上にゲート絶縁膜１３を介して形成される所定の幅のゲート電極１４、およびフィン１１の延在方向に平行な面上のゲート電極１４の両側に形成されるソース／ドレイン領域を含むＦｉｎＦＥＴ１０ｎ，１０ｐと、を備え、ゲート電極１４上に形成され、応力印加層３１，３２の形成温度と室温での線膨張係数の差が、フィン１１の形成温度と室温での線膨張係数の差と異なる導電性材料によって形成される応力印加層３１，３２と、応力印加層３１，３２上に形成され、フィン１１よりもヤング率の大きい導電性材料からなるプラグ層３３，３４と、を備える。 （もっと読む）

【課題】 絶縁ゲート電界効果トランジスタ（１００，１００Ｖ，１４０，１５０，１５０Ｖ，１６０，１７０，１７０Ｖ，１８０，１８０Ｖ，１９０，２１０，２１０Ｗ，２２０，２２０Ｕ，２２０Ｗ，３８０，４８０，５００，５１０，５３０又は５４０）は、そのソース／ドレインゾーンと隣接するボディ物質（１０８，２６８又は５６８）との間のＰＮ接合に沿っての寄生容量を減少させるためにそのソース／ドレインゾーンの内の一つ（１０４，２６４又は５６４）下側にハイポアブラプトな垂直ドーパントプロフィルを有している。
【解決手段】 特に、該ボディ物質の導電型を画定する半導体ドーパントの濃度は、そのソース／ドレインゾーンから下方へ該ソース／ドレインゾーンよりも上部半導体表面下側に１０倍を超えて一層深いものではない下側のボディ物質位置へ移る場合に、少なくとも１０の係数だけ減少する。該ボディ物質は、好適には、他方のソース／ドレインゾーン（１０２，２６２又は５６２）に沿って位置されている一層高度にドープされたポケット部分（１２０，２８０又は５８０）を包含している。通常ドレインとして機能する最初に述べたソース／ドレインゾーン下側のハイポアブラプトな垂直ドーパントプロフィルと、通常ソースとして機能する２番目に述べたソース／ドレインゾーンに沿っての該ポケット部分との結合が、結果的に得られる非対称トランジスタを特に高速アナログ適用例に適したものとさせることを可能とさせる。 （もっと読む）

【課題】高速動作が可能な高信頼性のアクティブマトリクス方式の表示装置を提供する。
【解決手段】絶縁性基板１０１上に成膜したＳｉ窒化膜１０２、Ｓｉ酸化膜１０３の上に非晶質Ｓｉ膜１０４を成膜する。非晶質Ｓｉ膜１０４は脱水素処理される（図１の（ａ)）。この非晶質Ｓｉ膜１０４に炭酸ガスレーザーによるアニールと同時にＵＶ光を照射することで結晶化率が９０％以上、表面の凹凸差が１０ｎｍ以下の結晶化Ｓｉ膜が得られる（図１の（ｃ)）。この結晶化Ｓｉ膜を用いて表示装置のための薄膜トランジスタ等の半導体素子を形成する。炭酸ガスレーザーのみでのアニールでは結晶化率が９０％以上の結晶化Ｓｉ膜を得るためには３５０℃以上の基板加熱が必要である（図１の（ｂ））。 （もっと読む）

【課題】ダングリングボンドの発生を抑制することを課題とする。
【解決手段】半導体膜を形成し、前記半導体膜に、一導電性を有する不純物元素を添加して、前記半導体膜中に、不純物領域、及び、チャネル形成領域を形成し、前記島状半導体上に、ゲート絶縁膜及びゲート電極を形成し、前記半導体膜、ゲート絶縁膜、ゲート電極を覆って、フッ素を含む絶縁膜を形成し、前記半導体膜、前記フッ素を含む絶縁膜を加熱し、前記フッ素を含む絶縁膜を加熱した後に、前記フッ素を含む絶縁膜上に、前記不純物領域に電気的に接続される配線を形成する半導体装置の作製方法に関するものである。前記フッ素を含む絶縁膜は、フッ素を含む酸化珪素膜、フッ素と窒素を含む酸化珪素膜、フッ素を含む窒化珪素膜のいずれか１つである。 （もっと読む）

薄いＳＯＩの集積化のためのＭＯＳトランジスタ（１００）およびそのようなＭＯＳトランジスタの製造方法が提供される。１つの例示的方法においては、埋め込み絶縁層（１０４）を覆うようにシリコン層（１０６）を設け、このシリコン層上にシリコンを含む材料層（１０８）をエピタキシャル成長させるステップを含む。このシリコンを含む材料層内にトレンチ（１１２）がエッチングされ、シリコン層が露出される。ＭＯＳトランジスタゲートスタック（１４８）はトレンチ内に形成される。このＭＯＳトランジスタゲートスタックは、ゲート絶縁体（１３８）とゲート電極（１４０）とを含む。ゲートスタックを注入マスクとして使用して、シリコンを含む材料層内に導電性決定型イオン（１４２）が注入される。
（もっと読む）

【課題】３層以上の配線を接続する際に、最も効率的にかつ最小面積で接続を行えるコンタクト構造を実現可能な半導体装置およびその製造方法、並びに表示装置を提供する。
【解決手段】基板２０１上に３層以上のｎ層の導電層２０２〜２０４が積層して形成され、ｎ層の導電層がコンタクトパターンを介して接続され、コンタクトパターンが形成される一つの主コンタクト領域には、（ｎ−１）個の導電層２０２，２０３を接続する（ｎ−１）個の接続領域２１１，２１２を有し、（ｎ−１）個の導電層のうち基板２０１に対する積層方向（基板２０１の主面に対する法線方向）において第１層より上層の導電層は、その終端部がコンタクトパターンＣＰＴＮの縁の一部に臨むように形成され、（ｎ−１）個の導電層は、第ｎ層の導電層により電気的に接続されている。第ｎ層の導電層は、コンタクトパターンＣＰＴＮであるコンタクト孔を埋めつくよう形成されている。 （もっと読む）

【課題】ＳＯＩ基板の作製時に発生する金属汚染の影響を抑える。
【解決手段】半導体基板に水素イオンを照射し損傷領域を形成した後、ベース基板と半導体基板を接合させる。加熱処理を行って、半導体基板を劈開させＳＯＩ基板を作製する。ＳＯＩ基板の半導体層をエッチングにより素子分離する。素子分離された半導体層に、Ａｒなどの第１８族元素と、ドナーまたはアクセプタとなる不純物元素とを添加し、ｎ型またはｐ型のゲッタリングサイト領域を形成する。加熱処理を行って、半導体層中の金属元素をゲッタリングサイト領域にゲッタリングさせる。水素イオンの照射工程で、水素イオンと共に金属イオンが半導体基板中に打ち込まれても、ゲッタリング処理によって、金属汚染の影響を抑えることができる。したがって、水素イオンの照射をイオンドーピング法で積極的に行うことができる。 （もっと読む）

【課題】ゲート絶縁耐性を向上させる半導体装置を提供する。
【解決手段】本発明に係る半導体装置３０は、基板３１と、基板３１上に形成された絶縁膜（３２、３３）と、絶縁膜（３２、３３）上に形成された島状の多結晶半導体層（ポリシリコン層３５）と、多結晶半導体層（ポリシリコン層３５）上に形成され、純水に対する接触角が１０°以下であり、且つ膜厚が０．５ｎｍ以下の第１酸化膜３６と、第１酸化膜３６上に形成されたゲート絶縁膜３８と、ゲート絶縁膜３８上に形成されたゲート電極３９と、を有するものである。 （もっと読む）

【課題】Ａｌ合金膜と透明画素電極との接触電気抵抗を低減でき、耐熱性にも優れているため、Ａｌ合金膜を透明画素電極に直接接触させることができ、しかも、Ａｌ合金の電気抵抗率も一層低減され、生産性もより高められたダイレクトコンタクト技術を提供する。
【解決手段】基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法である。Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、基板の温度を合金元素の析出温度以上に制御してＡｌ合金膜の形成を行う。 （もっと読む）

【課題】バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜を導電性酸化膜に対し直接且つ確実に接触することだけでなく、Ａｌ合金膜に対し、比較的低い熱処理温度を適用した場合でも、電気抵抗率を低減でき、且つ導電性酸化膜と直接接触したときの接触電気抵抗も低減でき、更には優れた耐熱性と耐食性を達成することのできる技術を提供する。
【解決手段】Ａｌ合金膜の上に導電性酸化膜が直接接触する構成を備えた表示装置において、該Ａｌ合金膜が、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有するように調整する。 （もっと読む）

【課題】Ａｌ合金膜の腐食を抑制できる表示装置の製造方法を提供すること。
【解決手段】Ａｌ合金膜上に、フォトリソグラフィー法によって絶縁膜をパターン形成する工程を含む表示装置の製造方法であって、前記Ａｌ合金膜は、Ａｌより貴な金属元素を含むものであり、アミン類を含む有機剥離液で絶縁膜上のフォトレジストを除去し、次いでヒドロキシル基とホルミル基とを有する芳香族化合物および／またはヒドロキシル基とカルボキシル基とを有する芳香族化合物を含む洗浄水で洗浄することを特徴とする表示装置の製造方法。 （もっと読む）

【課題】ＣＭＩＳ構造の半導体装置において、ｎ型およびｐ型ＭＩＳＥＦＥＴの界面抵抗を低減する半導体装置の製造方法および半導体装置を提供する。
【解決手段】第１の半導体領域上にｎ型ＭＩＳＦＥＴのゲート絶縁膜およびゲート電極を形成し、第２の半導体領域上にｐ型ＭＩＳＦＥＴのゲート絶縁膜およびゲート電極を形成し、第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、第１の半導体領域上にＮｉを含む第１の金属を堆積した後、第１の熱処理によって第１のシリサイド層を形成し、第１のシリサイド層上および第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第２の熱処理によって、第１のシリサイド層を厚膜化するとともに、第２のシリサイド層を形成し、第２のシリサイド層にＢまたはＭｇをイオン注入した後、第３の熱処理を加えることを特徴とする半導体装置の製造方法および半導体装置。 （もっと読む）

集積回路レイアウトにおいて、レイアウトによって誘起される閾値電圧の変動を自動的に推定する方法。前記方法は、解析のために前記レイアウト内の拡散領域を選択する工程で始まる。続いて、システムが、選択された領域のＳｉ／ＳＴＩエッジと、チャネル領域と、前記チャネル領域に結合するゲート／Ｓｉエッジを特定する。次に、特定されたチャネル領域夫々における閾値電圧の変動を特定する。この工程には、縦方向の効果による閾値電圧変動を計算する工程と、横方向の効果による閾値電圧変動を計算する工程と、縦方向と横方向の変動を組み合わせて全体の変動を計算する工程が必要である。最後に、個々のチャネルにおける変動を組み合わせることにより変動の合計が決定される。
（もっと読む）

【課題】コンタクト抵抗の低減を図る。
【解決手段】基板上に、導電層４０２と、透明電極９ａと、前記導電層と透明電極との間に形成される層間絶縁膜４４と、前記導電層と前記透明電極とをコンタクト部において電気的に接続するために前記層間絶縁膜に開孔されたコンタクトホール８９と、少なくとも前記コンタクト部において、前記導電層と前記透明電極との間に設けられる酸化チタン膜１７と、を具備したことを特徴とする。 （もっと読む）

【課題】異なる金属酸化膜を複数積層させてなる絶縁膜について、当該絶縁膜の誘電率を高めることができる絶縁膜の製造方法を提供する。
【解決手段】基板１１上に、第１の電極１２を形成し、その上に、酸化アルミニウム膜と酸化チタン膜とが積層された積層膜よりなる絶縁膜１３を形成した後、この絶縁膜１３に対して、当該絶縁膜１３の透過率が１０〜８０％になる波長を持つレーザーＬを照射する。それにより、絶縁膜１３の容量を大きくし誘電率を高める。 （もっと読む）

【課題】ＥＳＤ耐量を確保できるＬＤＭＯＳを備えた半導体装置を提供する。
【解決手段】トレンチ４内に絶縁膜５を介してドープトＰｏｌｙ−Ｓｉ６を配置し、このドープトＰｏｌｙ−Ｓｉ６がゲート電極１２と連結されるようにする。このような構造により、サージが印加されたときに、ゲート電極１２にゲート電位を持たせることができ、チャネル領域をオンさせられるため、ｎ⁺型ドレイン領域１０とｎ⁺型ソース領域９との間で電流が流れ易くなるようにできる。これにより、サージ電流によりＬＤＭＯＳが熱破壊されてしまうことを防止することが可能となる。そして、トレンチ４内に埋め込まれたドープトＰｏｌｙ−Ｓｉ６の不純物濃度を調整し、この抵抗値を変化させることで、ＥＳＤ耐量を制御することも可能となり、ＥＳＤ耐量を確保することが可能となる。 （もっと読む）

【課題】基板表面に、均一な高品質シリコン酸化膜を、基板温度２００−５００度の低温で形成すること。および、シリコン酸化膜を用いた半導体装置を提供し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さ３０％以内に抑え、デバイスの信頼性を向上する。
【解決手段】シリコン酸化膜中にＫｒを含有することを特徴とする。シリコン酸化膜中にＫｒを含有させることにより、シリコン酸化膜中および、シリコン／シリコン酸化膜界面でのストレスを緩和することにより、低温で形成したにもかかわらず高品質なシリコン酸化膜を形成し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さの均一性を３０％以内にする。 （もっと読む）

【課題】形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な端面センサデバイス及びその製造方法を提供すること。
【解決手段】線状体の端面に、対象からの情報を受容して他の情報として出力する受容部が形成されていることを特徴とする端面センサデバイス。線状体２００１は、中止部に中心電極２００７を有し、その外周は絶縁膜２００８で覆われている。上記線状体２００１を用意し、その端面にｎ型半導体層２００４を形成する。次いで、ｎ型半導体層２００４上にｐ型半導体層２００３を形成する。これにより、線状体２００１の端面にｐｎ接合の受容部（光センサ）が形成される。 （もっと読む）

【課題】特性ばらつきを抑制し、S-factorの低減を図れるポリシリコンＳＯＩを用いた不揮発性メモリを提供する。
【解決手段】基板１と、基板１上に形成した第１の絶縁膜３と、絶縁膜３上にポリシリコンで形成した半導体膜５、５´と、半導体膜５、５´上に形成したトンネル膜９と、トンネル膜９の上に形成した浮遊ゲート１１と、浮遊ゲート１１上に形成した第２の絶縁膜１３と、第２の絶縁膜膜１３上に形成した制御ゲート１５と、浮遊ゲート１１下の半導体膜５、５´を挟むように、半導体膜５、５´を貫通して第１の絶縁膜３上に対向して形成された金属若しくは金属シリサイドからなる導電体領域７とを具備する。 （もっと読む）

【課題】寸法安定性に乏しいプラスチック基材を用いて薄膜トランジスタ基板を製造する際に加わる熱や雰囲気によっても、薄膜トランジスタを構成する電極や半導体薄膜にクラックが生じることがなく且つ剥離し難い薄膜トランジスタ基板を提供する。
【解決手段】プラスチック基材１０と、プラスチック基材１０上に形成された無機材料からなる圧縮応力膜１２と、圧縮応力膜１２上に形成された金属電極膜１５又は半導体薄膜１３とを少なくとも有するようにして、上記課題を解決した。このとき、圧縮応力膜１２の応力値が０．０５ＧＰａ以上、１．０ＧＰａ以下の絶対値を有することが好ましく、圧縮応力膜１２が酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜及び酸窒化ケイ素の群から選択されるいずれかであることが好ましい。 （もっと読む）