説明

Fターム[5F110HK03]の内容

薄膜トランジスタ (412,022) | ソース、ドレイン−低抵抗層 (42,553) | 材料 (26,322) | 金属 (18,241) | Al (3,898)

Fターム[5F110HK03]に分類される特許

101 - 120 / 3,898


【課題】酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタおよびこれを備えた表示装置および電子機器を提供する。
【解決手段】本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された1または2以上の凹部とを備える。 (もっと読む)


【課題】本発明は、液晶表示装置及びその不良画素の修復方法を提供する。
【解決手段】第1の絶縁基板と、第1の絶縁基板上に実質的に第1の方向に互いに平行するように配値されたゲート配線およびストレージ配線と、ゲートおよびストレージ配線と絶縁されて交差し、実質的に第2の方向に配値されたデータ配線と、データ配線上に形成された保護膜と、保護膜上に形成された第1の画素電極と第2の画素電極と、第1の画素電極に隣接する第2の画素電極を含み、ストレージ配線は、実質的に第1の方向に配値された水平部および水平部から実質的に第2の方向に分枝し、データ配線とオーバーラップする垂直部を含み、垂直部は、第1の画素電極および第2の画素電極とオーバーラップし、第1の画素電極と垂直部がオーバーラップする幅は第2の画素電極および垂直部の間のオーバーラップする幅と実質的に同一であることを特徴とする液晶表示装置。 (もっと読む)


【解決手段】化学センサは、第1のトランジスタと第2のトランジスタとを備える電子機器である。第1のトランジスタは、第1の半導体とカーボンナノチューブとから作られる半導体を備えている。第2のトランジスタは、第2の半導体から作られる半導体層を備えており、カーボンナノチューブは含んでいない。この2種類のトランジスタは、化学化合物への応答という点で異なっており、その応答の差を利用し、特定の化学化合物の属性を決定することができる。
【効果】この化学センサは、爆発性化合物、例えば、トリニトロトルエン(TNT)の使い捨て可能なセンサとして有用であろう。この電子機器を分析器とともに使用し、分析器は、電子機器によって作られた情報を処理する。 (もっと読む)


【課題】移動度が高く、S値の低い電界効果型トランジスタの提供を目的とする。また、低温又は短時間の熱履歴でも高い特性の得られる電界効果型トランジスタの製造方法の提供を目的とする。
【解決手段】In元素及びZn元素と、Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及びランタノイド類からなる群より選択される1以上の元素Xを、下記(1)〜(3)の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
In/(In+Zn)=0.2〜0.8 (1)
In/(In+X)=0.29〜0.99 (2)
Zn/(X+Zn)=0.29〜0.99 (3) (もっと読む)


【課題】微細化しても高いオン電流を得ることができるトランジスタを用いた、半導体装置。
【解決手段】トランジスタが、絶縁表面上の一対の第1導電膜と、一対の第1導電膜上の半導体膜と、一対の第1導電膜にそれぞれ接続されている一対の第2導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第3導電膜とを有する。また、半導体膜上における第3導電膜の端部と、一対の第2導電膜が設けられた領域とは、離隔している。 (もっと読む)


【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置
を得ることを課題とする。
【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導
体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けら
れ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領
域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極
に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護
膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有
し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜
に覆われていない液晶表示装置に関する。 (もっと読む)


【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素において、開口率の向上
を図ることのできる発光表示装置を提供することを課題の一とする。
【解決手段】薄膜トランジスタ、及び発光素子を有する複数の画素を有し、画素は、走査
線として機能する第1の配線に電気的に接続されており、薄膜トランジスタは、第1の配
線上にゲート絶縁膜を介して設けられた酸化物半導体層を有し、酸化物半導体層は、第1
の配線が設けられた領域をはみ出て設けられており、発光素子と、酸化物半導体層とが重
畳して設けられる。 (もっと読む)


【課題】画素電極間の距離が大きくて印刷に適し、しかも画素電極間の距離が大きい場合でも所望の表示を行うことができること。
【解決手段】薄膜トランジスタアレイは、絶縁基板1上に、少なくともゲート電極2と、ゲート絶縁膜3と、ソース電極4と、ドレイン電極5と、前記ドレイン電極5に接続された画素電極9と、ソース電極4とドレイン電極5との間に形成された半導体層6と、を有する薄膜トランジスタを、複数のゲート電極2がゲート配線2aに接続され、複数のソース電極4がソース配線4aに接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、隣り合う画素電極9の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、画素電極9の配置が、1つの前記節に3本の前記線がつながる配置となる。 (もっと読む)


【課題】良好な特性を備えた、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極およびドレイン電極と、酸化物半導体層、ソース電極およびドレイン電極を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、ソース電極およびドレイン電極は、その側面が酸化された酸化領域を有する半導体装置である。なお、ソース電極およびドレイン電極の酸化領域は、300MHz以上300GHz以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものであることが望ましい。 (もっと読む)


【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層中に埋め込まれ、上面の少なくとも一部が下地絶縁層から露出した電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設け、電極層において、または、酸化物半導体層の低抵抗領域であって電極層と重畳する領域において、酸化物半導体層の上層に設けられる配線層との電気的な接続を行うトランジスタを提供する。 (もっと読む)


【課題】動作不良を抑制する。
【解決手段】電界効果トランジスタと、スイッチと、容量素子と、を設ける。電界効果トランジスタは、チャネル形成領域を介して互いに重畳する第1のゲート及び第2のゲートを有し、第2のゲートの電位に応じて閾値電圧の値が変化する。スイッチは、電界効果トランジスタのソース及びドレインの一方と、電界効果トランジスタにおける第2のゲートと、を導通状態にするか否かを制御する機能を有する。容量素子は、電界効果トランジスタにおける第2のゲートと電界効果トランジスタにおけるソース及びドレインの他方との間の電圧を保持する機能を有する。 (もっと読む)


【課題】本発明は、安定的に電子素子部を形成可能な電磁波剥離性フレキシブルデバイス用基板を提供することを主目的とする。
【解決手段】本発明は、可撓性を有する金属基材と、上記金属基材の少なくとも一方の表面上に形成された絶縁層と、上記金属基材の他方の表面上に形成され、電磁波剥離性を有する電磁波剥離性粘着樹脂を含む電磁波剥離性粘着層と、を有することを特徴とする電磁波剥離性フレキシブルデバイス用基板を提供することにより、上記目的を達成する。 (もっと読む)


【課題】TFTを有するバイオセンサを用いて顕微鏡観察と同時に生体関連物質の信号情報を取得する場合に、その信号情報を正確に取得することができる透明バイオセンサを提供する。
【解決手段】透明基材1と、透明基材1上に設けられた透明な薄膜トランジスタ素子部A及び透明な生体関連物質感応部Bとを有し、その薄膜トランジスタ素子部Aが有するゲート電極2を、薄膜トランジスタ素子部Aを構成する酸化物半導体膜4に対する紫外線カット機能を有するように構成して、上記課題を解決した。このゲート電極2を、(i)紫外線カット材料を含む透明電極、(ii)紫外線カット材料からなる透明電極、及び、(iii)前記酸化物半導体膜のバンドギャップよりも小さいバンドギャップを持つ透明電極、のいずれかであるように構成する。 (もっと読む)


【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第1の領域と、その他の部分の第2の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるn型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。 (もっと読む)


【課題】ESDの影響を効果的に抑制する保護回路を提供すること。またESDの影響が効果的に抑制された半導体装置を提供すること。
【解決手段】保護回路は、少なくとも2つの保護ダイオードを有し、当該保護ダイオードを、チャネルを形成する半導体層を挟んで対向する2つのゲートを有するトランジスタで構成する。さらに当該トランジスタのゲートの一方に、固定電位が入力される構成とすればよい。 (もっと読む)


【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】ソース電極層405a及びドレイン電極層405bの端部と、ゲート電極層401の端部とを重畳させ、更に酸化物半導体層403のチャネル形成領域となる領域に対して、ゲート電極層401を確実に重畳させることで、トランジスタのオン特性を向上させる。また、絶縁層491中に埋め込み導電層を形成し、埋め込み導電層481a,481bと、ソース電極層405a及びドレイン電極層405bとの接触面積を大きくとることで、トランジスタのコンタクト抵抗を低減する。ゲート絶縁層402のカバレッジ不良を抑制することで、酸化物半導体層403を薄膜化し、トランジスタの微細化を実現する。 (もっと読む)


【課題】マイクロコンタクト印刷の版を凹版として使用し、微細な電気回路と高生産性のCMOS半導体装置の製造方法を提供するものである。
【解決手段】Pチャネル型電界効果トランジスタのPチャネル領域101とNチャネル型電界効果トランジスタのNチャネル領域102とを、凹版601を用いた印刷によって形成するようにし、凹版601が、第1凹部602と第2凹部603とを備え、インクジェット法によって、第1凹部602にP型半導体インク111を供給し、第2凹部603にN型半導体インク112を供給する工程と、インク供給後に、凹版601を被印刷基板001に押しつけて、第1凹部602に供給したP型半導体インク111と第2凹部603に供給したN型半導体インク112とを一括して被印刷基板001に転写する工程と、を含むCMOS半導体装置の製造方法を提供する事により、上記課題を解決する。 (もっと読む)


【課題】酸化物半導体層のバックチャネル部を半導体層成膜後の薄膜トランジスタ作製工程によるダメージから保護し、良好なトランジスタ特性を得ると共に、薄膜トランジスタ作製の工程数を削減することである。
【解決手段】基板1と、基板1上に設けられたゲート電極2と、基板1上に設けられ、ゲート電極2を覆うゲート絶縁膜3と、ゲート絶縁膜3上に設けられ、アモルファス酸化物からなる半導体層4と、半導体層4上に設けられた保護膜5と、ゲート絶縁膜3上に設けられたソース電極6、及びドレイン電極7と、を備え、保護膜5を、金属材料の化成処理、又は陽極酸化によって形成する。 (もっと読む)


【課題】酸化物半導体を用いた低温プロセスで形成する信頼性の高い薄膜トランジスタ、その製造方法、および表示装置を提供する。
【解決手段】薄膜トランジスタ1は、基板100と、前記基板上の一部に設けられたゲート電極110と、前記ゲート電極を覆う第1の絶縁膜120と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜130と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜150と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極140Sおよびドレイン電極140Dと、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atm/cm−3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atm/cm−3以下である。 (もっと読む)


【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板11の上に形成された第1の半導体層13と、第1の半導体層13の上に形成された第2の半導体層14と、第2の半導体層14の上に形成された第3の半導体層15と、第3の半導体層15の上に形成されたゲート電極21と、第2の半導体層14の上に形成されたソース電極22及びドレイン電極23と、を有し、第3の半導体層15には、半導体材料にp型不純物元素がドープされており、第3の半導体層において、ゲート電極の直下にはp型領域15aが形成されており、p型領域15aを除く領域は、p型領域15aよりも抵抗の高い高抵抗領域15bが形成されている半導体装置。 (もっと読む)


101 - 120 / 3,898