【課題】高い精度で効率良く有機半導体をパターニングすることができる有機半導体素子の製造方法を提供する。
【解決手段】有機半導体層形成用溶液に対して撥液性がある撥液部２を有する基体１と、前記基体１上に形成されたソース電極３及びドレイン電極４と、前記基体１の撥液部２の一部上に形成された遮蔽層５とを有し、前記ソース電極３及び前記ドレイン電極４に金もしくは／及び白金、又は酸化還元電位が銀以下の金属が含まれている有機半導体素子用基板６上に紫外線又は含酸素プラズマを前記有機半導体素子用基板６に照射して、前記有機半導体層形成用溶液に対して親液性がある親液部７に変性する有機半導体素子用基板６の形成工程と、有機半導体層８の形成工程と、前記ソース電極３及び前記ドレイン電極４に酸化還元電位が銀以下の金属が含まれている場合は還元工程と、を有する有機半導体素子の製造方法。 （もっと読む）

【課題】酸化物半導体上の保護膜形成時などにおける酸化物半導体表面の欠陥（ダメージ）に伴うＴＦＴ特性の劣化を、新たな処理工程を設けることなく簡易に且つ確実に低減することができ、製造コストの低減化、生産性および歩留まりの向上を実現できる技術を提供する。
【解決手段】本発明の薄膜トランジスタ構造は、薄膜トランジスタの半導体層に用いられ、Ｉｎ、Ｚｎ、およびＳｎの金属元素を含むＩｎ−Ｚｎ−Ｓｎ酸化物と；前記Ｉｎ−Ｚｎ−Ｓｎ酸化物の上部に表面層と、を有している。保護膜形成前の表面層をＸ線光電子分光法（ＸＰＳ）で検出し、酸素の１ｓ電子（Ｏ１ｓ）に帰属するピークエネルギーの強度をピーク分離によって求めたとき、下記式（１）の関係を満足する。
Ｂ／（Ａ＋Ｂ）≧０．３３ ・・・ （１）
Ａは、金属元素と結合するＯ１ｓのピークエネルギーの強度、
Ｂは、Ｃおよび／またはＨの非金属元素と結合するＯ１ｓのピークエネルギーの
強度を意味する。 （もっと読む）

【課題】有機トランジスタの活性層の構成材料として優れた電界効果移動度を発揮することができる高分子化合物を提供すること。
【解決手段】下式で表される第１構造単位とチオフェン環、又は、少なくとも１つのチオフェン環を含む縮合環を表し、且つ、前記第１構造単位とは異なる構造を有する第２構造単位とを含む高分子化合物。
（もっと読む）

【課題】基板及び／又は絶縁膜との高い密着性を有し、且つ、液晶表示装置などの製造過程で施される熱処理の後も低い電気抵抗率を有する新規なＣｕ合金膜を提供すること。
【解決手段】表示装置用Ｃｕ合金膜であって、前記Ｃｕ合金膜は、Ｃｕ−Ｍｎ−Ｂ合金で構成されており、前記Ｃｕ合金膜の基板側の界面（Ｉ）から、前記Ｃｕ合金膜の最表面に向って５０ｎｍ（ＩＩ）までの深さ方向のＭｎ量およびＢ量をそれぞれ、Ｍｎ量（Ｍｎ_Ｉ−ＩＩ）およびＢ量（Ｂ_Ｉ−ＩＩ）とすると共に、前記Ｃｕ合金膜の深さ５０ｎｍ（ＩＩ）から、前記Ｃｕ合金膜最表面（ＩＩＩ）までの深さ方向のＭｎ量およびＢ量をそれぞれ、Ｍｎ量（Ｍｎ_{ＩＩ−ＩＩＩ}）およびＢ量（Ｂ_{ＩＩ−ＩＩＩ}）とし、前記Ｍｎ量のＭｎ_Ｉ−ＩＩとＭｎ_{ＩＩ−ＩＩＩ}との関係が、２．０≦（Ｍｎ_Ｉ−ＩＩ／Ｍｎ_{ＩＩ−ＩＩＩ}）であると共に、前記Ｂ量のＢ_Ｉ−ＩＩとＢ_{ＩＩ−ＩＩＩ}との関係が、１．５≦（Ｂ_Ｉ−ＩＩ／Ｂ_{ＩＩ−ＩＩＩ}）であること。 （もっと読む）

【課題】ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法を提供する。
【解決手段】半導体基板１００と、半導体基板１００上に形成されたソース／ドレイン
領域１４２と、ソース／ドレイン領域１４２と電気的に連結され、２列及び少なくとも２
行で配列された複数個のワイヤチャンネル１１２ｅ、１１４ｅと、複数個のワイヤチャン
ネル１１２ｅ、１１４ｅをそれぞれ取り囲むゲート絶縁膜１４２ａと、それぞれの複数個
のワイヤチャンネル１１２ｅ、１１４ｅ及びゲート絶縁膜１４２ａを取り囲むゲート電極
と、を備える。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを提供する。
【解決手段】本発明は、基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法である。ソース電極およびドレイン電極を形成する工程において、基板の歪み、または基板の伸縮率に基づいて、露光データを、スケーリング処理を用いて薄膜トランジスタのチャネル長を固定した状態で補正して第１の補正データを作成する。この第１の補正データに基づいて、ソース電極およびドレイン電極の形成領域にレーザ光を照射し、その形成領域を親液性にする。この形成領域に、ソース電極およびドレイン電極となる液滴を、打滴データに基づいて打滴する。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法を提供する。
【解決手段】本発明は、基板上に薄膜トランジスタを製造する製造装置であり、基板に関する基板情報を取得する取得部と、取得部で得られた基板に関する基板情報に基づいて、基板の伸縮強度が高い方向を特定し、伸縮強度が高い方向と薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように薄膜トランジスタを形成する向きを設定する設定部とを有する。 （もっと読む）

【課題】 高いキャリア移動度を与えると共に容易に効率よく有機半導体層を製膜することが可能となるドロップキャスト製膜用溶液を提供する。
【解決手段】 純度９８％以上を有する下記一般式（１）で示されるジチエノベンゾジチオフェン誘導体０．０１〜１０重量％及び炭素数７〜１３の芳香族系炭化水素９９．９９〜９０重量％からなるドロップキャスト製膜用溶液。
【化１】


（ここで、置換基Ｒ^１及びＲ^２は同一又は異なって、炭素数１〜２０のアルキル基を示す。） （もっと読む）

【課題】有機半導体材料として好適な新規化合物の提供。
【解決手段】下記式（１）で示される化合物。


［式中、Ｚ^１〜Ｚ^４はそれぞれ独立に、硫黄原子又はセレン原子を表す。Ｒ^１〜Ｒ^８はそれぞれ独立に、水素原子、フッ素原子で置換されていてもよい炭素数１〜３０のアルキル基、フッ素原子で置換されていてもよい炭素数１〜３０のアルコキシ基、又は特定な置換シリル基を表す。］ （もっと読む）

【課題】結晶性の高い微結晶半導体膜の作製方法を提供することを課題とする。また、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を絶縁膜上に形成した後、種結晶上に、第２の条件により混相粒を成長させて混相粒の隙間を埋めるように第１の微結晶半導体膜を形成し、第１の微結晶半導体膜上に、第１の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する第３の条件で第２の微結晶半導体膜を形成し、第２の微結晶半導体膜上に、第２の微結晶半導体膜に含まれる混相粒の隙間を埋めつつ、結晶成長を促す第４の条件で、第３の微結晶半導体膜を積層形成する。 （もっと読む）

【課題】新規な電極構造を有する、横電界方式の液晶表示装置とその作製方法の提案。
【解決手段】絶縁表面を有する第１基板と、絶縁表面上の第１導電膜及び第２導電膜と、第１導電膜上の第１絶縁膜と、第２導電膜上の第２絶縁膜と、第１基板と対峙する第２基板と、第１基板と第２基板の間に位置する液晶層と、を有し、第１導電膜の一部は第１絶縁膜の側部にも位置し、なおかつ、第２導電膜の一部は第２絶縁膜の側部にも位置し、液晶層は、ブルー相を示す液晶を含んでいる液晶表示装置。 （もっと読む）

【課題】 溶媒への溶解性に優れることから容易に有機半導体材料等への展開が可能となると共に、高キャリア移動度が期待できる新規なジチエノベンゾジチオフェン誘導体及びこれを用いた有機薄膜トランジスタを提供する。
【解決手段】 下記一般式（１）で示されるジチエノベンゾジチオフェン誘導体。
【化１】


（ここで、置換基Ｒ^１及びＲ^２は同一又は異なって、ｎ−ヘプチル基、ｎ−オクチル基、炭素数１０のアルキル基、炭素数１２のアルキル基及び炭素数１４のアルキル基からなる群より選択される置換基を示す。） （もっと読む）

【課題】絶縁膜に形成されるヴィアホールの直径を縮小化することが可能で、高密度化に寄与することのできる回路基板の製造方法を提供する。
【解決手段】本発明の回路基板の製造方法は、基板１０上に第１導電体を形成する第１導電体形成工程と、第１導電体を被覆する様にゲート絶縁膜２１を成膜する第１絶縁膜成膜工程と、第１導電体上のゲート絶縁膜２１に貫通孔３２を開口して、当該貫通孔３２を介して第１導電体の表面および基板の表面を部分的に露出させる貫通孔形成工程と、貫通孔３２内に露出する第１導電体の表面を撥液化させる撥液化工程と、貫通孔３２内に露出する第１導電体以外の領域に第２絶縁膜を形成する第２絶縁膜形成工程と、を含むことを特徴とする。 （もっと読む）

【課題】ゲート絶縁膜界面材料としてＧｅＯ₂ を用いた場合においてもＧｅＯ₂ 層の劣化を抑制することができ、素子の信頼性向上をはかると共に、プロセスの歩留まり向上をはかる。
【解決手段】本発明の実施形態による電界効果トランジスタは、Ｇｅを含む基板１０上の一部に設けられた、少なくともＧｅＯ₂ 層を含むゲート絶縁膜２０と、ゲート絶縁膜２０上に設けられたゲート電極３０と、ゲート電極３０下のチャネル領域を挟んで前記基板に設けられたソース／ドレイン領域５０と、前記ゲート絶縁膜２０の両側部に形成された窒素含有領域２５と、を備えた。 （もっと読む）

【課題】半導体記憶装置におけるデータ保持のためのリフレッシュ動作の回数を低減し、消費電力の小さい半導体記憶装置を提供する。また、三次元の形状を適用することで、集積度を高めても短チャネル効果の影響が低減され、かつ従来に比べてフォトリソグラフィ工程数の増加を抑えた半導体記憶装置を提供する。
【解決手段】溝部の設けられた絶縁膜１０３と、溝部を挟んで離間した一対の電極１１６と、溝部の側面および底面と接し、溝部の深さよりも厚さの薄い、一対の電極１１６と接する酸化物半導体膜１０６と、酸化物半導体膜１０６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と重畳して設けられたゲート電極１１２と、を有するトランジスタ１５０と、キャパシタ１６０と、を有する半導体記憶装置である。 （もっと読む）

【課題】DWB法における貼り合わせ時にIII-V族化合物半導体層が受けるダメージを小さくするとともに、受けたダメージの影響および界面準位の影響を低く抑え、高いキャリアの移動度を有するIII-V族MISFETを提供する。
【解決手段】ベース基板１０２と第１絶縁体層１０４と半導体層１０６とを有し、ベース基板１０２、第１絶縁体層１０４および半導体層１０６が、ベース基板１０２、第１絶縁体層１０４、半導体層１０６の順に位置し、第１絶縁体層１０４が、アモルファス状金属酸化物またはアモルファス状金属窒化物からなり、半導体層が、第１結晶層１０８および第２結晶層１１０を含み、第１結晶層１０８および第２結晶層１１０が、ベース基板１０２の側から、第１結晶層１０８、第２結晶層１１０の順に位置し、第１結晶層１０８の電子親和力Ｅ_ａ１が、第２結晶層１１０の電子親和力Ｅ_ａ２より大きい半導体基板を提供する。 （もっと読む）

【課題】ポリオルガノシロキサンをスタンプとして用いて有機薄膜積層体を製造する方法において、スタンプへのインクの塗布と、インクから形成された薄膜のスタンプからの剥離の両方を好適に行うことができる方法を提供する。
【解決手段】スピロピラン化合物がポリオルガノシロキサン基材表面に配され又は結合したスタンプ１を用いて有機薄膜積層体５を製造する方法であって、（ａ）スピロピラン化合物がメロシアニン体の状態で、スタンプ１の表面に有機材料を含有するインク２を塗布して有機薄膜３を形成する工程と、（ｂ）スピロピラン化合物がスピロ体の状態で、有機薄膜３をスタンプ１から被転写体４上に転写する工程とを有することを特徴とする有機薄膜積層体の製造方法。 （もっと読む）

【課題】トランジスタのチャネル部が形成される領域にＵ字状の縦長溝を形成し、見かけ上のチャネル長に対してチャネル長を長くする方法は、溝を掘るためにフォトリソグラフィ工程を余分に行う必要があり、コストや歩留まりの観点で問題があった。
【解決手段】ゲート電極または絶縁表面を有する構造物を利用し、三次元形状のチャネル領域を形成することにより、チャネル長が、上面から見たチャネル長に対して３倍以上、好ましくは５倍以上、さらに好ましくは１０倍以上の長さとする。 （もっと読む）

【課題】メタルソース／ドレインを有する極薄SOIMOSトランジスタにおいて、ゲート電極／ゲート絶縁膜の側壁につけた保護膜エッジからゲートエッジまでソース／ドレインの位置の制御とショットキーバリアハイトの制御の両者が実現できるＭＯＳトランジスタの製造方法を提供する。
【解決手段】ＳＯＩ層上にゲート電極を形成する工程と、該ゲート電極の側面にスペーサーを形成する工程と、該ゲート電極及び該保護膜をマスクにＳＯＩ層上に窒素添加Ｎｉ膜を成膜する工程と該Ｎｉ膜上にＴｉＮ膜を形成する工程と、窒素中でアニールしＳＯＩ層中にソース及びドレインとなるエピタキシャルＮｉＳｉ_２層を形成する工程と、ＴｉＮと残ったＮｉ膜を除去する工程と、該ゲート電極及び該保護膜をマスクに該エピタキシャルＮｉＳｉ_２層中にＰイオンを注入する工程と、該Ｐイオンを活性化する工程とを含むＭＯＳトランジスタの製造方法。 （もっと読む）

【課題】 ＴｉＣ膜を含む半導体構造を形成する方法を提供する。
【解決手段】 高誘電率（ｋ）の誘電体１４および界面層１２を含む積層体を基板１０の表面上に設けるステップと、Ｈｅによって希釈された炭素（Ｃ）源およびＡｒを含む雰囲気において、Ｔｉターゲットをスパッタすることにより、前記積層体上にＴｉＣ膜１６を形成するステップとを含む、半導体構造を形成する方法である。 （もっと読む）