【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を、酸化物半導体層上のゲート絶縁層及び絶縁層の開口を埋め込むように設ける。ソース電極層を設けるための開口とドレイン電極層を設けるための開口は、それぞれ異なるマスクを用いた個別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、酸化物半導体層の下に第１の電極層および第２の電極層を設けてコンタクト抵抗の低減を図る。 （もっと読む）

【課題】 光リーク電流を抑制した高い耐光性を有するＴＦＴを、製造工程を簡素化することにより低コストで実現する。
【解決手段】 ＴＦＴ１００は、絶縁基板１０７としてのガラス基板上に形成された遮光膜１１３と、遮光膜１１３上に形成された絶縁膜１１２と、絶縁膜１１２上に形成された半導体膜１１１と、半導体膜１１１上に形成されたゲート絶縁膜１０４とを基本的に有する。遮光膜１１３、絶縁膜１１２及び半導体膜１１１の三層から成る積層体１００ａは、各層が同時にパターニングされている。そして、積層体１００ａの各層がシリコン又はシリコンを含む材料から成る。 （もっと読む）

【課題】バンドギャップが大きく、且つ結合エネルギーを安定な状態にする酸化物半導体膜を提供する。また、バンドギャップが大きく、且つ結合エネルギーを安定な状態にする酸化物半導体膜を具備する半導体装置を提供する。
【解決手段】インジウム、ランタン、亜鉛及び酸素を有する結晶構造の酸化物半導体膜とする。また、当該結晶構造において、ランタンは酸素が６配位した構造とし、インジウムは酸素が５配位した構造とする。酸化物半導体膜の結晶構造中にランタンを用いることで、インジウム、ガリウム、亜鉛及び酸素を有する結晶構造の酸化物半導体膜よりもバンドギャップが大きく、結合エネルギーを大きくした酸化物半導体膜とすることができる。また、該酸化物半導体膜を用いた半導体装置の特性を向上させることができる。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置において、オン電流の低下を抑制すること。
【解決手段】酸化物半導体膜を用いたトランジスタにおいて、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有し、酸化物半導体膜において、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の第１の領域は、シリコンの濃度が１．０原子％以下であり、酸化物半導体膜の第１の領域以外の領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さくする。 （もっと読む）

【課題】酸化物半導体膜の被形成面近傍に含まれる不純物の濃度を低減する。また、酸化物半導体膜の結晶性を向上させる。該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも前記ゲート電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接続するソース電極およびドレイン電極と、を有し、酸化物半導体膜における、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の第１の領域において、シリコンの濃度が１．０原子％以下であり、酸化物半導体膜の第１の領域以外の領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さく、少なくとも第１の領域内に、結晶部を含む半導体装置である。 （もっと読む）

【課題】良好な電気特性を維持しつつ、微細化を達成した半導体装置を提供する。また、信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極層をマスクとした不純物の導入処理によって自己整合的にチャネル形成領域と一対の低抵抗領域とが形成される酸化物半導体層を有し、ゲート電極層を挟んで設けられる一対の配線層が低抵抗領域と電気的に接続し、配線層が形成される領域の下部に低抵抗領域と接する電極層が設けられている半導体装置である。 （もっと読む）

【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。
【解決手段】ジルコニウムを含ませた酸化物半導体材料は結晶化しやすい材料とすることができ、成膜直後において、結晶構造を有する酸化物半導体膜を形成することができる。従って、酸化物半導体膜の成膜後の加熱処理を省略することができるため、量産に適したプロセスである。具体的には、少なくともインジウムと亜鉛を含む酸化物半導体材料に、４族元素の一つであるジルコニウムを含ませる。少なくともインジウムと亜鉛を含む酸化物半導体材料にジルコニウムを含ませた酸化物半導体材料膜（ＩｎＺｒＺｎＯ_Ｘ膜）を提供する。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタ１１９と、薄膜トランジスタ上に第１の層間絶縁膜１５６と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極１１４と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極１１０と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜１３５と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線１７７と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線１７８とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中の分断領域１６９によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】輝度むらを低減することが可能な表示装置の製造方法を提供する。
【解決手段】基板に、酸化物半導体層を有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上層に複数の表示素子よりなる表示領域を形成する工程とを含み、前記酸化物半導体層を形成する工程を、複数の分割部を平面状に継ぎ合わせた酸化物半導体よりなるターゲットと前記基板とを対面させて、スパッタリング法により行い、前記ターゲットの互いに平行な二本の継ぎ目の間隔を、前記継ぎ目に直交する方向において前記表示領域に生じる輝度分布の幅以下とする表示装置の製造方法。 （もっと読む）

【課題】酸化物半導体を用いたボトムゲート型のトランジスタにおいて、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造を提供する。
【解決手段】チャネル形成領域上に重なる絶縁層の断面形状を、テーパ形状とし、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。チャネル形成領域上に重なる絶縁層の断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。半導体装置を歩留まりよく作製し、高生産化を達成する。
【解決手段】ゲート電極層、ゲート絶縁膜、インジウムを含む酸化物半導体膜、ゲート電極層と重畳する酸化物半導体膜上に接する絶縁層が順に積層され、酸化物半導体膜及び絶縁層に接するソース電極層及びドレイン電極層が設けられたトランジスタを有する半導体装置において、絶縁層表面における塩素濃度を１×１０^１９／ｃｍ^３以下とし、かつインジウム濃度を２×１０^１９／ｃｍ^３以下とする。 （もっと読む）

【課題】ハイブリッド基板構造を有する半導体集積回路装置においては、ＳＯＩ−ＭＩＳＦＥＴとバルク−ＭＩＳＦＥＴの混在する結果、ゲートファースト方式で両方のＭＩＳＦＥＴを作製した場合、それぞれでゲート材料に合った構造設計が必要である。バルク−ＭＩＳＦＥＴはこれまでに多くの知見があり、ゲート材料変更に伴う構造変更は開発コストの増大を招くことになるため、可能な限りバルク−ＭＩＳＦＥＴの構造を維持したい。また従来のゲートラスト方式でゲート電極材料の変更を行う場合は、プロセスの複雑化や製造コスト増大などの問題を招く恐れがある。
【解決手段】本願発明は、半導体基板のデバイス面上にＳＯＩ構造とバルク構造が混在するハイブリッド基板構造を有する半導体集積回路装置において、前記デバイス面を基準とするＳＯＩ型ＭＩＳＦＥＴのゲート電極の高さを、バルク型ＭＩＳＦＥＴのゲート電極の高さよりも高くしたものである。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜１３１と、ゲート絶縁膜と、ゲート電極１０３とを有する薄膜トランジスタと、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホールを含む第１のコンタクトホール１４２と、ソース領域またはドレイン領域の他方に達する第２のコンタクトホール１４１とを有し、第２のコンタクトホール１４１の径は、第１のコンタクトホール１４２に含まれる複数のコンタクトホール１４２のそれぞれの径より大きく、第１のコンタクトホールの底面積の合計と、第２のコンタクトホール１４１の底面積は等しい半導体装置に関する。 （もっと読む）

【課題】データ配線が銀や銀合金により形成されており、またデータ配線に、ゲート絶縁層によって被覆されておらずむき出しとなっている部分があった場合でも、当該むき出しとなっている部分でマイグレーション現象が生じることがないトップゲート型アクティブマトリックスを提供する。
【解決手段】基材と、前記基材上に直接または間接的に形成された、ソース電極、ドレイン電極、半導体層、ゲート絶縁層、ゲート電極、層間絶縁層、画素電極、および前記ソース電極と接続したデータ配線と、を有するトップゲート型アクティブマトリックス基板において、前記ソース電極と前記データ配線をともに銀または銀合金で形成し、前記ゲート電極を銀または銀合金以外で形成し、前記データ配線においてむき出しとなっている部分をゲート電極と同じ材質からなる被覆層によって被覆する。 （もっと読む）

【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】酸化物半導体層、第１の導電層及び第２の導電層の積層によって構成されるソース電極層又はドレイン電極層、ゲート絶縁層、及びゲート電極層が順に積層されたコプレナー型のトランジスタにおいて、該ゲート電極層は、該第１の導電層と該ゲート絶縁層を介して重畳し、該第２の導電層と前記ゲート絶縁層を介して非重畳とする。 （もっと読む）

【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置
を得ることを課題とする。
【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導
体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けら
れ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領
域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極
に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護
膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有
し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜
に覆われていない液晶表示装置に関する。 （もっと読む）

【課題】ＥＳＤの影響を効果的に抑制する保護回路を提供すること。またＥＳＤの影響が効果的に抑制された半導体装置を提供すること。
【解決手段】保護回路は、少なくとも２つの保護ダイオードを有し、当該保護ダイオードを、チャネルを形成する半導体層を挟んで対向する２つのゲートを有するトランジスタで構成する。さらに当該トランジスタのゲートの一方に、固定電位が入力される構成とすればよい。 （もっと読む）

【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層中に埋め込まれ、上面の少なくとも一部が下地絶縁層から露出した電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設け、電極層において、または、酸化物半導体層の低抵抗領域であって電極層と重畳する領域において、酸化物半導体層の上層に設けられる配線層との電気的な接続を行うトランジスタを提供する。 （もっと読む）

【課題】動作不良を抑制する。
【解決手段】電界効果トランジスタと、スイッチと、容量素子と、を設ける。電界効果トランジスタは、チャネル形成領域を介して互いに重畳する第１のゲート及び第２のゲートを有し、第２のゲートの電位に応じて閾値電圧の値が変化する。スイッチは、電界効果トランジスタのソース及びドレインの一方と、電界効果トランジスタにおける第２のゲートと、を導通状態にするか否かを制御する機能を有する。容量素子は、電界効果トランジスタにおける第２のゲートと電界効果トランジスタにおけるソース及びドレインの他方との間の電圧を保持する機能を有する。 （もっと読む）

【課題】高耐圧の能動素子を含む回路と低電圧で動作するロジック回路とが同一基板上に混載された半導体装置を低コストで実現する。
【解決手段】半導体装置が、ロジック回路５０と、能動素子回路とを具備している。ロジック回路５０は、半導体基板１に形成された半導体素子２を備えている。該能動素子回路は、半導体基板１の上方に形成された拡散絶縁膜７−１の上に形成された半導体層８−１、８−２を用いて形成されたトランジスタ２１−１、２１−２を備えている。この能動素子回路がロジック回路５０により制御される。 （もっと読む）