半導体装置
【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタ１１９と、薄膜トランジスタ上に第１の層間絶縁膜１５６と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極１１４と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極１１０と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜１３５と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線１７７と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線１７８とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中の分断領域１６９によって、電気的に接続されない半導体装置及びその作製方法に関するものである。
【解決手段】薄膜トランジスタ１１９と、薄膜トランジスタ上に第１の層間絶縁膜１５６と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極１１４と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極１１０と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜１３５と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線１７７と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線１７８とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中の分断領域１６９によって、電気的に接続されない半導体装置及びその作製方法に関するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信など非接触手段により、交信が可能な半導体装置及びその製造方法
に関する。特に、ガラス、プラスチックなどの絶縁基板上に形成された半導体装置及びそ
の製造方法に関する。
【背景技術】
【０００２】
コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用
いた情報認識方法が広く普及し、商品データの認識などに用いられている。今後はさらに
多量の情報認識が必要とされると予想できる。その一方、バーコードによる情報認識など
ではバーコードリーダーがバーコードとの接触を必要とすることや、またバーコードに記
録できる情報量が少ないという欠点があり、非接触の情報認識および媒体の記憶容量増大
が望まれている。
【０００３】
このような要望から、近年ＩＣを用いた無線通信が可能な半導体装置（ＩＤチップ、Ｉ
Ｃチップ、ＩＣタグ、ＩＤタグ、無線チップ、ＲＦＩＤともいう）が開発されている。こ
のような半導体装置ではＩＣ内のメモリ回路に記憶されている情報を、非接触手段、一般
的には無線手段を用いて読み取る。このような半導体装置の実用化によって、商品流通な
どの簡素化、低コスト化、高いセキュリティの確保が可能になる。
【０００４】
上記のＩＣを用いた無線通信が可能な半導体装置を用いた個体認証システムの概要につ
いて図２、図３、図４（Ａ）〜図４（Ｂ）を用いて説明する。図２はバッグの個体情報を
非接触で認識することを目的とした個体認証システムの概要を示す図である。
【０００５】
特定の個体情報を記憶した半導体装置２２１はバッグ２２４に貼り付けられている、も
しくは埋め込まれている。この半導体装置２２１に対して質問器（リーダ／ライタともい
う）２２３に電気的に接続されたアンテナユニット２２２より信号が送信される。その信
号を受信すると半導体装置２２１はその半導体装置が持っている個体情報をアンテナユニ
ット２２２に対して送信する。アンテナユニット２２２は送信された個体情報を質問器２
２３に送り、質問器２２３は個体情報の判別をおこなう。このようにして、バッグ２２４
の個体情報を質問器２２３は認識することができる。また、このシステムを用いることに
よって物流管理、集計、偽造品の除去などが可能になる。
【０００６】
このような半導体装置としては例えば図３に示す構成を有するものがある。このような
半導体装置２００はアンテナ回路２０１、整流回路２０２、安定電源回路２０３、アンプ
２０８、復調回路２１３、論理回路２０９、メモリコントロール回路２１２、メモリ回路
２１１、論理回路２０７、アンプ２０６、変調回路２０５を有している。
【０００７】
また、例えばアンテナ回路２０１はアンテナコイル２４１、容量２４２によって構成さ
れる（図４（Ａ）参照）。また、例えば整流回路２０２はダイオード２４３及び２４４、
容量２４５によって構成される（図４（Ｂ）参照）。
【０００８】
このようなＩＣを用いた無線通信が可能な半導体装置の動作を以下に説明する。アンテ
ナ回路２０１で受信した無線信号はダイオード２４３及び２４４によって半波整流され、
容量２４５によって平滑される。この平滑された電圧は複数のリップルを含んでいるため
、安定電源回路２０３で安定化され、安定化された後の電圧を復調回路２１３、変調回路
２０５、アンプ２０６、論理回路２０７、アンプ２０８、論理回路２０９、メモリ回路２
１１、メモリコントロール回路２１２に供給する。
【０００９】
一方、アンテナ回路２０１で受信された信号はアンプ２０８を介して、クロック信号と
して、論理回路２０９に入力される。また、アンテナコイル２４１から入力された信号は
復調回路２１３で復調され、データとして論理回路２０９に入力される。
【００１０】
論理回路２０９において、入力されたデータはデコードされる。質問器２２３がデータ
をエンコードして送信するため、それを論理回路２０９はデコードする。デコードされた
データは、メモリコントロール回路２１２に送られ、それに従いメモリ回路２１１に記憶
された情報が読み出される。
【００１１】
メモリ回路２１１は電源が切れても保持できる不揮発性メモリ回路である必要があり、
ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などが使用される（特許文献１参照）。
【００１２】
送受信される信号は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨ
ｚなどがあり、それぞれＩＳＯなどにより規格が設定されている。また、送受信の際の変
調・復調方式も規格が設定されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３５７８０５７号
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記のようなＩＣを用いた無線通信が可能な半導体装置を作製するには、上記のように
不揮発性メモリ回路、例えばマスクＲＯＭを形成する必要があった。
【００１５】
ところが、マスクＲＯＭ（以下、単に「ＲＯＭ」ともいう）は半導体装置の製造時以外
ではデータ書き込みをおこなうことができないので、半導体装置の製造時にマスクＲＯＭ
を作ると同時にデータも作り込まれる。
【００１６】
個々の半導体装置のＩＤ番号等の固有データは、ＲＯＭに記憶されている。ＩＤ番号等
の固有データは個々の半導体装置で全て異なる。しかしながら、一般的にＲＯＭはフォト
リソグラフィを用いて作製するので、個々の半導体装置でＩＤ番号等の固有データを異な
らせるためには、その都度フォトマスクを作らなければならない。そのため、全て異なる
ＩＤ番号等の固有データを作製するとなると、作製コスト、作成作業共に大きな負担がか
かってしまう。
【００１７】
ＩＤ番号とは、個々の半導体装置を識別するための番号であり、個々の半導体装置それ
ぞれによって異なっている。
【００１８】
そこで本発明では、異なるＩＤ番号等の固有データを有するＲＯＭが形成された、ＩＣ
を用いた無線通信が可能な半導体装置、並びに、このような半導体装置を作製する方法を
提供する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明では、無線通信により交信が可能な半導体装置に
おいて、配線材料を電解液に浸して電圧をかけることにより、配線材料を溶かして電気的
接続を遮断した配線と、電気的接続を維持した配線を形成することにより、それぞれの半
導体装置に対して異なるデータを書き込むことを特徴とする。
【００２０】
より具体的には、半導体装置内のメモリ回路のメモリセルアレイを形成するＴＦＴの、
活性層に電気的に接続する電極または配線において、電解液に浸して、電気的接続を遮断
させたい電極または配線に電圧をかけることにより、その電極または配線を溶解させる。
これにより電気的接続を遮断した電極または配線と、電気的接続を維持した電極または配
線を作り分けることが可能になる。
【００２１】
本発明において上記の半導体装置に対して異なるデータとは、それぞれの半導体装置に
対応するＩＤ番号等の固有データである。
【００２２】
本発明の無線通信により交信が可能な半導体装置（ＩＤチップ、ＩＣチップ、ＩＣタグ
、ＩＤタグ、無線チップ、ＲＦＩＤともいう）には、ＲＯＭとロジック回路が形成され、
それぞれ薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））を
有している。
【００２３】
本発明は、基板上に、チャネル形成領域と、ソース領域またはドレイン領域を有する島
状半導体膜と、ゲート絶縁膜と、ゲート電極と、を有する薄膜トランジスタと、前記薄膜
トランジスタ上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記ソース
領域またはドレイン領域の一方に電気的に接続される第１の電極と、前記第１の層間絶縁
膜上に形成され、前記ソース領域またはドレイン領域の他方に電気的に接続される第２の
電極と、前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極上に形成された第
２の層間絶縁膜と、前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電
極の一方に電気的に接続される第１の配線と、前記第２の層間絶縁膜上に形成され、前記
第１の電極または第２の電極の他方に電気的に接続されない第２の配線とを有し、前記第
２の配線と前記第１の電極または第２の電極の他方は、前記第２の層間絶縁膜中に形成さ
れた分断領域によって、電気的に接続されないことを特徴とする半導体装置に関するもの
である。
【００２４】
また本発明は、基板上に、島状半導体膜、ゲート絶縁膜、ゲート電極を形成し、前記島
状半導体膜中に、一導電性を付与する不純物を添加して、島状半導体膜中に、チャネル形
成領域、ソース領域またはドレイン領域を形成し、前記島状半導体膜、前記ゲート絶縁膜
、前記ゲート電極を覆って、第１の層間絶縁膜を形成し、前記第１の層間絶縁膜上に、前
記ソース領域またはドレイン領域の一方に電気的に接続する第１の電極を形成し、前記第
１の層間絶縁膜上に、前記ソース領域またはドレイン領域の他方に電気的に接続する第２
の電極を形成し、前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極を覆って
、第２の層間絶縁膜を形成し、前記第２の層間絶縁膜中に、前記第１の電極に達する第１
のコンタクトホールを形成し、前記第２の層間絶縁膜中に、前記第２の電極に達する第２
のコンタクトホールを形成し、前記第１の電極及び第２の電極を電解液に浸し、前記第１
の電極または第２の電極の一方に電圧をかけ、前記第１の電極または第２の電極の一方を
溶解させて分断領域を形成し、前記第２の層間絶縁膜上に、前記第１あるいは第２のコン
タクトホールの一方の中に、前記第１の電極または第２の電極の一方に電気的に接続され
ない第１の配線を形成し、前記第２の層間絶縁膜上に、前記第１あるいは第２のコンタク
トホールの他方を介して、前記第１の電極または第２の電極の他方に電気的に接続される
第２の配線を形成することを特徴とする半導体装置の作製方法に関するものである。
【００２５】
本発明において、前記薄膜トランジスタは、不揮発性メモリ回路に用いられるものであ
る。
【００２６】
本発明は、基板上に、第１のチャネル形成領域と、第１のソース領域またはドレイン領
域を有する第１の島状半導体膜と、ゲート絶縁膜と、第１のゲート電極とを有する第１の
薄膜トランジスタと、第２のチャネル形成領域と、第２のソース領域またはドレイン領域
を有する第２の島状半導体膜と、前記ゲート絶縁膜と、第２のゲート電極とを有する第２
の薄膜トランジスタと、前記第１及び第２の薄膜トランジスタ上に、第１の層間絶縁膜と
、前記第１の層間絶縁膜上に形成され、前記第１のソース領域またはドレイン領域の一方
に電気的に接続される第１の電極と、前記第１の層間絶縁膜上に形成され、前記第１のソ
ース領域またはドレイン領域の他方に電気的に接続される第２の電極と、前記第１の層間
絶縁膜上に形成され、前記第２のソース領域またはドレイン領域の一方に電気的に接続さ
れる第３の電極と、前記第１の層間絶縁膜上に形成され、前記第２のソース領域またはド
レイン領域の他方に電気的に接続される第４の電極と、前記第１の層間絶縁膜、前記第１
の電極乃至第４の電極上に形成された、第２の層間絶縁膜と、前記第２の層間絶縁膜上に
形成され、前記第１の電極に電気的に接続された第１の配線と、前記第２の層間絶縁膜上
に形成され、前記第２の電極に電気的に接続された第２の配線と、前記第２の層間絶縁膜
上に形成され、前記第３の電極に電気的に接続されない第３の配線と、前記第２の層間絶
縁膜上に形成され、前記第４の電極に電気的に接続された第４の配線とを有し、前記第３
の配線と前記第３の電極は、前記第２の層間絶縁膜中に形成された分断領域によって、電
気的に接続されないことを特徴とする半導体装置に関するものである。
【００２７】
本発明は、基板上に、第１の島状半導体膜、第２の島状半導体膜、ゲート絶縁膜、第１
のゲート電極、第２のゲート電極を形成し、前記第１及び第２の島状半導体膜中に、一導
電性を付与する不純物を添加して、前記第１の島状半導体膜中に、第１のチャネル形成領
域、第１のソース領域またはドレイン領域を、前記第２の島状半導体膜中に、第２のチャ
ネル形成領域、第２のソース領域またはドレイン領域を形成し、前記第１及び第２の島状
半導体膜、前記ゲート絶縁膜、前記第１及び第２のゲート電極を覆って、第１の層間絶縁
膜を形成し、前記第１の層間絶縁膜上に、前記第１のソース領域またはドレイン領域の一
方に電気的に接続される第１の電極を形成し、前記第１の層間絶縁膜上に、前記第１のソ
ース領域またはドレイン領域の他方に電気的に接続される第２の電極を形成し、前記第１
の層間絶縁膜上に、前記第２のソース領域またはドレイン領域の一方に電気的に接続され
る第３の電極を形成し、前記第１の層間絶縁膜上に、前記第２のソース領域またはドレイ
ン領域の他方に電気的に接続される第４の電極を形成し、前記第１の層間絶縁膜、前記第
１の電極乃至第４の電極を覆って第２の層間絶縁膜を形成し、前記第２の層間絶縁膜中に
、前記第１の電極に達する第１のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第２の電極に達する第２のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第３の電極に達する第３のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第４の電極に達する第４のコンタクトホールを形成し、前記第１の電極乃至第４の
電極を電解液に浸し、前記第３の電極に電圧をかけ、前記第３の電極を溶解させて分断領
域を形成し、前記第２の層間絶縁膜上に、前記第１のコンタクトホールを介して、前記第
１の電極に電気的に接続される第１の配線を形成し、前記第２の層間絶縁膜上に、前記第
２のコンタクトホールを介して、前記第２の電極に電気的に接続される第２の配線を形成
し、前記第２の層間絶縁膜上に、前記第３のコンタクトホール中に、前記第３の電極に電
気的に接続されない第３の配線を形成し、前記第２の層間絶縁膜上に、前記第４のコンタ
クトホールを介して、前記第４の電極に電気的に接続される第４の配線を形成することを
特徴とする半導体装置の作製方法に関するものである。
【００２８】
本発明において、前記第１及び第２の薄膜トランジスタは、不揮発性メモリ回路に用い
られるものである。
【００２９】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【発明の効果】
【００３０】
本発明により、個々の、ＩＣを用いた無線通信が可能な半導体装置に、異なるＩＤ番号
等の固有データを付けることを容易に行うことができる。
【００３１】
これにより、ＩＣを用いた無線通信が可能な半導体装置の作製時間、作製コストを低減
させることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の半導体装置の断面図。
【図２】個体認証システムの概要を示す図。
【図３】従来の半導体装置の構成を示すブロック図。
【図４】従来の半導体装置の構成を示すブロック図。
【図５】本発明の半導体装置の作製工程を示す断面図。
【図６】本発明の半導体装置の作製工程を示す断面図。
【図７】本発明の半導体装置の作製工程を示す断面図。
【図８】本発明の半導体装置の作製工程を示す断面図。
【図９】本発明の半導体装置の作製工程を示す断面図。
【図１０】本発明の半導体装置の回路図。
【図１１】本発明の半導体装置の断面図
【図１２】本発明の半導体装置の回路図。
【図１３】本発明の半導体装置の構成を示すブロック図。
【図１４】本発明の半導体装置の構成を示すブロック図。
【図１５】本発明の半導体装置の作製工程を示すブロック図。
【図１６】本発明の半導体装置の作製工程を示す断面図。
【図１７】本発明の半導体装置の作製工程を示す断面図。
【図１８】本発明の半導体装置の作製工程を示す断面図。
【図１９】本発明の半導体装置の作製工程を示す断面図。
【図２０】本発明の半導体装置の作製工程を示す断面図。
【図２１】本発明の半導体装置の作製工程を示す断面図。
【図２２】本発明の半導体装置の作製工程を示す断面図。
【図２３】本発明の半導体装置の作製工程を示す断面図。
【図２４】本発明の半導体装置の上面図。
【図２５】本発明の半導体装置の上面図。
【図２６】本発明の半導体装置の上面図。
【発明を実施するための形態】
【００３３】
［実施の形態１］
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面に
おいて、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説
明は省略する。
【００３４】
本実施の形態を、図１、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ
）〜図７（Ｃ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）、図１０、図１１、
図１２、図１３、図１４、図１５を用いて説明する。
【００３５】
図１０はマスクＲＯＭの回路図であり、列デコーダ１５、行デコーダ１６、ｎチャネル
型ＴＦＴ１１８〜１２１を含むメモリセルアレイ１１、ビット線（データ線）２４および
２５、ワード線Ｗ１及びＷ２、高電圧電源（ＶＤＤ）２２、低電圧電源（ＶＳＳまたはＧ
ＮＤ）２３、列スイッチＳＷ１〜ＳＷ４、列デコーダ１５により制御されるアドレス線Ｓ
１およびＳ２、出力線１４および制御線１７、高電圧電源２２に電気的に接続されている
配線２７および２８を有している。
【００３６】
図１は、図１０に示すメモリセルアレイ１１に含まれるＴＦＴ１１８及び１１９の断面
図である。図１に示すマスクＲＯＭは、マスクＲＯＭ内に形成されるメモリセルを形成す
るＴＦＴのソース領域またはドレイン領域の他方と配線を電気的に接続するかどうかで、
記憶状態を表すものである。ＴＦＴ１１８は配線２７に電気的に接続されており、ＴＦＴ
１１９は配線２８に電気的に接続されていない。
【００３７】
なお、図１０では説明簡略化のため、４ビット分のメモリセルアレイを示しているが、
本発明の不揮発性メモリ回路は、もちろん４ビットに限定されるものではない。
【００３８】
図１及び図１０において、ＴＦＴ１１８〜１２１はｎチャネル型ＴＦＴであり、図１に
示すように、ＴＦＴ１１８は、活性層である島状半導体膜１３１、下層ゲート電極１０３
ａ及び上層ゲート電極１０３ｂを含むゲート電極１０３を有している。ＴＦＴ１１９は、
活性層である島状半導体膜１３２、下層ゲート電極１０４ａ及び上層ゲート電極１０４ｂ
を含むゲート電極１０４を有している。
【００３９】
ゲート電極１０３及び１０４は、ワード線Ｗ１と電気的に接続されている。なお図１０
に示すＴＦＴ１２０及び１２１もそれぞれ、ＴＦＴ１１８または１１９のいずれかと同じ
構造を有しており、ＴＦＴ１２０及び１２１のゲート電極は、それぞれワード線Ｗ２と電
気的に接続されている。
【００４０】
ＴＦＴ１１８のソース領域またはドレイン領域の一方、及び、ＴＦＴ１２０のソース領
域またはドレイン領域の一方は、ビット線２４（配線１７５と同じ）に電気的に接続され
ている。またＴＦＴ１１９のソース領域またはドレイン領域の一方、及び、ＴＦＴ１２１
のソース領域またはドレイン領域の一方は、ビット線２５（配線１７７に同じ）に電気的
に接続されている。
【００４１】
ＴＦＴ１１８〜１２１それぞれの、ソース領域またはドレイン領域の他方は、必要に応
じて、配線２７（配線１７６に同じ）または配線２８（配線１７８に同じ）を介して、高
電圧電源２２に電気的に接続される。高電圧電源２２に電気的に接続されるか否かで、マ
スクＲＯＭの記憶状態が決定される。
【００４２】
また図１に示すように、ＴＦＴ１１８は、基板１５１上に形成された、下地膜１５３上
に形成される。ＴＦＴ１１８は、島状半導体膜１３１、ゲート絶縁膜１５４、下層ゲート
電極１０３ａ及び上層ゲート電極１０３ｂからなるゲート電極１０３、サイドウォール１
７１ａ及び１７１ｂを有している。島状半導体膜１３１には、ソース領域またはドレイン
領域の一方である領域１６３、ソース領域またはドレイン領域の他方である領域１６４、
低濃度不純物領域１６２ａ及び１６２ｂ、チャネル形成領域１６１が含まれている。
【００４３】
ＴＦＴ１１９は、基板１５１上に形成された、下地膜１５３上に形成される。ＴＦＴ１
１９は、島状半導体膜１３２、ゲート絶縁膜１５４、下層ゲート電極１０４ａ及び上層ゲ
ート電極１０４ｂからなるゲート電極１０４、サイドウォール１９１ａ及び１９１ｂを有
している。島状半導体膜１３２には、ソース領域またはドレイン領域の一方である領域１
８４、ソース領域またはドレイン領域の他方である領域１８３、低濃度不純物領域１８２
ａ及び１８２ｂ、チャネル形成領域１８１が含まれている。
【００４４】
なお図１において、下地膜１５３は１層であるが、必要に応じて層数を決めればよい。
【００４５】
ＴＦＴ１１８及び１１９上には、第１層間絶縁膜１５５が形成され、さらに第２層間絶
縁膜１５６が形成されている。
【００４６】
なお、ＴＦＴ１２０及び１２１については、ＴＦＴ１１８もしくはＴＦＴ１１９のいず
れかと同様の断面構造を有している。
【００４７】
第２層間絶縁膜１５６上に、領域１６３に電気的に接続する電極１０９、領域１６４に
電気的に接続する電極１１３、領域１８３に電気的に接続する電極１１４、領域１８４に
電気的に接続する電極１１０が形成されている。電極１０９及び電極１１３はそれぞれ、
ＴＦＴ１１８のソース電極またはドレイン電極として機能し、電極１１４及び電極１１０
は、ＴＦＴ１１９のソース電極またはドレイン電極として機能する。
【００４８】
ただし電極１１０については、電極１１０を形成後に電圧をかけながら電解液に浸すこ
とにより、部分的にエッチングされている。これにより電極１１０は、後の工程で形成さ
れる配線１７８とは電気的に接続されない。
【００４９】
第２層間絶縁膜１５６、電極１０９、電極１１３、電極１１４、電極１１０上には、第
３層間絶縁膜１３５が形成される。
【００５０】
第３層間絶縁膜１３５上には、配線１７５（ビット線２４に同じ）、配線１７７（ビッ
ト線２５に同じ）、配線１７６（配線２７に同じ）、配線１７８（配線２８に同じ）が形
成されている。配線１７５（ビット線２４）は、電極１０９と電気的に接続されており、
配線１７７（ビット線２５）は、電極１１４と電気的に接続されており、配線１７６（配
線２７）は、電極１１３に接続されている。ただし上述したように、配線１７８（配線２
８）は、電極１１０とは分断されているので、電気的には接続されない。
【００５１】
図１１にマスクＲＯＭを制御するロジック回路（論理回路ともいう）のＴＦＴの断面図
、図１２にその回路図を示す。ロジック回路の基本構成は、ｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴが相補的に接続されたＣＭＯＳ回路である。後述の列デコーダ及び行デコー
ダは、このようなＣＭＯＳ回路を用いて形成されている。図１１及び図１２ではＣＭＯＳ
回路を用いたインバータを示している。
【００５２】
図１１及び図１２において、ゲート電極４４３、ゲート電極４４４は同じ材料、同じ工
程で形成される。また配線４０７、配線４０４、配線４０５は、同じ材料、同じ工程で形
成される。さらに電源線４３１、配線４３２、電源線４３３も同じ材料、同じ工程で形成
される。ただし、もちろん必要に応じて違う工程や違う材料で形成してもよいのは言うま
でもない。
【００５３】
図１１に示すように、ｎチャネル型ＴＦＴ４１１は、基板４５１上に形成された、下地
膜４５３上に形成される。ＴＦＴ４１１は、活性層である島状半導体膜４１２、ゲート絶
縁膜４５４、下層ゲート電極４４３ａ及び上層ゲート電極４４３ｂからなるゲート電極４
４３、サイドウォール４７１ａ及び４７１ｂを有している。なお下地膜４５３は１層であ
るが、必要に応じて層数を決めればよい。
【００５４】
島状半導体膜４１２には、チャネル形成領域４６１、低濃度不純物領域４６２ａ及び４
６２ｂ、ソース領域またはドレイン領域の一方である領域４６３、ソース領域またはドレ
イン領域の他方である領域４６４が形成されている。
【００５５】
ＴＦＴ４１１のソース領域またはドレイン領域の一方である領域４６３は、配線４０４
に接続されており、ソース領域またはドレイン領域の他方である領域４６４は、配線４０
７に接続されている。
【００５６】
ｐチャネル型ＴＦＴ４２１は、基板４５１上に形成された、下地膜４５３上に形成され
る。ＴＦＴ４２１は、活性層である島状半導体膜４２２、ゲート絶縁膜４５４、下層ゲー
ト電極４４４ａ及び上層ゲート電極４４４ｂからなるゲート電極４４４、サイドウォール
４９１ａ及び４９１ｂを有している。
【００５７】
島状半導体膜４２２には、チャネル形成領域４８１、ソース領域またはドレイン領域の
一方である領域４８４、ソース領域またはドレイン領域の他方である領域４８３が形成さ
れている。
【００５８】
ＴＦＴ４２１のソース領域またはドレイン領域の一方である領域４８４は、配線４０５
に接続されており、ソース領域またはドレイン領域の他方である領域４８３は、配線４０
７に接続されている。
【００５９】
なお本実施の形態では、ｐチャネル型ＴＦＴ４２１は、低濃度不純物領域を形成してい
ないが、必要であれば低濃度不純物領域を形成してもよい。
【００６０】
配線４０７は、ｎチャネル型ＴＦＴ４１１のソース領域またはドレイン領域の他方であ
る領域４６４と、ｐチャネル型ＴＦＴ４２１のソース領域またはドレイン領域の他方であ
る領域４８３を電気的に接続している。
【００６１】
ＴＦＴ４１１及び４２１上には、第１の層間絶縁膜４５５及び第２の層間絶縁膜４５６
が形成されている。
【００６２】
第２の層間絶縁膜４５６上に配線４０４、配線４０５、配線４０７が形成され、配線４
０４は領域４６３に電気的に接続される。また配線４０５は、領域４８４に電気的に接続
される。配線４０７は、領域４６４及び領域４８３に電気的に接続される。
【００６３】
第２の層間絶縁膜４５６、配線４０４、配線４０５、配線４０７上に、第３の層間絶縁
膜４５８が形成される。
【００６４】
第３の層間絶縁膜４５８上に配線４０４に電気的に接続される電源線４３１、配線４０
５に電気的に接続される電源線４３３、配線４０７に電気的に接続される配線４３２が形
成される。配線４３２はインバータの出力端子になっている。またゲート電極４４３及び
ゲート電極４４４に電気的に接続された配線４３４が形成されており、配線４３４はイン
バータの入力端子となっている。
【００６５】
以上の工程により作成された本発明を有するマスクＲＯＭの動作について、図１０を用
いて説明する。なお、メモリセルに記憶されたまたは書き込まれたＩＤ番号等の固有デー
タを読み出すことができる回路であれば、以下の回路構成および動作の説明に限定される
ものではない。また、図１０においては、説明の簡略化のため、４ビットのマスクＲＯＭ
を例に、２ビット分のメモリセルの動作説明を行うが、マスクＲＯＭのビット数、動作は
この説明に限定されるものではなく、よりビット数の多い場合でも有効であり、全てのビ
ットのメモリセルのデータを読み出すものとする。
【００６６】
図１０に示すように、本発明を有するマスクＲＯＭは、列デコーダ１５、行デコーダ１
６、ｎチャネル型ＴＦＴ１１８〜１２１を含むメモリセルアレイ１１、ビット線（データ
線）２４および２５、ワード線Ｗ１及びＷ２、高電圧電源（ＶＤＤ）２２、低電圧電源（
ＶＳＳまたはＧＮＤ）２３、列スイッチＳＷ１〜ＳＷ４、列デコーダ１５により制御され
るアドレス線Ｓ１およびＳ２、出力線１４および制御線１７から構成されている。
【００６７】
はじめに、１ビットのメモリセルに記憶または書き込まれているＩＤ番号等の固有デー
タを読み出すにあたり、読み出し時間の１／４を使用して、低電圧電源（ＶＳＳまたはＧ
ＮＤ）の電位をプリチャージする動作について説明する。
【００６８】
制御線１７に読み出し時間の１／４だけ、ＳＷ３およびＳＷ４が選択された状態になり
、ビット線（データ線）２４および２５が低電圧電源（ＶＳＳまたはＧＮＤ）２３に電気
的に接続される信号を送る。そうすることで、ビット線（データ線）２４および２５は低
電圧電源（ＶＳＳまたはＧＮＤ）になる。
【００６９】
このとき、ワード線Ｗ１及びＷ２はｎチャネル型ＴＦＴ１１８〜１２１を選択された状
態にしていない。ここで、選択された状態とは、ｎチャネル型ＴＦＴ１１８〜１２１のソ
ース端子とドレイン端子が電気的に接続されることである。
【００７０】
また、列デコーダ１５により制御されるアドレス線Ｓ１およびＳ２も列スイッチＳＷ１
およびＳＷ２を選択された状態にしていない。ここで、選択された状態とは、ビット線（
データ線）２４および２５と出力線１４が電気的に接続されることである。
【００７１】
なお、プリチャージする電圧であるが、回路構成、方式、論理の違い等により、本発明
のように低電圧電源（ＶＳＳまたはＧＮＤ）にプリチャージする場合、高電圧電源（ＶＤ
Ｄ）にプリチャージする場合、および、それ以外の生成電圧にプリチャージする場合と様
々であり、限定されるものではない。場合によって最適な電圧を選択すればよい。
【００７２】
次に、読み出し時間の残りの３／４を使用して、本発明を有するマスクＲＯＭからＩＤ
番号等の固有データを読み出す動作について説明する。ここでは、読み出されたＩＤ番号
等の固有データとして、高電圧電源（ＶＤＤ）と同じ電圧が出力された場合をハイ、低電
圧電源（ＶＳＳまたはＧＮＤ）と同じ電圧が出力された場合をローとする。なお、読み出
されたＩＤ番号等の固有データがハイなのかローなのかは、回路構成、方式、論理の違い
等により異なるので、本説明に限定されない。
【００７３】
行デコーダ１６によってワード線Ｗ１が選択され、列デコーダ１５によってアドレス線
Ｓ１が選択された場合、ｎチャネル型ＴＦＴ１１８が選択される。そして、ｎチャネル型
ＴＦＴ１１８のソース端子とドレイン端子が電気的に接続される。つまり、ｎチャネル型
ＴＦＴ１１８のソース端子とドレイン端子にあたる、ビット線（データ線）２４と高電圧
電源（ＶＤＤ）２２が電気的に接続される。ビット線は高電圧電源（ＶＤＤ）２２よりも
ｎチャネル型ＴＦＴ１１８の閾値分低い電圧まで充電される。さらに、列デコーダ１５に
よってアドレス線Ｓ１が選択されているので、ビット線（データ線）２４と出力線１４が
電気的に接続される。ここで、ビット線は高電圧電源（ＶＤＤ）２２よりもｎチャネル型
ＴＦＴ１１８の閾値分低い電圧まで充電されているので、出力線１４も同じ電位になって
いることになる。つまり、出力線１４には、高電圧電源（ＶＤＤ）２２よりもｎチャネル
型ＴＦＴ１１８の閾値分低い電圧が出力されたことになる。
【００７４】
図示していないが、高電圧電源（ＶＤＤ）２２よりもｎチャネル型ＴＦＴ１１８の閾値
分低い電圧を増幅器に通すことで、高電圧電源（ＶＤＤ）と同じ電圧を出力させる。ここ
で増幅器とは、電圧または電流を増大させることができる回路であり、インバータを２段
接続した構成でもよいし、比較器等を用いた構成でもよい。
【００７５】
このようにして、ｎチャネル型ＴＦＴ１１８に記憶または書き込まれていたＩＤ番号等
の固有データであるハイが出力線１４に出力される。
【００７６】
同様にして、行デコーダ１６によってワード線Ｗ１が選択され、列デコーダ１５によっ
てアドレス線Ｓ２が選択された場合、ｎチャネル型ＴＦＴ１１９が選択される。ｎチャネ
ル型ＴＦＴ１１９の一方の端子はどこにも接続されていないが、前記のプリチャージする
動作によって、他方の端子であるビット線（データ線）２５が低電圧電源（ＶＳＳまたは
ＧＮＤ）２３になっている。つまり、ｎチャネル型ＴＦＴ１１９の一方の端子と他方の端
子は低電圧電源（ＶＳＳまたはＧＮＤ）２３とほぼ同じ電圧になっている。さらに、列デ
コーダ１５によってアドレス線Ｓ２が選択されているので、ビット線（データ線）２５と
出力線１４が電気的に接続される。つまり、出力線１４には、低電圧電源（ＶＳＳまたは
ＧＮＤ）２３とほぼ同じ電圧が出力されたことになる。
【００７７】
このようにして、ｎチャネル型ＴＦＴ１１９に記憶または書き込まれていたＩＤ番号等
の固有データであるローが出力線１４に出力される。
【００７８】
以上により、本発明を有するマスクＲＯＭに記憶されたまたは書き込まれたＩＤ番号等
の固有データを読み出すことができる。
【００７９】
以下にメモリセルアレイのＴＦＴを作製する工程について、図５（Ａ）〜図５（Ｃ）、
図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ
）〜図９（Ｂ）を用いて説明する。
【００８０】
まず図５（Ａ）に示すように、基板１５１上に下地膜１５３を成膜する。基板１５１に
は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、
石英基板、ステンレス基板、あるいは、絶縁表面に単結晶半導体層を形成したいわゆるＳ
ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。また
、ＰＥＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ））、ＰＥＳ（ｐ
ｏｌｙ（ｅｔｈｅｒ ｓｕｌｆｏｎｅ））、ＰＥＮ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ Ｎａ
ｐｈｔｈａｌａｔｅ））に代表されるプラスチックや、アクリル等の可撓性を有する合成
樹脂からなる基板を用いることも可能である。以下、基板１５１として、ガラス基板を用
いて場合について説明する。
【００８１】
下地膜１５３は基板１５１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が
、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よっ
てアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、
窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ
法を用いて酸化珪素膜を１０〜１００ｎｍ（好ましくは２０〜７０ｎｍ、さらに好ましく
は５０ｎｍ）、並びに、窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０
ｎｍ〜３００ｎｍ、さらに好ましくは１００ｎｍ）の膜厚になるように積層して成膜する
。
【００８２】
なお下地膜１５３は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜
単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの
絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラ
スチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基
板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが
、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない
。
【００８３】
次に下地膜１５３上に半導体膜１０１を形成する。半導体膜１０１の膜厚は２５ｎｍ〜
１００ｎｍ（好ましくは３０ｎｍ〜８０ｎｍ）とする。なお半導体膜１０１は、非晶質半
導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だ
けではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニ
ウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であるこ
とが好ましい。本実施の形態では、半導体膜１０１として非晶質珪素膜を６６ｎｍの厚さ
で成膜する。
【００８４】
次に図５（Ｂ）に示すように、半導体膜１０１にレーザ照射装置から線状ビーム１１１
を照射し、結晶化を行なう。
【００８５】
レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜１０１の耐
性を高めるために、５００℃、１時間の加熱処理を半導体膜１０１に加えてもよい。
【００８６】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０
ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【００８７】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ
、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザなどが挙げられる。
【００８８】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上
のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ
、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、フォルステライト（
Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、アレキ
サンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結
晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパント
としてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加さ
れているものを媒質とするレーザのようなパルス発振レーザを用いることができる。
【００８９】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レ
ーザと同等の効果を示すものである。
【００９０】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光
を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本
波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが
望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子に
より高調波に変換して、半導体膜６０４に照射する。エネルギー密度は０．０１〜１００
ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。そして走査速
度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００９１】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒレーザ、Ｋｒレー
ザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能なものであり、Ｑス
イッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。
１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって
溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周
波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に
移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることが
できる。
【００９２】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
【００９３】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上には
ある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさ
を著しく大きくすることができるため大幅に出力が向上する。
【００９４】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【００９５】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００９６】
上述した半導体膜１０１へのレーザ光の照射により、結晶性がより高められた結晶性半
導体膜１０２が形成される。
【００９７】
次に、図５（Ｃ）に示すように結晶性半導体膜１０２を用いて島状半導体膜１３１及び
１３２を形成する。この島状半導体膜１３１及び１３２は、以降の工程で形成されるＴＦ
Ｔの活性層となる。
【００９８】
なお本実施の形態では、基板１５１としてガラス基板を用いた場合について説明してい
るが、基板１５１としてＳＯＩ基板を用いた場合は、単結晶半導体層を島状に成形して、
ＴＦＴの活性層とすればよい。
【００９９】
次に島状半導体膜１３１及び１３２にしきい値制御のための不純物を導入する。本実施
の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってホウ素（Ｂ）を島状半
導体膜１３１及び１３２中に導入する。
【０１００】
次に島状半導体膜１３１及び１３２上にゲート絶縁膜１５４を成膜する。ゲート絶縁膜
１５４には、例えば膜厚１０〜１１０ｎｍの酸化珪素、窒化珪素または窒素を含んだ酸化
珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用
いることができる。本実施の形態では、プラズマＣＶＤ法で、膜厚２０ｎｍで成膜した窒
素を含む酸化珪素膜を用いてゲート絶縁膜１５４を形成する。
【０１０１】
次に、ゲート絶縁膜１５４上に第１の導電膜１１５及び第２の導電膜１１６を成膜する
（図６（Ａ）参照）。
【０１０２】
第１の導電膜１１５及び第２の導電膜１１６として、それぞれタンタル（Ｔａ）、タン
グステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ば
れた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を用いてもよい
。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導
体膜を用いてもよい。
【０１０３】
本実施の形態では、第１の導電膜１１５として窒化タンタル膜を１０〜５０ｎｍ、例え
ば３０ｎｍの膜厚で成膜したものと、第２の導電膜１１６としてタングステン（Ｗ）膜を
２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で成膜した積層膜を形成する。
【０１０４】
次いで、第１の導電膜１１５及び第２の導電膜１１６をエッチングして、第１の導電膜
１１５から下層ゲート電極１０３ａ及び１０４ａ、第２の導電膜１１６から上層ゲート電
極１０３ｂ及び１０４ｂを形成する。これにより下層ゲート電極１０３ａ及び上層ゲート
電極１０３ｂを有するゲート電極１０３、並びに、下層ゲート電極１０４ａ及び上層ゲー
ト電極１０４ｂを有するゲート電極１０４が形成される（図６（Ｂ）参照）。ただしゲー
ト電極１０３及び１０４は積層膜ではなく、単層膜でもよい。
【０１０５】
ゲート電極１０３及び１０４は、ゲート配線の一部として形成してもよいし、別にゲー
ト配線を形成して、そのゲート配線にゲート電極１０３及び１０４を接続してもよい。
【０１０６】
次いで島状半導体膜１３１及び１３２に、一導電性を付与する不純物を添加する。一導
電性を付与する不純物として、ｎ型を付与する不純物であれば、リン（Ｐ）やヒ素（Ａｓ
）を用いればよい。またｐ型を付与する不純物であれば、ホウ素（Ｂ）を用いればよい。
【０１０７】
本実施の形態では、まず、第１の添加工程として、ｎ型を付与する不純物を島状半導体
膜１３１及び１３２に添加する（図６（Ｃ）参照）。具体的には、フォスフィン（ＰＨ３
）を用いて、リン（Ｐ）を、印加電圧を４０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜
１×１０１５ｃｍ−２として島状半導体膜１３１及び１３２中に導入する。本実施の形態
では、フォスフィンを用いて、印加電圧６０ｋｅＶ、ドーズ量２．６×１０−１３ｃｍ−
２でリンを島状半導体膜１３１及び１３２中に添加する。これにより不純物領域１２５〜
１２８が形成される。またこの不純物導入の際にチャネル形成領域１６１及び１８１とな
る領域が決定される。
【０１０８】
その後図７（Ａ）に示すように、ゲート電極１０３及び１０４の側面を覆うように、絶
縁膜、いわゆるサイドウォール１７１及び１９１を形成する。すなわちゲート電極１０３
の側面にサイドウォール１７１（１７１ａ及び１７１ｂ）、ゲート電極１０４の側面にサ
イドウォール１９１（１９１ａ及び１９１ｂ）を形成する。
【０１０９】
サイドウォール１７１及び１９１は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法
を用いて、珪素を有する絶縁膜により形成することができる。本実施の形態では、プラズ
マＣＶＤ法により酸化珪素膜を膜厚５０〜２００ｎｍ、好ましくは１００ｎｍで成膜し、
次いで酸化珪素膜をエッチングすることにより、テーパー状のサイドウォール１７１及び
１９１を形成する。またサイドウォール１７１及び１９１は窒素を含む酸化珪素膜を用い
て形成してもよい。
【０１１０】
またサイドウォール１７１及び１９１の端部はテーパー形状を有さなくともよく、矩形
状であってもよい。
【０１１１】
次いで第２の添加工程として、島状半導体膜１３１及び１３２中に、フォスフィン（Ｐ
Ｈ３）を用いて、印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量５．０×１０
１４〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導
入する。
【０１１２】
この第２の添加工程において、ゲート電極１０３、サイドウォール１７１をマスクとし
て、島状半導体膜１３１にリンが導入され、島状半導体膜１３１中にソース領域またはド
レイン領域の一方の領域１６３、ソース領域またはドレイン領域の他方の領域１６４、さ
らには低濃度不純物領域１６２ａ及び１６２ｂが形成される。同様に、ゲート電極１０４
、サイドウォール１９１をマスクとして、島状半導体膜１３２にリンが導入され、島状半
導体膜１３２中にソース領域またはドレイン領域の一方の領域１８３、ソース領域または
ドレイン領域の他方の領域１８４、さらには低濃度不純物領域１８２ａ及び１８２ｂが形
成される。
【０１１３】
本実施の形態においては、ｎチャネル型ＴＦＴ１１８のソース領域及びドレイン領域で
ある領域１６３及び領域１６４、ｎチャネル型ＴＦＴ１１９のソース領域及びドレイン領
域である領域１８３及び領域１８４それぞれには、１×１０１９〜５×１０２１ｃｍ−３
の濃度でリン（Ｐ）が含まれることとなる。
【０１１４】
またｎチャネル型ＴＦＴ１１８の低濃度不純物領域１６２ａ及び１６２ｂ、ｎチャネル
型ＴＦＴ１１９の低濃度不純物領域１８２ａ及び１８２ｂのそれぞれには、１×１０１８
〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。
【０１１５】
次いで、島状半導体膜１３１及び１３２、ゲート絶縁膜１５２、ゲート電極１０３及び
１０４、サイドウォール１７１及び１９１を覆って、第１層間絶縁膜１５５を形成する（
図７（Ｃ）参照）。
【０１１６】
第１層間絶縁膜１５５としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコ
ンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積
層膜で形成する。もちろん、第１層間絶縁膜１５５は窒素を含む酸化珪素膜や窒化珪素膜
、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。
【０１１７】
本実施の形態では、窒素を含む酸化珪素膜をプラズマＣＶＤ法により５０ｎｍ形成し、
レーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰
囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１１８】
次にプラズマＣＶＤ法により窒化珪素膜を１００ｎｍ形成し、更に酸化珪素膜を６００
ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び酸化珪素膜の積層膜が第１
層間絶縁膜１５５である。
【０１１９】
次に全体を４１０℃で１時間加熱し、窒化珪素膜から水素を放出させることにより水素
化を行う。
【０１２０】
次に第１層間絶縁膜１５５を覆って、第２層間絶縁膜１５６を形成する。
【０１２１】
第２層間絶縁膜１５６としては、ＣＶＤ法、スパッタリング法、ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）法等により、珪素の酸化物や珪素の窒化物等の無機材料を用いることが
できる。本実施の形態では、第２層間絶縁膜１５６として酸化珪素膜を成膜する。
【０１２２】
また第２層間絶縁膜１５６として、シロキサンを用いた絶縁膜を形成してもよい。シロ
キサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるものであり
、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が
用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくと
も水素を含む有機基と、フルオロ基とを用いてもよい。
【０１２３】
なお、第２層間絶縁膜１５６上にパシベーション膜を形成してもよい。パシベーション
膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的
には、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒
化珪素膜または窒素を含む酸化珪素膜、炭素を主成分とする薄膜（例えばダイヤモンドラ
イクカーボン膜（ＤＬＣ膜）、窒化炭素膜（ＣＮ膜））などを用いることができる。
【０１２４】
次いで第２層間絶縁膜１５６上に導電膜を成膜し、それを用いて、ソース電極またはド
レイン電極となる電極１０９、電極１１３、電極１１４、電極１１０を形成する（図８（
Ａ）参照）。
【０１２５】
ＴＦＴ１１８のソース電極またはドレイン電極の一方である電極１０９は領域１６３に
、ソース電極またはドレイン電極の他方である電極１１３は領域１６４にそれぞれ電気的
に接続される。ＴＦＴ１１９のソース電極またはドレイン電極の一方である電極１１４は
領域１８３に、ソース電極またはドレイン電極の他方である電極１１０は領域１８４に電
気的に接続される。
【０１２６】
本実施の形態では、電極１０９、電極１１３、電極１１４、電極１１０として、ＣＶＤ
法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（
Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）
、鉄（Ｆｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）
、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれら
の元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミ
ニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む
材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含
む合金材料に相当する。電極１０９、電極１１３、電極１１４、電極１１０は、例えば、
バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とア
ルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用すると
よい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒
化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安
価であるため、電極１０９、電極１１３、電極１１４、電極１１０を形成する材料として
最適である。またアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウム
の相互拡散が防止できる。また、上層と下層のバリア層を設けると、アルミニウムやアル
ミニウムシリコンのヒロックの発生を防止することができる。
【０１２７】
本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、アルミニウム膜（Ａｌ）、チタ
ン膜（Ｔｉ）をそれぞれ６０ｎｍ、５０ｎｍ、５００ｎｍ、１００ｎｍに積層したものを
用いて、電極１０９、電極１１３、電極１１４、電極１１０を形成する。
【０１２８】
また電極１０９、電極１１３、電極１１４、電極１１０はそれぞれ、電極と配線を同じ
材料で同一工程で形成してもよいし、電極と配線を別々に形成してそれらを接続させても
よい。
【０１２９】
次いで、電極１０９、電極１１３、電極１１４、電極１１０上、並びに、第２層間絶縁
膜１５６上に、あるいはパシベーション膜を形成していればパシベーション膜上に、第３
層間絶縁膜１３５を形成する（図８（Ｂ）参照）。第３層間絶縁膜１３５は第２層間絶縁
膜１５６と同様の材料を用いて形成すればよい。
【０１３０】
第３層間絶縁膜１３５中に、電極１０９に到達するコンタクトホール１６５、電極１１
３に到達するコンタクトホール１６６、電極１１４に到達するコンタクトホール１６７、
電極１１０に到達するコンタクトホール１６８を形成する（図９（Ａ）参照）。
【０１３１】
次いで、基板全体を電解液に浸す。電解液は電極１０９、電極１１３、電極１１４、電
極１１０の材料を溶解させる電解液を選べばよい。例えば、電極１０９、電極１１３、電
極１１４、電極１１０の材料としてアルミニウムを用いた場合は、電解液として水酸化カ
リウムあるいはリン酸塩を用いることができる。ただし電解液に浸すのは必ずしも基板全
体でなくてもよく、電極を溶解させうる程度に電解液に電極が浸されていればよい。
【０１３２】
表１に電極１０９、電極１１３、電極１１４、電極１１０を形成するための材料とその
材料に対する電解液の組み合わせの例を示す。
【０１３３】
【表１】
【０１３４】
電極を電解液に浸し、電極に電圧をかけると、電極表面の金属がイオンとして電解液中
に溶け出し、電極材料が溶解する。図９（Ｂ）に示すように、電極１１０の一部が溶解し
て分断領域１６９が形成される。なお、このとき電極１１４が溶解しないようにするため
、ＴＦＴ１１９はノーマリーオフであることが好ましい。または、電極１１４に到達する
コンタクトホールは、分断領域１６９を形成した後に形成してもよい。
【０１３５】
次いで図１に示すように、第３層間絶縁膜１３５上に、電極１０９に電気的に接続され
る配線１７５、電極１１３に電気的に接続される配線１７６、電極１１４に電気的に接続
される配線１７７が形成される。
【０１３６】
第３層間絶縁膜１３５上かつ電極１１０の上方に、配線１７８が形成されるが、配線１
７８は分断領域１６９に達するように形成されるため、配線１７８と電極１１０は電気的
に接続されない。
【０１３７】
なお、配線１７５〜１７８は、上述した、電極１０９等を形成する材料のうちのいずれ
かを用いて形成すればよい。
【０１３８】
以上によりメモリセルアレイのＴＦＴが形成される。なおロジック回路のＴＦＴもメモ
リセルアレイのＴＦＴと同様に形成してもよいし、別の基板に形成した後に、剥離してメ
モリセルアレイのＴＦＴに電気的に接続させてもよい。
【０１３９】
本発明により、異なるＩＤ番号の情報を有するマスクＲＯＭのメモリセルを容易に形成
することができるので、ＩＣを用いた無線通信が可能な半導体装置の作製時間、作製コス
トを低減させることが可能となる。
【０１４０】
図１３は本発明のメモリセルアレイを含むマスクＲＯＭの上面図を示す。マスクＲＯＭ
９００には、本発明のメモリセルアレイ９２０（図１０のメモリセルアレイ１１に同じ）
が形成され、上述のロジック回路のＴＦＴを用いて、列デコーダ９２１（図１０の列デコ
ーダ１５に同じ）及び行デコーダ９２２（図１０の行デコーダ１６に同じ）が形成される
。
【０１４１】
図１３のマスクＲＯＭ９００を有する、ＩＣを用いた無線通信が可能な半導体装置の例
を図１４に示す。なお図１４に示す半導体装置は一例であり、本発明は図１４に示す構成
に限定されない。
【０１４２】
図１４に示す半導体装置（ＩＤチップ、ＩＣチップ、ＩＣタグ、ＩＤタグ、無線チップ
、ＲＦＩＤともいう）９３１は、アンテナ９１７、高周波回路９１４、電源回路９１５、
リセット回路９１１、整流回路９０６、復調回路９０７、アナログアンプ９０８、クロッ
ク発生回路９０３、変調回路９０９、信号出力制御回路９０１、ＣＲＣ回路９０２、コー
ド抽出回路９０４、コード判定回路９０５およびマスクＲＯＭ９００の回路ブロックを有
する。また、電源回路９１５は、整流回路９１３および保持容量９１２の回路ブロックを
有する。さらに、マスクＲＯＭ９００は、図１３に示すように、メモリセルアレイ９２０
、列デコーダ９２１および行デコーダ９２２を有する。
【０１４３】
そして図９（Ｂ）に示す電極１１０を溶解させて分断領域１６９を形成する工程におい
ては、図１５に示す回路９５１及びコンピュータ９５５がメモリセルアレイ９２０に接続
されている。回路９５１はメモリセルアレイ９２０と同じ基板上に形成してもよいし、外
付けにしてもよい。
【０１４４】
回路９５１には、メモリセルアレイ９２０のそれぞれのＴＦＴに対応したＴＦＴが形成
されている。回路９５１は、コンピュータ９５５からの信号により、メモリセルアレイ９
２０中の個々の配線（電極）に選択的に狙いの電圧を加えられるものとする。この電圧を
加えた状態にて、基板を電解液に浸し、電解液と配線材料を考慮した、配線溶出条件の電
圧を配線に加えることにより、開口部の配線が電解液に溶出する。このようにして基板面
内の個々の配線（電極）が選択的に分断される。
【０１４５】
またコンピュータ９５５に接続し、開口部まで達する回路９５１の一部は、基板表面の
スペース確保のため、裏面に形成してもよい。このとき、基板には表面から裏面に達する
開口部が設けられ、配線を貫通させて繋ぐことになる。
【０１４６】
本発明により、ＩＣを用いた無線通信が可能な半導体装置に、異なるＩＤ番号等の固有
データを付けることを容易に行うことができる。特に大面積基板内に無線通信が可能な半
導体装置を大量に作成する際に、タクトやコストを低減させることが可能となる。
【０１４７】
なお本実施の形態は、必要であれば他の実施の形態及び実施例のいずれの記載と組み合
わせることが可能である。
【０１４８】
［実施の形態２］
本実施の形態では、メモリセルアレイのＴＦＴ及びロジック回路のＴＦＴを同一基板に
作製する工程について、図１６（Ａ）〜図１６（Ｄ）、図１７（Ａ）〜図１７（Ｃ）、図
１８（Ａ）〜図１８（Ｃ）、図１９（Ａ）〜図１９（Ｂ）、図２０（Ａ）〜図２０（Ｂ）
を用いて説明する。
【０１４９】
まず図１６（Ａ）に示すように、基板６０１上に下地膜６０２を成膜する。基板６０１
には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板
、石英基板、ステンレス基板、あるいは、絶縁表面に単結晶半導体層を形成したいわゆる
ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。ま
た、ＰＥＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ））、ＰＥＳ（
ｐｏｌｙ（ｅｔｈｅｒ ｓｕｌｆｏｎｅ））、ＰＥＮ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ Ｎ
ａｐｈｔｈａｌａｔｅ））に代表されるプラスチックや、アクリル等の可撓性を有する合
成樹脂からなる基板を用いることも可能である。以下、基板６０１として、ガラス基板を
用いる場合について説明する。
【０１５０】
下地膜６０２は基板６０１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が
、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よっ
てアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、
窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ
法を用いて酸化珪素膜を１０〜１００ｎｍ（好ましくは２０〜７０ｎｍ、さらに好ましく
は５０ｎｍ）、並びに、窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０
ｎｍ〜３００ｎｍ、さらに好ましくは１００ｎｍ）の膜厚になるように積層して成膜する
。
【０１５１】
なお下地膜６０２は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜
単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの
絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラ
スチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基
板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが
、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない
。
【０１５２】
次に下地膜６０２上に半導体膜６０４を形成する。半導体膜６０４の膜厚は２５ｎｍ〜
１００ｎｍ（好ましくは３０ｎｍ〜８０ｎｍ、）とする。なお半導体膜６０４は、非晶質
半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）
だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマ
ニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度である
ことが好ましい。本実施の形態では、半導体膜６０４として非晶質珪素膜を６６ｎｍの厚
さで成膜する。
【０１５３】
次に図１６（Ｂ）に示すように、半導体膜６０４にレーザ照射装置から線状ビーム６０
３を照射し、結晶化を行なう。
【０１５４】
レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜６０４の耐
性を高めるために、５００℃、１時間の加熱処理を半導体膜６０４に加えてもよい。
【０１５５】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０
ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【０１５６】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ
、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザなどが挙げられる。
【０１５７】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上
のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ
、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、フォルステライト（
Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、アレキ
サンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結
晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパント
としてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加さ
れているものを媒質とするレーザのようなパルス発振レーザを用いることができる。
【０１５８】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レ
ーザと同等の効果を示すものである。
【０１５９】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光
を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本
波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが
望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子に
より高調波に変換して、半導体膜６０４に照射する。エネルギー密度は０．０１〜１００
ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。そして走査速
度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【０１６０】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒレーザ、Ｋｒレー
ザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能なものであり、Ｑス
イッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。
１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって
溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周
波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に
移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることが
できる。
【０１６１】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
【０１６２】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上には
ある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさ
を著しく大きくすることができるため大幅に出力が向上する。
【０１６３】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【０１６４】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【０１６５】
上述した半導体膜６０４へのレーザ光の照射により、結晶性がより高められた結晶性半
導体膜６０５が形成される。
【０１６６】
次に、図１６（Ｃ）に示すように結晶性半導体膜６０５を用いて島状半導体膜６１１〜
６１４を形成する。この島状半導体膜６１１〜６１４は、以降の工程で形成されるＴＦＴ
の活性層となる。
【０１６７】
なお本実施の形態では、基板６０１としてガラス基板を用いた場合について説明してい
るが、基板６０１としてＳＯＩ基板を用いた場合は、単結晶半導体層を島状に成形して、
ＴＦＴの活性層とすればよい。
【０１６８】
次に島状半導体膜６１１〜６１４にしきい値制御のための不純物を導入する。本実施の
形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってホウ素（Ｂ）を島状半導
体膜６１１〜６１４中に導入する。
【０１６９】
次に島状半導体膜６１１〜６１４上にゲート絶縁膜６１５を成膜する。ゲート絶縁膜６
１５には、例えば膜厚１０〜１１０ｎｍの酸化珪素、窒化珪素または窒素を含んだ酸化珪
素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用い
ることができる。本実施の形態では、プラズマＣＶＤ法で、膜厚２０ｎｍで成膜した窒素
を含む酸化珪素膜を用いてゲート絶縁膜６１５を形成する。
【０１７０】
次に、ゲート絶縁膜６１５上に導電膜を成膜した後、導電膜を用いて、ゲート電極６２
１〜６２４を形成する。
【０１７１】
ゲート電極６２１〜６２４は、導電膜を単層または２層以上積層させた構造を用いて形
成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ
）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、ま
たは前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極６２
１〜６２４を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶
シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。本実施の形態で
は、下層ゲート電極６２１ａ〜６２４ａとして窒化タンタル膜を１０〜５０ｎｍ、例えば
３０ｎｍの膜厚で成膜したものと、上層ゲート電極６２１ｂ〜６２４ｂとしてタングステ
ン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で成膜した積層膜を用いて、
ゲート電極６２１〜６２４を形成する。
【０１７２】
ゲート電極６２１〜６２４は、ゲート配線の一部として形成してもよいし、別にゲート
配線を形成して、そのゲート配線にゲート電極６２１〜６２４を接続してもよい。
【０１７３】
次いで島状半導体膜６１１〜６１３に、一導電性を付与する不純物を添加する。なおこ
の添加工程の際に、島状半導体膜６１４及びゲート電極６２４、すなわちｐチャネル型Ｔ
ＦＴ６９４となる領域は、レジスト６１８によって覆われており、一導電性を付与する不
純物は島状半導体膜６１４中には添加されない。
【０１７４】
一導電性を付与する不純物として、ｎ型を付与する不純物であれば、リン（Ｐ）やヒ素
（Ａｓ）を用いればよい。またｐ型を付与する不純物であれば、ホウ素（Ｂ）を用いれば
よい。
【０１７５】
本実施の形態では、まず、第１の添加工程として、ｎ型を付与する不純物を島状半導体
膜６１１〜６１３に添加する（図１６（Ｄ）参照）。具体的には、フォスフィン（ＰＨ３
）を用いて、リン（Ｐ）を、印加電圧を４０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜
１×１０１５ｃｍ−２として島状半導体膜６１１〜６１３中に導入する。本実施の形態で
は、フォスフィンを用いて、印加電圧６０ｋｅＶ、ドーズ量２．６×１０−１３ｃｍ−２
でリンを島状半導体膜６１１〜６１３中に添加する。この不純物導入の際にチャネル形成
領域６３１、６４１、６５１となる領域が決定される。
【０１７６】
その後図１７（Ａ）に示すように、ゲート電極６２１から６２４の側面を覆うように、
絶縁膜、いわゆるサイドウォール６２６〜６２９を形成する。すなわちゲート電極６２１
の側面にサイドウォール６２６（６２６ａ及び６２６ｂ）、ゲート電極６２２の側面にサ
イドウォール６２７（６２７ａ及び６２７ｂ）、ゲート電極６２３の側面にサイドウォー
ル６２８（６２８ａ及び６２８ｂ）、ゲート電極６２４の側面にサイドウォール６２９（
６２９ａ及び６２９ｂ）を形成する。
【０１７７】
サイドウォール６２６〜６２９は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を
用いて、珪素を有する絶縁膜により形成することができる。本実施の形態では、プラズマ
ＣＶＤ法により酸化珪素膜を膜厚５０〜２００ｎｍ、好ましくは１００ｎｍで成膜し、次
いで酸化珪素膜をエッチングすることにより、テーパー状のサイドウォール６２６〜６２
９を形成する。またサイドウォール６２６〜６２９は窒素を含む酸化珪素膜を用いて形成
してもよい。
【０１７８】
またサイドウォール６２６〜６２９の端部はテーパー形状を有さなくともよく、矩形状
であってもよい。
【０１７９】
次に図１７（Ｂ）に示すように、島状半導体膜６１４、ゲート電極６２４、サイドウォ
ール６２９、すなわち後にｐチャネル型ＴＦＴ６９４となる領域を覆って、レジスト６１
６を形成する。
【０１８０】
次いで第２の添加工程として、島状半導体膜６１１〜６１３中に、フォスフィン（ＰＨ
３）を用いて、印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量５．０×１０１
４〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入
する。
【０１８１】
この第２の添加工程において、ゲート電極６２１、サイドウォール６２６をマスクとし
て、島状半導体膜６１１にリンが導入され、島状半導体膜６１１中にソース領域またはド
レイン領域の一方の領域６３３、ソース領域またはドレイン領域の他方の領域６３４、さ
らには低濃度不純物領域６３２ａ及び６３２ｂが形成される。同様に、ゲート電極６２２
、サイドウォール６２７をマスクとして、島状半導体膜６１２にリンが導入され、島状半
導体膜６１２中にソース領域またはドレイン領域の一方の領域６４３、ソース領域または
ドレイン領域の他方の領域６４４、さらには低濃度不純物領域６４２ａ及び６４２ｂが形
成される。さらにゲート電極６２３、サイドウォール６２８をマスクとして、島状半導体
膜６１３にリンが導入され、島状半導体膜６１３中にソース領域またはドレイン領域の一
方の領域６５３、ソース領域またはドレイン領域の他方の領域６５４、さらには低濃度不
純物領域６５２ａ及び６５２ｂが形成される。
【０１８２】
本実施の形態においては、ｎチャネル型ＴＦＴ６９１のソース領域及びドレイン領域で
ある領域６３３及び領域６３４、ｎチャネル型ＴＦＴ６９２のソース領域及びドレイン領
域である領域６４３及び領域６４４、ｎチャネル型ＴＦＴ６９３のソース領域及びドレイ
ン領域である領域６５３及び領域６５４それぞれには、１×１０１９〜５×１０２１ｃｍ
−３の濃度でリン（Ｐ）が含まれることとなる。
【０１８３】
またｎチャネル型ＴＦＴ６９１の低濃度不純物領域６３２ａ及び６３２ｂ、ｎチャネル
型ＴＦＴ６９２の低濃度不純物領域６４２ａ及び６４２ｂ、ｎチャネル型ＴＦＴ６９３の
低濃度不純物領域６５２ａ及び６５２ｂのそれぞれには、１×１０１８〜５×１０１９ｃ
ｍ−３の濃度でリン（Ｐ）が含まれる。
【０１８４】
次いでさらにレジスト６１６を除去し、島状半導体膜６１１〜６１３、ゲート電極６２
１〜６２３、サイドウォール６２６〜６２８、すなわちｎチャネル型ＴＦＴ６９１〜６９
３となる領域を覆ってレジスト６１７を形成する。
【０１８５】
ｐチャネル型ＴＦＴ６９４を作製するために、上記一導電型を付与する不純物と逆の導
電型を付与する不純物、すなわちｐ型を付与する不純物を島状半導体膜６１４に添加する
。具体的には、ジボラン（Ｂ２Ｈ６）を用いて印加電圧６０〜１００ｋｅＶ、例えば８０
ｋｅＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の
条件で、島状半導体膜６１４中にホウ素（Ｂ）を導入する。これによりｐチャネル型ＴＦ
Ｔのソース領域及びドレイン領域である領域６６３及び領域６６４、またこの不純物導入
の際にチャネル形成領域６６１が形成される（図１７（Ｃ）参照）。
【０１８６】
なおｐチャネル型ＴＦＴ６９４について、ホウ素の導入に際しては、印加電圧が高いた
めに、サイドウォール６２９及びゲート絶縁膜６１５を通しても、領域６６３及び領域６
６４を形成するために十分なホウ素が島状半導体膜６１４中に添加される。
【０１８７】
ｐチャネル型ＴＦＴ６９４のソース領域及びドレイン領域である領域６６３及び６６４
には、それぞれ１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０１８８】
次いでレジスト６１７を除去し、島状半導体膜６１１〜６１４、ゲート絶縁膜６１５、
ゲート電極６２１〜６２４、サイドウォール６２６〜６２９を覆って、第１層間絶縁膜６
７１を形成する。
【０１８９】
第１層間絶縁膜６７１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコ
ンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積
層膜で形成する。もちろん、第１層間絶縁膜６７１は窒素を含む酸化珪素膜や窒化珪素膜
、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。
【０１９０】
本実施の形態では、窒素を含む酸化珪素膜をプラズマＣＶＤ法により５０ｎｍ形成し、
レーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰
囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１９１】
次にプラズマＣＶＤ法により窒化珪素膜を１００ｎｍ形成し、更に酸化珪素膜を６００
ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び酸化珪素膜の積層膜が第１
層間絶縁膜６７１である。
【０１９２】
次に全体を４１０℃で１時間加熱し、窒化珪素膜から水素を放出させることにより水素
化を行う。
【０１９３】
次に第１層間絶縁膜６７１を覆って、第２層間絶縁膜６７２を形成する（図１８（Ａ）
参照）。
【０１９４】
第２層間絶縁膜６７２としては、ＣＶＤ法、スパッタリング法、ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）法等により、珪素の酸化物や珪素の窒化物等の無機材料を用いることが
できる。本実施の形態では、第２層間絶縁膜６７２として酸化珪素膜を成膜する。
【０１９５】
また第２層間絶縁膜６７２として、シロキサンを用いた絶縁膜を形成してもよい。シロ
キサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるものであり
、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が
用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくと
も水素を含む有機基と、フルオロ基とを用いてもよい。
【０１９６】
なお、第２層間絶縁膜６７２上に第３層間絶縁膜を形成してもよい。第３の層間絶縁膜
としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的に
は、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化
珪素膜または窒素を含む酸化珪素膜、炭素を主成分とする薄膜（例えばダイヤモンドライ
クカーボン膜（ＤＬＣ膜）、窒化炭素膜（ＣＮ膜））などを用いることができる。
【０１９７】
次いで、第１層間絶縁膜６７１及び第２層間絶縁膜６７２中に、島状半導体膜６１１、
６１２、６１３、６１４それぞれとの電気的接続を行うためのコンタクトホールを形成す
る。
【０１９８】
第１層間絶縁膜６７１及び第２層間絶縁膜６７２に、島状半導体膜６１１の領域６３３
に到達するコンタクトホール６７３、島状半導体膜６１１の領域６３４に到達するコンタ
クトホール６７４、島状半導体膜６１２の領域６４３に到達するコンタクトホール６７５
、島状半導体膜６１２の領域６４４に到達するコンタクトホール６７６、島状半導体膜６
１３の領域６５３に到達するコンタクトホール６７７、島状半導体膜６１３の領域６５４
に到達するコンタクトホール６７８、島状半導体膜６１４の領域６６３に到達するコンタ
クトホール６７９、島状半導体膜６１４の領域６６４に到達するコンタクトホール６８０
を形成する（図１８（Ｂ）参照）。
【０１９９】
またコンタクトホール６７３〜６８０は、１つのコンタクトホールによって構成されて
いてもよいし、複数のコンタクトホールによって構成されていてもよい。
【０２００】
次いで第２層間絶縁膜６７２上に導電膜を成膜し、それを用いて、ソース電極またはド
レイン電極６８１、６８２、６８３、６８４、６８５、６８６、６８７を形成する（図１
８（Ｃ）参照）。
【０２０１】
ＴＦＴ６９１のソース電極またはドレイン電極の一方である電極６８１は領域６３３に
、ソース電極またはドレイン電極の他方である電極６８２は、領域６３４に電気的に接続
される。ＴＦＴ６９２のソース電極またはドレイン電極の一方である電極６８３は領域６
４３に電気的に接続される。ＴＦＴ６９２のソース電極またはドレイン電極の他方である
電極６８４は領域６４４に電気的に接続される。
【０２０２】
ＴＦＴ６９３のソース電極またはドレイン電極の一方である電極６８５は領域６５３に
、電気的に接続されている。ＴＦＴ６９３のソース電極またはドレイン電極の他方であり
、ＴＦＴ６９４のソース電極またはドレイン電極の一方である電極６８６は、領域６５４
及び領域６６３に電気的に接続される。ＴＦＴ６９４のソース電極またはドレイン電極の
他方である電極６８７は、領域６６４に電気的に接続される。これによりＴＦＴ６９３及
び６９４はＣＭＯＳ回路６９５を構成している。
【０２０３】
本実施の形態では、電極６８１〜６８７として、ＣＶＤ法やスパッタリング法等により
、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モ
リブデン（Ｍｏ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（
Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料
若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料
とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主
成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。電極６
８１〜６８７は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜
の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア
膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブ
デン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシ
リコンは抵抗値が低く、安価であるため、電極６８１〜６８７を形成する材料として最適
である。またアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相
互拡散が防止できる。また、上層と下層のバリア層を設けると、アルミニウムやアルミニ
ウムシリコンのヒロックの発生を防止することができる。
【０２０４】
本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、アルミニウム膜（Ａｌ）、チタ
ン膜（Ｔｉ）をそれぞれ６０ｎｍ、５０ｎｍ、５００ｎｍ、１００ｎｍに積層したものを
用いて、電極６８１〜６８７を形成する。
【０２０５】
また電極６８１〜６８７はそれぞれ、電極と配線を同じ材料で同一工程で形成してもよ
いし、電極と配線を別々に形成してそれらを接続させてもよい。
【０２０６】
次いで、電極６８１〜６８７上、並びに、層間絶縁膜６７２上に、あるいはパシベーシ
ョン膜を形成していればパシベーション膜上に、層間絶縁膜６９７を形成する（図１９（
Ａ）参照）。層間絶縁膜６９７は層間絶縁膜６７２と同様の材料を用いて形成すればよい
。
【０２０７】
層間絶縁膜６７２中に、電極６８１に到達するコンタクトホール８５１、電極６８２に
到達するコンタクトホール８５２、電極６８３に到達するコンタクトホール８５３、電極
６８４に到達するコンタクトホール８５４、電極６８５に到達するコンタクトホール８５
５、電極６８６に到達するコンタクトホール８５６、電極６８７に到達するコンタクトホ
ール８５７を形成する（図１９（Ｂ）参照）。
【０２０８】
次いで、基板全体を電解液に浸す。電解液は電極６８１〜６８７の材料を溶解させる電
解液を選べばよい。電極６８１〜６８７を形成するための材料とその材料に対する電解液
の組み合わせは、実施の形態１で述べた表１から選べばよい。ただし電解液に浸すのは必
ずしも基板全体でなくてもよく、電極を溶解させうる程度に電解液に電極が浸されていれ
ばよい。
【０２０９】
電極を電解液に浸し、電極に電圧をかけると、電極表面の金属がイオンとして電解液中
に溶け出し、電極材料が溶解する。図２０（Ａ）に示すように、電極６８３の一部が溶解
して分断領域８６０が形成される。
【０２１０】
次いで図２０（Ｂ）に示すように、層間絶縁膜６９７上に、電極６８１に電気的に接続
される配線８７１、電極６８２に電気的に接続される配線８７２、電極６８４に電気的に
接続される配線８７４、電極６８５に電気的に接続される配線８７５、電極６８６に電気
的に接続される配線８７６、電極６８７に電気的に接続される配線８７７が形成される。
【０２１１】
層間絶縁膜６７２上の、電極６８３の上方に、配線８７３が形成されるが、配線８７３
は分断領域８６０に達するように形成されるため、配線８７３と電極６８３は電気的に接
続されない。
【０２１２】
なお、配線８７１〜８７７は、上述した、電極６８１等を形成する材料のうちのいずれ
かを用いて形成すればよい。
【０２１３】
以上により、同一基板上にメモリセルアレイのＴＦＴ及びロジック回路のＴＦＴが形成
される。
【０２１４】
なお本実施の形態は、必要であれば他の実施の形態及び実施例と組み合わせることが可
能である。
【０２１５】
［実施の形態３］
本実施の形態では、実施の形態１及び実施の形態２と異なるＩＣを用いた無線通信が可
能な半導体装置の作製方法について、図１４、図２１（Ａ）〜図２１（Ｂ）、図２２（Ａ
）〜図２２（Ｂ）、図２３を用いて説明する。なお本実施の形態において、実施の形態１
及び実施の形態２と同じものは同じ符号を用いるものとする。
【０２１６】
まず実施の形態２の記載に基づいて、図２０（Ｂ）に示す半導体装置を作製する。ただ
し、下地膜６０２に代えて、剥離層８０２、第１の下地膜８０３、第２の下地膜８０４を
形成する。
【０２１７】
剥離層８０２は、非晶質半導体膜、多結晶半導体膜、セミアモルファス半導体膜を用い
て形成する。例えば、非晶質シリコン、多結晶シリコン、単結晶シリコン、セミアモルフ
ァスシリコン等、シリコンを主成分とする層を用いることができる。剥離層８０２は、ス
パッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚
５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層８０２として用いる。
【０２１８】
なおセミアモルファス半導体膜（以下ＳＡＳ膜ともいう）とは、非晶質半導体膜と結晶
構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である
。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導
体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．
５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。
【０２１９】
また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少
なくとも１原子％またはそれ以上含ませている。
【０２２０】
本明細書では便宜上、上記の半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。
さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪み
をさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。な
お微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれ
る。
【０２２１】
セミアモルファス半導体膜として、代表的な物にセミアモルファスシリコン膜が挙げら
れる。セミアモルファスシリコン膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低
波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）
、（２２０）の回折ピークが観測される。
【０２２２】
またセミアモルファスシリコン膜はシリコンを含む気体をグロー放電分解することによ
り得ることができる。代表的なシリコンを含む気体としては、ＳｉＨ４であり、その他に
もＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いること
ができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一
種または複数種の希ガス元素を加えたガスで、このシリコンを含む気体を希釈して用いる
ことで、セミアモルファスシリコン膜の形成を容易なものとすることができる。希釈率は
２倍〜１０００倍の範囲でシリコンを含む気体を希釈することが好ましい。またさらに、
シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４など
のゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅ
Ｖ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０２２３】
また第１の下地膜８０３及び第２の８０４は、酸化珪素膜、窒化珪素膜または酸素を含
む窒化珪素膜、窒素を含む酸化珪素膜などの絶縁膜により形成する。本実施の形態では、
第１の下地膜８０３として酸素を含む窒化珪素膜を１０〜２００ｎｍ、第２の下地膜８０
４として窒素を含む酸化珪素膜を５０〜２００ｎｍの厚さに順に積層形成する。
【０２２４】
実施の形態２の記載に基づいて、配線８７１〜８７７まで形成したら、層間絶縁膜６９
７上に層間絶縁膜８０６を形成し、アンテナとして機能する電極８１１〜８１６を形成す
る。アンテナとして機能する電極８１１〜８１６は、ＣＶＤ法、スパッタリング法、スク
リーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用い
て、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）
、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（
Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素
を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０２２５】
そしてアンテナとして機能する電極８１１〜８１６を覆うように、層間絶縁膜８０６上
に保護層８０７を形成する。保護層８０７は、後に剥離層８０２をエッチングにより除去
する際に、アンテナとして機能する電極８１１〜８１６を保護することができる材料を用
いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系
の樹脂を全面に塗布することで保護層８０７を形成することができる（図２１（Ａ）参照
）。
【０２２６】
次に、剥離層８０２を分離するための溝８０８を形成する（図２１（Ｂ）参照）。溝８
０８は、剥離層８０２が露出する程度であれば良い。溝８０８の形成は、エッチング、ダ
イシング、スクライビング、あるいはレーザ照射法などを用いることができる。
【０２２７】
次に、剥離層８０２をエッチングにより除去する（図２２（Ａ）参照）。本実施の形態
では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝８０８から導入する。本
実施の形態では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３０
０ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行う。また、ＣｌＦ３ガスに窒素を
混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層８０２
が選択的にエッチングされ、基板６０１を剥離することができる。なおフッ化ハロゲンは
、気体であっても液体であってもどちらでも良い。
【０２２８】
次に、剥離されたＴＦＴ６９１及び６９２を含むメモリセルアレイ、並びに、ＴＦＴ６
９３及び６９４を含むロジック回路を、接着材８２２を用いて支持体８２１に貼り合わせ
る（図２２（Ｂ）参照）。接着材８２２は、支持体８２１と第１の下地膜８０３とを貼り
合わせることができる材料を用いる。接着材８２２は、例えば反応硬化型接着材、熱硬化
型接着材、紫外線硬化型接着材等の光硬化型接着材、嫌気型接着材などの各種硬化型接着
材を用いることができる。
【０２２９】
支持体８２１として、フレキシブルな紙またはプラスチックなどの有機材料を用いるこ
とができる。または支持体８２１として、フレキシブル無機材料を用いていても良い。支
持体８２１は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の
高い熱伝導率を有するのが望ましい。
【０２３０】
なおメモリセルアレイおよびロジック回路の集積回路を基板６０１から剥離する方法は
、本実施の形態で示したようにシリコンを主成分とする層のエッチングを用いる方法に限
定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路
の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離するこ
とができる。また例えば、剥離層をレーザー光の照射により破壊し、集積回路を基板から
剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶
液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる
。
【０２３１】
また対象物の表面が曲面を有しており、それにより該曲面に貼り合わされた、メモリセ
ルアレイ及びロジック回路を有する半導体装置の支持体が、錐面、柱面など母線の移動に
よって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリ
アが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても
、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状半導体膜
が集積回路内において占める面積の割合を、１〜３０％とすることで、支持体が曲がって
も、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【０２３２】
以上の作製工程により、本発明のＩＣを用いた無線通信が可能な半導体装置が作製され
る。
【０２３３】
なお、本実施の形態では、半導体装置が形成されている基板と同一基板上に、アンテナ
を形成したが、半導体装置を形成した後に、半導体装置が形成されている基板上に印刷法
によりアンテナを形成してもよい。またアンテナを半導体装置が形成される基板とは別に
形成し、半導体装置が形成された基板とアンテナが形成された基板を貼り合わせ、半導体
装置とアンテナを電気的に接続させてもよい。
【０２３４】
アンテナを半導体装置が形成される基板とは別に形成し、半導体装置が形成された基板
とアンテナが形成された基板を貼り合わせ、半導体装置とアンテナを電気的に接続させた
例を図２３及び図１４を用いて説明する。
【０２３５】
メモリセルアレイ及びロジック回路を含む半導体装置１６０２が設けられた基板１６０
１上に、端子電極等を含む端子部１６０５を設ける。
【０２３６】
そして、端子部１６０５に、基板１６０１とは別の基板１６１１上に設けられたアンテ
ナ１６１２を電気的に接続する。端子部１６０５に接続するように、基板１６０１と、ア
ンテナ１６１２が設けられた基板１６１１とを貼り合わせている。基板１６０１と基板１
６１１の間には、導電性粒子１６０３と樹脂１６０４が設けられている。導電性粒子１６
０３によって、アンテナ１６１２と端子部１６０５とは電気的に接続されている。なお図
２３に示すアンテナ１６１２は、図１４に示すアンテナ９１７と同等なものであり、アン
テナ１６１２及びアンテナ９１７は、接地電位（ＧＮＤ）、並びに、電源回路９１５、高
周波回路９１４等の回路に電気的に接続されている。
【０２３７】
本実施の形態は、他の実施の形態や実施例と組み合わせて用いることが可能である。
【実施例１】
【０２３８】
本実施例では、図２、図１０および図１４を用いて、本発明を用いて作成されたＩＣを
用いた無線通信が可能な半導体装置の構成と動作について説明する。
【０２３９】
始めに構成について説明する。図１４に示すように、本発明を用いて作成された半導体
装置（ＩＤチップ、ＩＣチップ、ＩＣタグ、ＩＤタグ、無線チップ、ＲＦＩＤともいう）
９３１は、アンテナ９１７、高周波回路９１４、電源回路９１５、リセット回路９１１、
整流回路９０６、復調回路９０７、アナログアンプ９０８、クロック発生回路９０３、変
調回路９０９、信号出力制御回路９０１、ＣＲＣ回路９０２、コード抽出回路９０４、コ
ード判定回路９０５およびマスクＲＯＭ９００の回路ブロックを有する。また、電源回路
９１５は、整流回路９１３および保持容量９１２の回路ブロックを有する。さらに、図１
３に示すように、マスクＲＯＭ９００は、メモリセルアレイ９２０、列デコーダ９２１お
よび行デコーダ９２２を有する。
【０２４０】
ここで、アンテナ９１７は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、
及び八木アンテナのいずれのアンテナも用いることができる。
【０２４１】
また、アンテナ９１７において無線信号を送受信する方式は、電磁結合方式、電磁誘導
方式、及び電波方式のいずれであってもよい。
【０２４２】
なお、本発明を用いて作成された半導体装置９３１は図２の半導体装置２２１に適用さ
れる。
【０２４３】
次に、本発明を用いて作成された半導体装置９３１の動作について説明する。質問器（
リーダ／ライタともいう）２２３に電気的に接続されたアンテナユニット２２２から無線
信号が送信される。無線信号には質問器（リーダ／ライタともいう）２２３から半導体装
置９３１への命令が含まれている。
【０２４４】
アンテナ９１７により受信された無線信号は高周波回路９１４を介して各回路ブロック
に送られる。高周波回路９１４を介して電源回路９１５に送られた信号が整流回路９１３
に入力される。
【０２４５】
ここで、整流回路９１３は無線信号の極性を整える作用を持っている。当該信号は整流
され、さらに保持容量９１２により平滑化される。そして、高電源電位（ＶＤＤ）が生成
される。
【０２４６】
また、アンテナ９１７により受信された無線信号は高周波回路９１４を介して整流回路
９０６にも送られる。当該信号は整流され、復調回路９０７により復調される。復調され
た信号は、アナログアンプ９０８により増幅される。
【０２４７】
さらに、アンテナ９１７により受信された無線信号は高周波回路９１４を介してクロッ
ク発生回路９０３にも送られる。クロック発生回路９０３に送られた信号は分周されて基
本クロック信号となる。ここで、基本クロック信号は各回路ブロックに送られ、信号のラ
ッチ、信号の選択等で用いられる。
【０２４８】
前記アナログアンプ９０８により増幅された信号および前記基本クロック信号は、コー
ド抽出回路９０４に送られる。コード抽出回路９０４では、前記アナログアンプ９０８に
より増幅された信号から、前記質問器（リーダ／ライタともいう）２２３から半導体装置
９３１へ送られた命令を抽出する。また、コード判定回路９０５を制御する信号も作成し
ている。
【０２４９】
前記コード抽出回路９０４により抽出された命令は、コード判定回路９０５に送られる
。コード判定回路９０５では、前記質問器（リーダ／ライタともいう）２２３からどのよ
うな命令が送られてきたのかを判別する。また、ＣＲＣ回路９０２、マスクＲＯＭ９００
、信号出力制御回路９０１を制御する役割も有している。
【０２５０】
こうして、前記質問器（リーダ／ライタともいう）２２３からどのような命令が送られ
てきたのかを判別し、判別された命令により、ＣＲＣ回路９０２、マスクＲＯＭ９００、
信号出力制御回路９０１を動作させる。そして、マスクＲＯＭ９００に記憶または書き込
まれたＩＤ番号等の固有データを含んだ信号を出力する。
【０２５１】
ここで、マスクＲＯＭ９００はメモリセルアレイ９２０、列デコーダ９２１および行デ
コーダ９２２を有している。
【０２５２】
また、信号出力制御回路９０１は、マスクＲＯＭ９００に記憶または書き込まれたＩＤ
番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信
号に変える役割ももっている。
【０２５３】
最後に、前記符号化された信号にしたがって、変調回路９０９により、アンテナ９１７
に送られてきている信号に変調をかける。
【０２５４】
変調をかけられた信号は、質問器（リーダ／ライタともいう）２２３に電気的に接続さ
れたアンテナユニット２２２で受信される。そして、受信された信号は質問器（リーダ／
ライタともいう）２２３で解析され、本発明を用いて作成された半導体装置９３１のＩＤ
番号等の固有データを認識することができる。
【０２５５】
本発明を用いて作成されたＩＣを用いた無線通信が可能な半導体装置９３１を用いた無
線通信システムでは、半導体装置９３１と公知の構成の質問器（リーダ／ライタともいう
）、質問器（リーダ／ライタともいう）に電気的に接続されたアンテナ、及び質問器（リ
ーダ／ライタともいう）を制御する制御用端末を用いることができる。半導体装置９３１
と質問器（リーダ／ライタともいう）に電気的に接続されたアンテナとの通信方式は、単
方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波
数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式
のいずれも用いることができる。
【０２５６】
前記無線信号は、搬送波を変調した信号である。搬送波の変調は、アナログ変調または
デジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいず
れであってもよい。
【０２５７】
また、搬送波の周波数は、サブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３
０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３０
０ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３
０ＭＨｚ、中波である３００ＫＨｚ〜３ＭＨｚ、長波である３０ＫＨｚ〜３００ＫＨｚ、
及び超長波である３ＫＨｚ〜３０ＫＨｚのいずれの周波数も用いることができる。
【０２５８】
なお本実施例は、必要であれば実施の形態や他の実施例のと組み合わせて用いることが
可能である。
【実施例２】
【０２５９】
本実施例では本発明を用いて形成された半導体装置に外付けのアンテナをつけた例につ
いて図２４（Ａ）〜図２４（Ｅ）、図２５（Ａ）〜図２５（Ｂ）を用いて説明する。
【０２６０】
図２４（Ａ）は半導体装置の周りを一面のアンテナで覆ったものである。基板１０００
上にアンテナ１００１を形成し、本発明を用いて形成された半導体装置１００２を電気的
に接続する。図２４（Ａ）では半導体装置１００２の周りをアンテナ１００１で覆う構成
になっているが、基板全面をアンテナ１００１で覆い、その上に電極を構成した半導体装
置１００２を貼り付けるような構造を取っても良い。
【０２６１】
図２４（Ｂ）では、アンテナが半導体装置の周りを回るように配置されたコイルアンテ
ナの例を示す。基板１００３上にアンテナ１００４を形成し、本発明を用いて形成された
半導体装置１００５を電気的に接続する。なお、アンテナの配置は一例であってこれに限
定するものではない。
【０２６２】
図２４（Ｃ）は高周波用のアンテナである。基板１００６上にアンテナ１００７を形成
し、本発明を用いて形成された半導体装置１００８を電気的に接続する。
【０２６３】
図２４（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナであ
る。基板１００９上にアンテナ１０１０を形成し、本発明を用いて形成された半導体装置
１０１１を電気的に接続する。
【０２６４】
図２４（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１
３を形成し、本発明を用いて形成された半導体装置１０１４を電気的に接続する。
【０２６５】
また図２５（Ａ）は、コイルアンテナの別の例である。基板１０１５上に、アンテナ１
０１６を形成し、本発明を用いて形成した半導体装置１０１７を電気的に接続する。なお
アンテナ１０１６の一方の端部は、半導体装置１０１７に接続されており、アンテナ１０
１６の他方の端部は、アンテナ１０１６とは別工程で形成された配線１０１８と接続され
ており、配線１０１８を介して半導体装置１０１７と電気的に接続されている。なお図２
５（Ａ）では配線１０１８はアンテナ１０１６の上方に形成されているが、下方に形成さ
れていても構わない。
【０２６６】
また図２５（Ｂ）は、コイルアンテナの別の例である。基板１０２５上に、アンテナ１
０２６を形成し、本発明を用いて形成した半導体装置１０２７を電気的に接続する。なお
アンテナ１０２６の一方の端部は、半導体装置１０２７に接続されており、アンテナ１０
２６の他方の端部は、アンテナ１０２６とは別工程で形成された配線１０２８と接続され
ており、配線１０２８を介して半導体装置１０２７と電気的に接続されている。なお図２
５（Ｂ）では配線１０２８はアンテナ１０２６の上方に形成されているが、下方に形成さ
れていても構わない。
【０２６７】
本発明を用いて形成された半導体装置とこれらのアンテナへの接続は公知の方法で行う
ことができる。例えばアンテナと半導体装置をワイヤボンディング接続やバンプ接続を用
いて接続する、あるいはチップ化した回路の一面を電極にしてアンテナに貼り付けるとい
う方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔ
ｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【０２６８】
アンテナに必要な長さは受信に用いる周波数によって異なる。例えば周波数が２．４５
ＧＨｚの場合、半波長ダイポールアンテナを設けるなら約６０ｍｍ（１／２波長）、モノ
ポールアンテナを設けるなら約３０ｍｍ（１／４波長）の長さとするとよい。
【０２６９】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない
。あらゆる形状のアンテナについて本発明は実施することが可能である。本実施例は実施
の形態および他の実施例のどのような組み合わせからなる構成を用いても実現することが
できる。
【実施例３】
【０２７０】
本実施例では、実施の形態１と異なる分断領域の形成方法について、図２６（Ａ）〜図
２６（Ｃ）を用いて説明する。
【０２７１】
実施の形態１においては、図９（Ｂ）に示すように、電極１１０は、第３層間絶縁膜１
３５中に形成されたコンタクトホール１６８を介して電解液に接触する。しかし本実施例
では、絶縁膜の一部をあらかじめ除去し開口部を形成し、開口部に形成された電極あるい
は配線を、電圧をかけながら電解液に浸すことで除去する。
【０２７２】
図２６（Ａ）に示すように、絶縁膜２５１には開口部２５２が設けられている。さらに
開口部２５２中に電極あるいは配線２５３が形成されている。なお図２６（Ａ）では電極
あるいは配線２５３は、絶縁膜２５１上に形成されているが、必要であれば電極あるいは
配線２５３上に絶縁膜２５１を形成し、その後開口部２５２を形成してもよい。
【０２７３】
次いで開口部２５２中の電極あるいは配線２５３を電解液に浸し電圧をかけることによ
り溶解する。これにより分断領域２５４が形成される（図２６（Ｂ）参照）。電極あるい
は配線２５３の材料及び電解液は表１に示されるものを用いればよい。
【０２７４】
次いで分断領域２５４中に電極あるいは配線２５５を形成する。分断領域２５４によっ
て、電極あるいは配線２５３と２５５の電気的接続は遮断される。
【０２７５】
なお、必要であれば、本実施例は実施の形態および他の実施例のとも組み合わせること
ができる。
【産業上の利用可能性】
【０２７６】
本発明に係る半導体装置は、流通分野において商品の包装箱や商品に添付する荷札とし
て利用されるＩＣタグとして利用することができる。また、航空機や鉄道輸送において旅
客の手荷物に付すＩＣタグとして利用することができる。さらに医療分野において、例え
ばカルテに付することにより、カルテの取り扱いを正確に、かつ迅速に行うことができる
。本発明の半導体装置は、ユビキタス社会においてあらゆる分野で用いることが可能であ
る。
【０２７７】
これらのＩＣタグは個々に識別用の情報を記憶させる必要があるので、本発明を適用す
ることにより、識別情報を予め記憶したＩＣタグの生産性が向上し、作製時間、作製コス
トを低減させることが可能となる。
【符号の説明】
【０２７８】
１１ メモリセルアレイ
１４ 出力線
１５ 列デコーダ
１６ 行デコーダ
１７ 制御線
２２ 高電圧電源（ＶＤＤ）
２３ 低電圧電源（ＶＳＳまたはＧＮＤ）
２４ ビット線
２５ ビット線
２７ 配線
２８ 配線
１０１ 半導体膜
１０２ 結晶性半導体膜
１０３ ゲート電極
１０３ａ 下層ゲート電極
１０３ｂ 上層ゲート電極
１０４ ゲート電極
１０４ａ 下層ゲート電極
１０４ｂ 上層ゲート電極
１０９ 電極
１１０ 電極
１１１ 線状ビーム
１１３ 電極
１１４ 電極
１１５ 導電膜
１１６ 導電膜
１１８ ＴＦＴ
１１９ ＴＦＴ
１２０ ＴＦＴ
１２１ ＴＦＴ
１２５ 不純物領域
１２６ 不純物領域
１２７ 不純物領域
１２８ 不純物領域
１３１ 島状半導体膜
１３２ 島状半導体膜
１３５ 層間絶縁膜
１５１ 基板
１５２ ゲート絶縁膜
１５３ 下地膜
１５４ ゲート絶縁膜
１５５ 層間絶縁膜
１５６ 層間絶縁膜
１６１ チャネル形成領域
１６２ａ 低濃度不純物領域
１６２ｂ 低濃度不純物領域
１６３ 領域
１６４ 領域
１６５ コンタクトホール
１６６ コンタクトホール
１６７ コンタクトホール
１６８ コンタクトホール
１６９ 分断領域
１７１ サイドウォール
１７１ａ サイドウォール
１７１ｂ サイドウォール
１７５ 配線
１７６ 配線
１７７ 配線
１７８ 配線
１８１ チャネル形成領域
１８２ａ 低濃度不純物領域
１８２ｂ 低濃度不純物領域
１８３ 領域
１８４ 領域
１９１ サイドウォール
１９１ａ サイドウォール
１９１ｂ サイドウォール
２００ 半導体装置
２０１ アンテナ回路
２０２ 整流回路
２０３ 安定電源回路
２０５ 変調回路
２０６ アンプ
２０７ 論理回路
２０８ アンプ
２０９ 論理回路
２１１ メモリ回路
２１１ メモリ回路
２１２ メモリコントロール回路
２１３ 復調回路
２２１ 半導体装置
２２２ アンテナユニット
２２３ 質問器
２２４ バッグ
２４１ アンテナコイル
２４２ 容量
２４３ ダイオード
２４５ 容量
２５１ 絶縁膜
２５２ 開口部
２５３ 電極あるいは配線
２５４ 分断領域
２５５ 電極あるいは配線
４０１ ゲート配線
４０２ 配線
４０３ 配線
４０４ 配線
４０５ 配線
４０７ 配線
４１１ ＴＦＴ
４１２ 島状半導体膜
４２１ ＴＦＴ
４２２ 島状半導体膜
４３１ 電源線
４３２ 配線
４３３ 電源線
４３４ 配線
４４３ ゲート電極
４４３ａ 下層ゲート電極
４４３ｂ 上層ゲート電極
４４４ ゲート電極
４４４ａ 下層ゲート電極
４４４ｂ 上層ゲート電極
４５１ 基板
４５３ 下地膜
４５４ ゲート絶縁膜
４５５ 層間絶縁膜
４５６ 層間絶縁膜
４５８ 層間絶縁膜
４６１ チャネル形成領域
４６２ａ 低濃度不純物領域
４６２ｂ 低濃度不純物領域
４６３ 領域
４６４ 領域
４７１ａ サイドウォール
４７１ｂ サイドウォール
４８１ チャネル形成領域
４８３ 領域
４８４ 領域
４９１ａ サイドウォール
４９１ｂ サイドウォール
６０１ 基板
６０２ 下地膜
６０３ 線状ビーム
６０４ 半導体膜
６０５ 結晶性半導体膜
６１１ 島状半導体膜
６１２ 島状半導体膜
６１３ 島状半導体膜
６１４ 島状半導体膜
６１５ ゲート絶縁膜
６１６ レジスト
６１７ レジスト
６１８ レジスト
６２１ ゲート電極
６２１ａ 下層ゲート電極
６２１ｂ 上層ゲート電極
６２２ ゲート電極
６２２ａ 下層ゲート電極
６２２ｂ 上層ゲート電極
６２３ ゲート電極
６２３ａ 下層ゲート電極
６２３ｂ 上層ゲート電極
６２４ ゲート電極
６２４ａ 下層ゲート電極
６２４ｂ 上層ゲート電極
６２６ サイドウォール
６２６ａ サイドウォール
６２６ｂ サイドウォール
６２７ サイドウォール
６２７ａ サイドウォール
６２７ｂ サイドウォール
６２８ サイドウォール
６２８ａ サイドウォール
６２８ｂ サイドウォール
６２９ サイドウォール
６２９ａ サイドウォール
６２９ｂ サイドウォール
６３１ チャネル形成領域
６３２ａ 低濃度不純物領域
６３２ｂ 低濃度不純物領域
６３３ 領域
６３４ 領域
６４２ａ 低濃度不純物領域
６４２ｂ 低濃度不純物領域
６４３ 領域
６４４ 領域
６５２ａ 低濃度不純物領域
６５２ｂ 低濃度不純物領域
６５３ 領域
６５４ 領域
６６１ チャネル形成領域
６６３ 領域
６６４ 領域
６７１ 層間絶縁膜
６７２ 層間絶縁膜
６７３ コンタクトホール
６７４ コンタクトホール
６７５ コンタクトホール
６７６ コンタクトホール
６７７ コンタクトホール
６７８ コンタクトホール
６７９ コンタクトホール
６８０ コンタクトホール
６８１ 電極
６８２ 電極
６８３ 電極
６８４ 電極
６８５ 電極
６８６ 電極
６８７ 電極
６９１ ＴＦＴ
６９２ ＴＦＴ
６９３ ＴＦＴ
６９４ ＴＦＴ
６９５ ＣＭＯＳ回路
６９７ 層間絶縁膜
８０２ 剥離層
８０３ 下地膜
８０４ 下地膜
８０６ 層間絶縁膜
８０７ 保護層
８０８ 溝
８１１ 電極
８１２ 電極
８１３ 電極
８１４ 電極
８１５ 電極
８１６ 電極
８２１ 支持体
８２２ 接着材
８５１ コンタクトホール
８５２ コンタクトホール
８５３ コンタクトホール
８５４ コンタクトホール
８５５ コンタクトホール
８５６ コンタクトホール
８５７ コンタクトホール
８６０ 分断領域
８７１ 配線
８７２ 配線
８７３ 配線
８７４ 配線
８７５ 配線
８７６ 配線
８７７ 配線
９００ マスクＲＯＭ
９０１ 信号出力制御回路
９０２ ＣＲＣ回路
９０３ クロック発生回路
９０４ コード抽出回路
９０５ コード判定回路
９０６ 整流回路
９０７ 復調回路
９０８ アナログアンプ
９０９ 変調回路
９１１ リセット回路
９１２ 保持容量
９１３ 整流回路
９１４ 高周波回路
９１５ 電源回路
９１７ アンテナ
９２０ メモリセルアレイ
９２１ 列デコーダ
９２２ 行デコーダ
９３１ 半導体装置
９５１ 回路
９５５ コンピュータ
１０００ 基板
１００１ アンテナ
１００２ 半導体装置
１００３ 基板
１００４ アンテナ
１００５ 半導体装置
１００６ 基板
１００７ アンテナ
１００８ 半導体装置
１００９ 基板
１０１０ アンテナ
１０１１ 半導体装置
１０１２ 基板
１０１３ アンテナ
１０１４ 半導体装置
１０１５ 基板
１０１６ アンテナ
１０１７ 半導体装置
１０１８ 配線
１０２５ 基板
１０２６ アンテナ
１０２７ 半導体装置
１０２８ 配線
１６０１ 基板
１６０２ 半導体装置
１６０３ 導電性粒子
１６０４ 樹脂
１６０５ 端子部
１６１０ 基板
１６１１ 基板
１６１２ アンテナ
【技術分野】
【０００１】
本発明は、無線通信など非接触手段により、交信が可能な半導体装置及びその製造方法
に関する。特に、ガラス、プラスチックなどの絶縁基板上に形成された半導体装置及びそ
の製造方法に関する。
【背景技術】
【０００２】
コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用
いた情報認識方法が広く普及し、商品データの認識などに用いられている。今後はさらに
多量の情報認識が必要とされると予想できる。その一方、バーコードによる情報認識など
ではバーコードリーダーがバーコードとの接触を必要とすることや、またバーコードに記
録できる情報量が少ないという欠点があり、非接触の情報認識および媒体の記憶容量増大
が望まれている。
【０００３】
このような要望から、近年ＩＣを用いた無線通信が可能な半導体装置（ＩＤチップ、Ｉ
Ｃチップ、ＩＣタグ、ＩＤタグ、無線チップ、ＲＦＩＤともいう）が開発されている。こ
のような半導体装置ではＩＣ内のメモリ回路に記憶されている情報を、非接触手段、一般
的には無線手段を用いて読み取る。このような半導体装置の実用化によって、商品流通な
どの簡素化、低コスト化、高いセキュリティの確保が可能になる。
【０００４】
上記のＩＣを用いた無線通信が可能な半導体装置を用いた個体認証システムの概要につ
いて図２、図３、図４（Ａ）〜図４（Ｂ）を用いて説明する。図２はバッグの個体情報を
非接触で認識することを目的とした個体認証システムの概要を示す図である。
【０００５】
特定の個体情報を記憶した半導体装置２２１はバッグ２２４に貼り付けられている、も
しくは埋め込まれている。この半導体装置２２１に対して質問器（リーダ／ライタともい
う）２２３に電気的に接続されたアンテナユニット２２２より信号が送信される。その信
号を受信すると半導体装置２２１はその半導体装置が持っている個体情報をアンテナユニ
ット２２２に対して送信する。アンテナユニット２２２は送信された個体情報を質問器２
２３に送り、質問器２２３は個体情報の判別をおこなう。このようにして、バッグ２２４
の個体情報を質問器２２３は認識することができる。また、このシステムを用いることに
よって物流管理、集計、偽造品の除去などが可能になる。
【０００６】
このような半導体装置としては例えば図３に示す構成を有するものがある。このような
半導体装置２００はアンテナ回路２０１、整流回路２０２、安定電源回路２０３、アンプ
２０８、復調回路２１３、論理回路２０９、メモリコントロール回路２１２、メモリ回路
２１１、論理回路２０７、アンプ２０６、変調回路２０５を有している。
【０００７】
また、例えばアンテナ回路２０１はアンテナコイル２４１、容量２４２によって構成さ
れる（図４（Ａ）参照）。また、例えば整流回路２０２はダイオード２４３及び２４４、
容量２４５によって構成される（図４（Ｂ）参照）。
【０００８】
このようなＩＣを用いた無線通信が可能な半導体装置の動作を以下に説明する。アンテ
ナ回路２０１で受信した無線信号はダイオード２４３及び２４４によって半波整流され、
容量２４５によって平滑される。この平滑された電圧は複数のリップルを含んでいるため
、安定電源回路２０３で安定化され、安定化された後の電圧を復調回路２１３、変調回路
２０５、アンプ２０６、論理回路２０７、アンプ２０８、論理回路２０９、メモリ回路２
１１、メモリコントロール回路２１２に供給する。
【０００９】
一方、アンテナ回路２０１で受信された信号はアンプ２０８を介して、クロック信号と
して、論理回路２０９に入力される。また、アンテナコイル２４１から入力された信号は
復調回路２１３で復調され、データとして論理回路２０９に入力される。
【００１０】
論理回路２０９において、入力されたデータはデコードされる。質問器２２３がデータ
をエンコードして送信するため、それを論理回路２０９はデコードする。デコードされた
データは、メモリコントロール回路２１２に送られ、それに従いメモリ回路２１１に記憶
された情報が読み出される。
【００１１】
メモリ回路２１１は電源が切れても保持できる不揮発性メモリ回路である必要があり、
ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などが使用される（特許文献１参照）。
【００１２】
送受信される信号は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨ
ｚなどがあり、それぞれＩＳＯなどにより規格が設定されている。また、送受信の際の変
調・復調方式も規格が設定されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３５７８０５７号
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記のようなＩＣを用いた無線通信が可能な半導体装置を作製するには、上記のように
不揮発性メモリ回路、例えばマスクＲＯＭを形成する必要があった。
【００１５】
ところが、マスクＲＯＭ（以下、単に「ＲＯＭ」ともいう）は半導体装置の製造時以外
ではデータ書き込みをおこなうことができないので、半導体装置の製造時にマスクＲＯＭ
を作ると同時にデータも作り込まれる。
【００１６】
個々の半導体装置のＩＤ番号等の固有データは、ＲＯＭに記憶されている。ＩＤ番号等
の固有データは個々の半導体装置で全て異なる。しかしながら、一般的にＲＯＭはフォト
リソグラフィを用いて作製するので、個々の半導体装置でＩＤ番号等の固有データを異な
らせるためには、その都度フォトマスクを作らなければならない。そのため、全て異なる
ＩＤ番号等の固有データを作製するとなると、作製コスト、作成作業共に大きな負担がか
かってしまう。
【００１７】
ＩＤ番号とは、個々の半導体装置を識別するための番号であり、個々の半導体装置それ
ぞれによって異なっている。
【００１８】
そこで本発明では、異なるＩＤ番号等の固有データを有するＲＯＭが形成された、ＩＣ
を用いた無線通信が可能な半導体装置、並びに、このような半導体装置を作製する方法を
提供する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明では、無線通信により交信が可能な半導体装置に
おいて、配線材料を電解液に浸して電圧をかけることにより、配線材料を溶かして電気的
接続を遮断した配線と、電気的接続を維持した配線を形成することにより、それぞれの半
導体装置に対して異なるデータを書き込むことを特徴とする。
【００２０】
より具体的には、半導体装置内のメモリ回路のメモリセルアレイを形成するＴＦＴの、
活性層に電気的に接続する電極または配線において、電解液に浸して、電気的接続を遮断
させたい電極または配線に電圧をかけることにより、その電極または配線を溶解させる。
これにより電気的接続を遮断した電極または配線と、電気的接続を維持した電極または配
線を作り分けることが可能になる。
【００２１】
本発明において上記の半導体装置に対して異なるデータとは、それぞれの半導体装置に
対応するＩＤ番号等の固有データである。
【００２２】
本発明の無線通信により交信が可能な半導体装置（ＩＤチップ、ＩＣチップ、ＩＣタグ
、ＩＤタグ、無線チップ、ＲＦＩＤともいう）には、ＲＯＭとロジック回路が形成され、
それぞれ薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））を
有している。
【００２３】
本発明は、基板上に、チャネル形成領域と、ソース領域またはドレイン領域を有する島
状半導体膜と、ゲート絶縁膜と、ゲート電極と、を有する薄膜トランジスタと、前記薄膜
トランジスタ上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記ソース
領域またはドレイン領域の一方に電気的に接続される第１の電極と、前記第１の層間絶縁
膜上に形成され、前記ソース領域またはドレイン領域の他方に電気的に接続される第２の
電極と、前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極上に形成された第
２の層間絶縁膜と、前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電
極の一方に電気的に接続される第１の配線と、前記第２の層間絶縁膜上に形成され、前記
第１の電極または第２の電極の他方に電気的に接続されない第２の配線とを有し、前記第
２の配線と前記第１の電極または第２の電極の他方は、前記第２の層間絶縁膜中に形成さ
れた分断領域によって、電気的に接続されないことを特徴とする半導体装置に関するもの
である。
【００２４】
また本発明は、基板上に、島状半導体膜、ゲート絶縁膜、ゲート電極を形成し、前記島
状半導体膜中に、一導電性を付与する不純物を添加して、島状半導体膜中に、チャネル形
成領域、ソース領域またはドレイン領域を形成し、前記島状半導体膜、前記ゲート絶縁膜
、前記ゲート電極を覆って、第１の層間絶縁膜を形成し、前記第１の層間絶縁膜上に、前
記ソース領域またはドレイン領域の一方に電気的に接続する第１の電極を形成し、前記第
１の層間絶縁膜上に、前記ソース領域またはドレイン領域の他方に電気的に接続する第２
の電極を形成し、前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極を覆って
、第２の層間絶縁膜を形成し、前記第２の層間絶縁膜中に、前記第１の電極に達する第１
のコンタクトホールを形成し、前記第２の層間絶縁膜中に、前記第２の電極に達する第２
のコンタクトホールを形成し、前記第１の電極及び第２の電極を電解液に浸し、前記第１
の電極または第２の電極の一方に電圧をかけ、前記第１の電極または第２の電極の一方を
溶解させて分断領域を形成し、前記第２の層間絶縁膜上に、前記第１あるいは第２のコン
タクトホールの一方の中に、前記第１の電極または第２の電極の一方に電気的に接続され
ない第１の配線を形成し、前記第２の層間絶縁膜上に、前記第１あるいは第２のコンタク
トホールの他方を介して、前記第１の電極または第２の電極の他方に電気的に接続される
第２の配線を形成することを特徴とする半導体装置の作製方法に関するものである。
【００２５】
本発明において、前記薄膜トランジスタは、不揮発性メモリ回路に用いられるものであ
る。
【００２６】
本発明は、基板上に、第１のチャネル形成領域と、第１のソース領域またはドレイン領
域を有する第１の島状半導体膜と、ゲート絶縁膜と、第１のゲート電極とを有する第１の
薄膜トランジスタと、第２のチャネル形成領域と、第２のソース領域またはドレイン領域
を有する第２の島状半導体膜と、前記ゲート絶縁膜と、第２のゲート電極とを有する第２
の薄膜トランジスタと、前記第１及び第２の薄膜トランジスタ上に、第１の層間絶縁膜と
、前記第１の層間絶縁膜上に形成され、前記第１のソース領域またはドレイン領域の一方
に電気的に接続される第１の電極と、前記第１の層間絶縁膜上に形成され、前記第１のソ
ース領域またはドレイン領域の他方に電気的に接続される第２の電極と、前記第１の層間
絶縁膜上に形成され、前記第２のソース領域またはドレイン領域の一方に電気的に接続さ
れる第３の電極と、前記第１の層間絶縁膜上に形成され、前記第２のソース領域またはド
レイン領域の他方に電気的に接続される第４の電極と、前記第１の層間絶縁膜、前記第１
の電極乃至第４の電極上に形成された、第２の層間絶縁膜と、前記第２の層間絶縁膜上に
形成され、前記第１の電極に電気的に接続された第１の配線と、前記第２の層間絶縁膜上
に形成され、前記第２の電極に電気的に接続された第２の配線と、前記第２の層間絶縁膜
上に形成され、前記第３の電極に電気的に接続されない第３の配線と、前記第２の層間絶
縁膜上に形成され、前記第４の電極に電気的に接続された第４の配線とを有し、前記第３
の配線と前記第３の電極は、前記第２の層間絶縁膜中に形成された分断領域によって、電
気的に接続されないことを特徴とする半導体装置に関するものである。
【００２７】
本発明は、基板上に、第１の島状半導体膜、第２の島状半導体膜、ゲート絶縁膜、第１
のゲート電極、第２のゲート電極を形成し、前記第１及び第２の島状半導体膜中に、一導
電性を付与する不純物を添加して、前記第１の島状半導体膜中に、第１のチャネル形成領
域、第１のソース領域またはドレイン領域を、前記第２の島状半導体膜中に、第２のチャ
ネル形成領域、第２のソース領域またはドレイン領域を形成し、前記第１及び第２の島状
半導体膜、前記ゲート絶縁膜、前記第１及び第２のゲート電極を覆って、第１の層間絶縁
膜を形成し、前記第１の層間絶縁膜上に、前記第１のソース領域またはドレイン領域の一
方に電気的に接続される第１の電極を形成し、前記第１の層間絶縁膜上に、前記第１のソ
ース領域またはドレイン領域の他方に電気的に接続される第２の電極を形成し、前記第１
の層間絶縁膜上に、前記第２のソース領域またはドレイン領域の一方に電気的に接続され
る第３の電極を形成し、前記第１の層間絶縁膜上に、前記第２のソース領域またはドレイ
ン領域の他方に電気的に接続される第４の電極を形成し、前記第１の層間絶縁膜、前記第
１の電極乃至第４の電極を覆って第２の層間絶縁膜を形成し、前記第２の層間絶縁膜中に
、前記第１の電極に達する第１のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第２の電極に達する第２のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第３の電極に達する第３のコンタクトホールを形成し、前記第２の層間絶縁膜中に
、前記第４の電極に達する第４のコンタクトホールを形成し、前記第１の電極乃至第４の
電極を電解液に浸し、前記第３の電極に電圧をかけ、前記第３の電極を溶解させて分断領
域を形成し、前記第２の層間絶縁膜上に、前記第１のコンタクトホールを介して、前記第
１の電極に電気的に接続される第１の配線を形成し、前記第２の層間絶縁膜上に、前記第
２のコンタクトホールを介して、前記第２の電極に電気的に接続される第２の配線を形成
し、前記第２の層間絶縁膜上に、前記第３のコンタクトホール中に、前記第３の電極に電
気的に接続されない第３の配線を形成し、前記第２の層間絶縁膜上に、前記第４のコンタ
クトホールを介して、前記第４の電極に電気的に接続される第４の配線を形成することを
特徴とする半導体装置の作製方法に関するものである。
【００２８】
本発明において、前記第１及び第２の薄膜トランジスタは、不揮発性メモリ回路に用い
られるものである。
【００２９】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【発明の効果】
【００３０】
本発明により、個々の、ＩＣを用いた無線通信が可能な半導体装置に、異なるＩＤ番号
等の固有データを付けることを容易に行うことができる。
【００３１】
これにより、ＩＣを用いた無線通信が可能な半導体装置の作製時間、作製コストを低減
させることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の半導体装置の断面図。
【図２】個体認証システムの概要を示す図。
【図３】従来の半導体装置の構成を示すブロック図。
【図４】従来の半導体装置の構成を示すブロック図。
【図５】本発明の半導体装置の作製工程を示す断面図。
【図６】本発明の半導体装置の作製工程を示す断面図。
【図７】本発明の半導体装置の作製工程を示す断面図。
【図８】本発明の半導体装置の作製工程を示す断面図。
【図９】本発明の半導体装置の作製工程を示す断面図。
【図１０】本発明の半導体装置の回路図。
【図１１】本発明の半導体装置の断面図
【図１２】本発明の半導体装置の回路図。
【図１３】本発明の半導体装置の構成を示すブロック図。
【図１４】本発明の半導体装置の構成を示すブロック図。
【図１５】本発明の半導体装置の作製工程を示すブロック図。
【図１６】本発明の半導体装置の作製工程を示す断面図。
【図１７】本発明の半導体装置の作製工程を示す断面図。
【図１８】本発明の半導体装置の作製工程を示す断面図。
【図１９】本発明の半導体装置の作製工程を示す断面図。
【図２０】本発明の半導体装置の作製工程を示す断面図。
【図２１】本発明の半導体装置の作製工程を示す断面図。
【図２２】本発明の半導体装置の作製工程を示す断面図。
【図２３】本発明の半導体装置の作製工程を示す断面図。
【図２４】本発明の半導体装置の上面図。
【図２５】本発明の半導体装置の上面図。
【図２６】本発明の半導体装置の上面図。
【発明を実施するための形態】
【００３３】
［実施の形態１］
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面に
おいて、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説
明は省略する。
【００３４】
本実施の形態を、図１、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ
）〜図７（Ｃ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）、図１０、図１１、
図１２、図１３、図１４、図１５を用いて説明する。
【００３５】
図１０はマスクＲＯＭの回路図であり、列デコーダ１５、行デコーダ１６、ｎチャネル
型ＴＦＴ１１８〜１２１を含むメモリセルアレイ１１、ビット線（データ線）２４および
２５、ワード線Ｗ１及びＷ２、高電圧電源（ＶＤＤ）２２、低電圧電源（ＶＳＳまたはＧ
ＮＤ）２３、列スイッチＳＷ１〜ＳＷ４、列デコーダ１５により制御されるアドレス線Ｓ
１およびＳ２、出力線１４および制御線１７、高電圧電源２２に電気的に接続されている
配線２７および２８を有している。
【００３６】
図１は、図１０に示すメモリセルアレイ１１に含まれるＴＦＴ１１８及び１１９の断面
図である。図１に示すマスクＲＯＭは、マスクＲＯＭ内に形成されるメモリセルを形成す
るＴＦＴのソース領域またはドレイン領域の他方と配線を電気的に接続するかどうかで、
記憶状態を表すものである。ＴＦＴ１１８は配線２７に電気的に接続されており、ＴＦＴ
１１９は配線２８に電気的に接続されていない。
【００３７】
なお、図１０では説明簡略化のため、４ビット分のメモリセルアレイを示しているが、
本発明の不揮発性メモリ回路は、もちろん４ビットに限定されるものではない。
【００３８】
図１及び図１０において、ＴＦＴ１１８〜１２１はｎチャネル型ＴＦＴであり、図１に
示すように、ＴＦＴ１１８は、活性層である島状半導体膜１３１、下層ゲート電極１０３
ａ及び上層ゲート電極１０３ｂを含むゲート電極１０３を有している。ＴＦＴ１１９は、
活性層である島状半導体膜１３２、下層ゲート電極１０４ａ及び上層ゲート電極１０４ｂ
を含むゲート電極１０４を有している。
【００３９】
ゲート電極１０３及び１０４は、ワード線Ｗ１と電気的に接続されている。なお図１０
に示すＴＦＴ１２０及び１２１もそれぞれ、ＴＦＴ１１８または１１９のいずれかと同じ
構造を有しており、ＴＦＴ１２０及び１２１のゲート電極は、それぞれワード線Ｗ２と電
気的に接続されている。
【００４０】
ＴＦＴ１１８のソース領域またはドレイン領域の一方、及び、ＴＦＴ１２０のソース領
域またはドレイン領域の一方は、ビット線２４（配線１７５と同じ）に電気的に接続され
ている。またＴＦＴ１１９のソース領域またはドレイン領域の一方、及び、ＴＦＴ１２１
のソース領域またはドレイン領域の一方は、ビット線２５（配線１７７に同じ）に電気的
に接続されている。
【００４１】
ＴＦＴ１１８〜１２１それぞれの、ソース領域またはドレイン領域の他方は、必要に応
じて、配線２７（配線１７６に同じ）または配線２８（配線１７８に同じ）を介して、高
電圧電源２２に電気的に接続される。高電圧電源２２に電気的に接続されるか否かで、マ
スクＲＯＭの記憶状態が決定される。
【００４２】
また図１に示すように、ＴＦＴ１１８は、基板１５１上に形成された、下地膜１５３上
に形成される。ＴＦＴ１１８は、島状半導体膜１３１、ゲート絶縁膜１５４、下層ゲート
電極１０３ａ及び上層ゲート電極１０３ｂからなるゲート電極１０３、サイドウォール１
７１ａ及び１７１ｂを有している。島状半導体膜１３１には、ソース領域またはドレイン
領域の一方である領域１６３、ソース領域またはドレイン領域の他方である領域１６４、
低濃度不純物領域１６２ａ及び１６２ｂ、チャネル形成領域１６１が含まれている。
【００４３】
ＴＦＴ１１９は、基板１５１上に形成された、下地膜１５３上に形成される。ＴＦＴ１
１９は、島状半導体膜１３２、ゲート絶縁膜１５４、下層ゲート電極１０４ａ及び上層ゲ
ート電極１０４ｂからなるゲート電極１０４、サイドウォール１９１ａ及び１９１ｂを有
している。島状半導体膜１３２には、ソース領域またはドレイン領域の一方である領域１
８４、ソース領域またはドレイン領域の他方である領域１８３、低濃度不純物領域１８２
ａ及び１８２ｂ、チャネル形成領域１８１が含まれている。
【００４４】
なお図１において、下地膜１５３は１層であるが、必要に応じて層数を決めればよい。
【００４５】
ＴＦＴ１１８及び１１９上には、第１層間絶縁膜１５５が形成され、さらに第２層間絶
縁膜１５６が形成されている。
【００４６】
なお、ＴＦＴ１２０及び１２１については、ＴＦＴ１１８もしくはＴＦＴ１１９のいず
れかと同様の断面構造を有している。
【００４７】
第２層間絶縁膜１５６上に、領域１６３に電気的に接続する電極１０９、領域１６４に
電気的に接続する電極１１３、領域１８３に電気的に接続する電極１１４、領域１８４に
電気的に接続する電極１１０が形成されている。電極１０９及び電極１１３はそれぞれ、
ＴＦＴ１１８のソース電極またはドレイン電極として機能し、電極１１４及び電極１１０
は、ＴＦＴ１１９のソース電極またはドレイン電極として機能する。
【００４８】
ただし電極１１０については、電極１１０を形成後に電圧をかけながら電解液に浸すこ
とにより、部分的にエッチングされている。これにより電極１１０は、後の工程で形成さ
れる配線１７８とは電気的に接続されない。
【００４９】
第２層間絶縁膜１５６、電極１０９、電極１１３、電極１１４、電極１１０上には、第
３層間絶縁膜１３５が形成される。
【００５０】
第３層間絶縁膜１３５上には、配線１７５（ビット線２４に同じ）、配線１７７（ビッ
ト線２５に同じ）、配線１７６（配線２７に同じ）、配線１７８（配線２８に同じ）が形
成されている。配線１７５（ビット線２４）は、電極１０９と電気的に接続されており、
配線１７７（ビット線２５）は、電極１１４と電気的に接続されており、配線１７６（配
線２７）は、電極１１３に接続されている。ただし上述したように、配線１７８（配線２
８）は、電極１１０とは分断されているので、電気的には接続されない。
【００５１】
図１１にマスクＲＯＭを制御するロジック回路（論理回路ともいう）のＴＦＴの断面図
、図１２にその回路図を示す。ロジック回路の基本構成は、ｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴが相補的に接続されたＣＭＯＳ回路である。後述の列デコーダ及び行デコー
ダは、このようなＣＭＯＳ回路を用いて形成されている。図１１及び図１２ではＣＭＯＳ
回路を用いたインバータを示している。
【００５２】
図１１及び図１２において、ゲート電極４４３、ゲート電極４４４は同じ材料、同じ工
程で形成される。また配線４０７、配線４０４、配線４０５は、同じ材料、同じ工程で形
成される。さらに電源線４３１、配線４３２、電源線４３３も同じ材料、同じ工程で形成
される。ただし、もちろん必要に応じて違う工程や違う材料で形成してもよいのは言うま
でもない。
【００５３】
図１１に示すように、ｎチャネル型ＴＦＴ４１１は、基板４５１上に形成された、下地
膜４５３上に形成される。ＴＦＴ４１１は、活性層である島状半導体膜４１２、ゲート絶
縁膜４５４、下層ゲート電極４４３ａ及び上層ゲート電極４４３ｂからなるゲート電極４
４３、サイドウォール４７１ａ及び４７１ｂを有している。なお下地膜４５３は１層であ
るが、必要に応じて層数を決めればよい。
【００５４】
島状半導体膜４１２には、チャネル形成領域４６１、低濃度不純物領域４６２ａ及び４
６２ｂ、ソース領域またはドレイン領域の一方である領域４６３、ソース領域またはドレ
イン領域の他方である領域４６４が形成されている。
【００５５】
ＴＦＴ４１１のソース領域またはドレイン領域の一方である領域４６３は、配線４０４
に接続されており、ソース領域またはドレイン領域の他方である領域４６４は、配線４０
７に接続されている。
【００５６】
ｐチャネル型ＴＦＴ４２１は、基板４５１上に形成された、下地膜４５３上に形成され
る。ＴＦＴ４２１は、活性層である島状半導体膜４２２、ゲート絶縁膜４５４、下層ゲー
ト電極４４４ａ及び上層ゲート電極４４４ｂからなるゲート電極４４４、サイドウォール
４９１ａ及び４９１ｂを有している。
【００５７】
島状半導体膜４２２には、チャネル形成領域４８１、ソース領域またはドレイン領域の
一方である領域４８４、ソース領域またはドレイン領域の他方である領域４８３が形成さ
れている。
【００５８】
ＴＦＴ４２１のソース領域またはドレイン領域の一方である領域４８４は、配線４０５
に接続されており、ソース領域またはドレイン領域の他方である領域４８３は、配線４０
７に接続されている。
【００５９】
なお本実施の形態では、ｐチャネル型ＴＦＴ４２１は、低濃度不純物領域を形成してい
ないが、必要であれば低濃度不純物領域を形成してもよい。
【００６０】
配線４０７は、ｎチャネル型ＴＦＴ４１１のソース領域またはドレイン領域の他方であ
る領域４６４と、ｐチャネル型ＴＦＴ４２１のソース領域またはドレイン領域の他方であ
る領域４８３を電気的に接続している。
【００６１】
ＴＦＴ４１１及び４２１上には、第１の層間絶縁膜４５５及び第２の層間絶縁膜４５６
が形成されている。
【００６２】
第２の層間絶縁膜４５６上に配線４０４、配線４０５、配線４０７が形成され、配線４
０４は領域４６３に電気的に接続される。また配線４０５は、領域４８４に電気的に接続
される。配線４０７は、領域４６４及び領域４８３に電気的に接続される。
【００６３】
第２の層間絶縁膜４５６、配線４０４、配線４０５、配線４０７上に、第３の層間絶縁
膜４５８が形成される。
【００６４】
第３の層間絶縁膜４５８上に配線４０４に電気的に接続される電源線４３１、配線４０
５に電気的に接続される電源線４３３、配線４０７に電気的に接続される配線４３２が形
成される。配線４３２はインバータの出力端子になっている。またゲート電極４４３及び
ゲート電極４４４に電気的に接続された配線４３４が形成されており、配線４３４はイン
バータの入力端子となっている。
【００６５】
以上の工程により作成された本発明を有するマスクＲＯＭの動作について、図１０を用
いて説明する。なお、メモリセルに記憶されたまたは書き込まれたＩＤ番号等の固有デー
タを読み出すことができる回路であれば、以下の回路構成および動作の説明に限定される
ものではない。また、図１０においては、説明の簡略化のため、４ビットのマスクＲＯＭ
を例に、２ビット分のメモリセルの動作説明を行うが、マスクＲＯＭのビット数、動作は
この説明に限定されるものではなく、よりビット数の多い場合でも有効であり、全てのビ
ットのメモリセルのデータを読み出すものとする。
【００６６】
図１０に示すように、本発明を有するマスクＲＯＭは、列デコーダ１５、行デコーダ１
６、ｎチャネル型ＴＦＴ１１８〜１２１を含むメモリセルアレイ１１、ビット線（データ
線）２４および２５、ワード線Ｗ１及びＷ２、高電圧電源（ＶＤＤ）２２、低電圧電源（
ＶＳＳまたはＧＮＤ）２３、列スイッチＳＷ１〜ＳＷ４、列デコーダ１５により制御され
るアドレス線Ｓ１およびＳ２、出力線１４および制御線１７から構成されている。
【００６７】
はじめに、１ビットのメモリセルに記憶または書き込まれているＩＤ番号等の固有デー
タを読み出すにあたり、読み出し時間の１／４を使用して、低電圧電源（ＶＳＳまたはＧ
ＮＤ）の電位をプリチャージする動作について説明する。
【００６８】
制御線１７に読み出し時間の１／４だけ、ＳＷ３およびＳＷ４が選択された状態になり
、ビット線（データ線）２４および２５が低電圧電源（ＶＳＳまたはＧＮＤ）２３に電気
的に接続される信号を送る。そうすることで、ビット線（データ線）２４および２５は低
電圧電源（ＶＳＳまたはＧＮＤ）になる。
【００６９】
このとき、ワード線Ｗ１及びＷ２はｎチャネル型ＴＦＴ１１８〜１２１を選択された状
態にしていない。ここで、選択された状態とは、ｎチャネル型ＴＦＴ１１８〜１２１のソ
ース端子とドレイン端子が電気的に接続されることである。
【００７０】
また、列デコーダ１５により制御されるアドレス線Ｓ１およびＳ２も列スイッチＳＷ１
およびＳＷ２を選択された状態にしていない。ここで、選択された状態とは、ビット線（
データ線）２４および２５と出力線１４が電気的に接続されることである。
【００７１】
なお、プリチャージする電圧であるが、回路構成、方式、論理の違い等により、本発明
のように低電圧電源（ＶＳＳまたはＧＮＤ）にプリチャージする場合、高電圧電源（ＶＤ
Ｄ）にプリチャージする場合、および、それ以外の生成電圧にプリチャージする場合と様
々であり、限定されるものではない。場合によって最適な電圧を選択すればよい。
【００７２】
次に、読み出し時間の残りの３／４を使用して、本発明を有するマスクＲＯＭからＩＤ
番号等の固有データを読み出す動作について説明する。ここでは、読み出されたＩＤ番号
等の固有データとして、高電圧電源（ＶＤＤ）と同じ電圧が出力された場合をハイ、低電
圧電源（ＶＳＳまたはＧＮＤ）と同じ電圧が出力された場合をローとする。なお、読み出
されたＩＤ番号等の固有データがハイなのかローなのかは、回路構成、方式、論理の違い
等により異なるので、本説明に限定されない。
【００７３】
行デコーダ１６によってワード線Ｗ１が選択され、列デコーダ１５によってアドレス線
Ｓ１が選択された場合、ｎチャネル型ＴＦＴ１１８が選択される。そして、ｎチャネル型
ＴＦＴ１１８のソース端子とドレイン端子が電気的に接続される。つまり、ｎチャネル型
ＴＦＴ１１８のソース端子とドレイン端子にあたる、ビット線（データ線）２４と高電圧
電源（ＶＤＤ）２２が電気的に接続される。ビット線は高電圧電源（ＶＤＤ）２２よりも
ｎチャネル型ＴＦＴ１１８の閾値分低い電圧まで充電される。さらに、列デコーダ１５に
よってアドレス線Ｓ１が選択されているので、ビット線（データ線）２４と出力線１４が
電気的に接続される。ここで、ビット線は高電圧電源（ＶＤＤ）２２よりもｎチャネル型
ＴＦＴ１１８の閾値分低い電圧まで充電されているので、出力線１４も同じ電位になって
いることになる。つまり、出力線１４には、高電圧電源（ＶＤＤ）２２よりもｎチャネル
型ＴＦＴ１１８の閾値分低い電圧が出力されたことになる。
【００７４】
図示していないが、高電圧電源（ＶＤＤ）２２よりもｎチャネル型ＴＦＴ１１８の閾値
分低い電圧を増幅器に通すことで、高電圧電源（ＶＤＤ）と同じ電圧を出力させる。ここ
で増幅器とは、電圧または電流を増大させることができる回路であり、インバータを２段
接続した構成でもよいし、比較器等を用いた構成でもよい。
【００７５】
このようにして、ｎチャネル型ＴＦＴ１１８に記憶または書き込まれていたＩＤ番号等
の固有データであるハイが出力線１４に出力される。
【００７６】
同様にして、行デコーダ１６によってワード線Ｗ１が選択され、列デコーダ１５によっ
てアドレス線Ｓ２が選択された場合、ｎチャネル型ＴＦＴ１１９が選択される。ｎチャネ
ル型ＴＦＴ１１９の一方の端子はどこにも接続されていないが、前記のプリチャージする
動作によって、他方の端子であるビット線（データ線）２５が低電圧電源（ＶＳＳまたは
ＧＮＤ）２３になっている。つまり、ｎチャネル型ＴＦＴ１１９の一方の端子と他方の端
子は低電圧電源（ＶＳＳまたはＧＮＤ）２３とほぼ同じ電圧になっている。さらに、列デ
コーダ１５によってアドレス線Ｓ２が選択されているので、ビット線（データ線）２５と
出力線１４が電気的に接続される。つまり、出力線１４には、低電圧電源（ＶＳＳまたは
ＧＮＤ）２３とほぼ同じ電圧が出力されたことになる。
【００７７】
このようにして、ｎチャネル型ＴＦＴ１１９に記憶または書き込まれていたＩＤ番号等
の固有データであるローが出力線１４に出力される。
【００７８】
以上により、本発明を有するマスクＲＯＭに記憶されたまたは書き込まれたＩＤ番号等
の固有データを読み出すことができる。
【００７９】
以下にメモリセルアレイのＴＦＴを作製する工程について、図５（Ａ）〜図５（Ｃ）、
図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ
）〜図９（Ｂ）を用いて説明する。
【００８０】
まず図５（Ａ）に示すように、基板１５１上に下地膜１５３を成膜する。基板１５１に
は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、
石英基板、ステンレス基板、あるいは、絶縁表面に単結晶半導体層を形成したいわゆるＳ
ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。また
、ＰＥＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ））、ＰＥＳ（ｐ
ｏｌｙ（ｅｔｈｅｒ ｓｕｌｆｏｎｅ））、ＰＥＮ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ Ｎａ
ｐｈｔｈａｌａｔｅ））に代表されるプラスチックや、アクリル等の可撓性を有する合成
樹脂からなる基板を用いることも可能である。以下、基板１５１として、ガラス基板を用
いて場合について説明する。
【００８１】
下地膜１５３は基板１５１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が
、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よっ
てアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、
窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ
法を用いて酸化珪素膜を１０〜１００ｎｍ（好ましくは２０〜７０ｎｍ、さらに好ましく
は５０ｎｍ）、並びに、窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０
ｎｍ〜３００ｎｍ、さらに好ましくは１００ｎｍ）の膜厚になるように積層して成膜する
。
【００８２】
なお下地膜１５３は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜
単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの
絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラ
スチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基
板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが
、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない
。
【００８３】
次に下地膜１５３上に半導体膜１０１を形成する。半導体膜１０１の膜厚は２５ｎｍ〜
１００ｎｍ（好ましくは３０ｎｍ〜８０ｎｍ）とする。なお半導体膜１０１は、非晶質半
導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だ
けではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニ
ウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であるこ
とが好ましい。本実施の形態では、半導体膜１０１として非晶質珪素膜を６６ｎｍの厚さ
で成膜する。
【００８４】
次に図５（Ｂ）に示すように、半導体膜１０１にレーザ照射装置から線状ビーム１１１
を照射し、結晶化を行なう。
【００８５】
レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜１０１の耐
性を高めるために、５００℃、１時間の加熱処理を半導体膜１０１に加えてもよい。
【００８６】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０
ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【００８７】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ
、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザなどが挙げられる。
【００８８】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上
のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ
、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、フォルステライト（
Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、アレキ
サンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結
晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパント
としてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加さ
れているものを媒質とするレーザのようなパルス発振レーザを用いることができる。
【００８９】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レ
ーザと同等の効果を示すものである。
【００９０】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光
を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本
波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが
望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子に
より高調波に変換して、半導体膜６０４に照射する。エネルギー密度は０．０１〜１００
ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。そして走査速
度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００９１】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒレーザ、Ｋｒレー
ザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能なものであり、Ｑス
イッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。
１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって
溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周
波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に
移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることが
できる。
【００９２】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
【００９３】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上には
ある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさ
を著しく大きくすることができるため大幅に出力が向上する。
【００９４】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【００９５】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００９６】
上述した半導体膜１０１へのレーザ光の照射により、結晶性がより高められた結晶性半
導体膜１０２が形成される。
【００９７】
次に、図５（Ｃ）に示すように結晶性半導体膜１０２を用いて島状半導体膜１３１及び
１３２を形成する。この島状半導体膜１３１及び１３２は、以降の工程で形成されるＴＦ
Ｔの活性層となる。
【００９８】
なお本実施の形態では、基板１５１としてガラス基板を用いた場合について説明してい
るが、基板１５１としてＳＯＩ基板を用いた場合は、単結晶半導体層を島状に成形して、
ＴＦＴの活性層とすればよい。
【００９９】
次に島状半導体膜１３１及び１３２にしきい値制御のための不純物を導入する。本実施
の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってホウ素（Ｂ）を島状半
導体膜１３１及び１３２中に導入する。
【０１００】
次に島状半導体膜１３１及び１３２上にゲート絶縁膜１５４を成膜する。ゲート絶縁膜
１５４には、例えば膜厚１０〜１１０ｎｍの酸化珪素、窒化珪素または窒素を含んだ酸化
珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用
いることができる。本実施の形態では、プラズマＣＶＤ法で、膜厚２０ｎｍで成膜した窒
素を含む酸化珪素膜を用いてゲート絶縁膜１５４を形成する。
【０１０１】
次に、ゲート絶縁膜１５４上に第１の導電膜１１５及び第２の導電膜１１６を成膜する
（図６（Ａ）参照）。
【０１０２】
第１の導電膜１１５及び第２の導電膜１１６として、それぞれタンタル（Ｔａ）、タン
グステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ば
れた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を用いてもよい
。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導
体膜を用いてもよい。
【０１０３】
本実施の形態では、第１の導電膜１１５として窒化タンタル膜を１０〜５０ｎｍ、例え
ば３０ｎｍの膜厚で成膜したものと、第２の導電膜１１６としてタングステン（Ｗ）膜を
２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で成膜した積層膜を形成する。
【０１０４】
次いで、第１の導電膜１１５及び第２の導電膜１１６をエッチングして、第１の導電膜
１１５から下層ゲート電極１０３ａ及び１０４ａ、第２の導電膜１１６から上層ゲート電
極１０３ｂ及び１０４ｂを形成する。これにより下層ゲート電極１０３ａ及び上層ゲート
電極１０３ｂを有するゲート電極１０３、並びに、下層ゲート電極１０４ａ及び上層ゲー
ト電極１０４ｂを有するゲート電極１０４が形成される（図６（Ｂ）参照）。ただしゲー
ト電極１０３及び１０４は積層膜ではなく、単層膜でもよい。
【０１０５】
ゲート電極１０３及び１０４は、ゲート配線の一部として形成してもよいし、別にゲー
ト配線を形成して、そのゲート配線にゲート電極１０３及び１０４を接続してもよい。
【０１０６】
次いで島状半導体膜１３１及び１３２に、一導電性を付与する不純物を添加する。一導
電性を付与する不純物として、ｎ型を付与する不純物であれば、リン（Ｐ）やヒ素（Ａｓ
）を用いればよい。またｐ型を付与する不純物であれば、ホウ素（Ｂ）を用いればよい。
【０１０７】
本実施の形態では、まず、第１の添加工程として、ｎ型を付与する不純物を島状半導体
膜１３１及び１３２に添加する（図６（Ｃ）参照）。具体的には、フォスフィン（ＰＨ３
）を用いて、リン（Ｐ）を、印加電圧を４０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜
１×１０１５ｃｍ−２として島状半導体膜１３１及び１３２中に導入する。本実施の形態
では、フォスフィンを用いて、印加電圧６０ｋｅＶ、ドーズ量２．６×１０−１３ｃｍ−
２でリンを島状半導体膜１３１及び１３２中に添加する。これにより不純物領域１２５〜
１２８が形成される。またこの不純物導入の際にチャネル形成領域１６１及び１８１とな
る領域が決定される。
【０１０８】
その後図７（Ａ）に示すように、ゲート電極１０３及び１０４の側面を覆うように、絶
縁膜、いわゆるサイドウォール１７１及び１９１を形成する。すなわちゲート電極１０３
の側面にサイドウォール１７１（１７１ａ及び１７１ｂ）、ゲート電極１０４の側面にサ
イドウォール１９１（１９１ａ及び１９１ｂ）を形成する。
【０１０９】
サイドウォール１７１及び１９１は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法
を用いて、珪素を有する絶縁膜により形成することができる。本実施の形態では、プラズ
マＣＶＤ法により酸化珪素膜を膜厚５０〜２００ｎｍ、好ましくは１００ｎｍで成膜し、
次いで酸化珪素膜をエッチングすることにより、テーパー状のサイドウォール１７１及び
１９１を形成する。またサイドウォール１７１及び１９１は窒素を含む酸化珪素膜を用い
て形成してもよい。
【０１１０】
またサイドウォール１７１及び１９１の端部はテーパー形状を有さなくともよく、矩形
状であってもよい。
【０１１１】
次いで第２の添加工程として、島状半導体膜１３１及び１３２中に、フォスフィン（Ｐ
Ｈ３）を用いて、印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量５．０×１０
１４〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導
入する。
【０１１２】
この第２の添加工程において、ゲート電極１０３、サイドウォール１７１をマスクとし
て、島状半導体膜１３１にリンが導入され、島状半導体膜１３１中にソース領域またはド
レイン領域の一方の領域１６３、ソース領域またはドレイン領域の他方の領域１６４、さ
らには低濃度不純物領域１６２ａ及び１６２ｂが形成される。同様に、ゲート電極１０４
、サイドウォール１９１をマスクとして、島状半導体膜１３２にリンが導入され、島状半
導体膜１３２中にソース領域またはドレイン領域の一方の領域１８３、ソース領域または
ドレイン領域の他方の領域１８４、さらには低濃度不純物領域１８２ａ及び１８２ｂが形
成される。
【０１１３】
本実施の形態においては、ｎチャネル型ＴＦＴ１１８のソース領域及びドレイン領域で
ある領域１６３及び領域１６４、ｎチャネル型ＴＦＴ１１９のソース領域及びドレイン領
域である領域１８３及び領域１８４それぞれには、１×１０１９〜５×１０２１ｃｍ−３
の濃度でリン（Ｐ）が含まれることとなる。
【０１１４】
またｎチャネル型ＴＦＴ１１８の低濃度不純物領域１６２ａ及び１６２ｂ、ｎチャネル
型ＴＦＴ１１９の低濃度不純物領域１８２ａ及び１８２ｂのそれぞれには、１×１０１８
〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。
【０１１５】
次いで、島状半導体膜１３１及び１３２、ゲート絶縁膜１５２、ゲート電極１０３及び
１０４、サイドウォール１７１及び１９１を覆って、第１層間絶縁膜１５５を形成する（
図７（Ｃ）参照）。
【０１１６】
第１層間絶縁膜１５５としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコ
ンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積
層膜で形成する。もちろん、第１層間絶縁膜１５５は窒素を含む酸化珪素膜や窒化珪素膜
、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。
【０１１７】
本実施の形態では、窒素を含む酸化珪素膜をプラズマＣＶＤ法により５０ｎｍ形成し、
レーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰
囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１１８】
次にプラズマＣＶＤ法により窒化珪素膜を１００ｎｍ形成し、更に酸化珪素膜を６００
ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び酸化珪素膜の積層膜が第１
層間絶縁膜１５５である。
【０１１９】
次に全体を４１０℃で１時間加熱し、窒化珪素膜から水素を放出させることにより水素
化を行う。
【０１２０】
次に第１層間絶縁膜１５５を覆って、第２層間絶縁膜１５６を形成する。
【０１２１】
第２層間絶縁膜１５６としては、ＣＶＤ法、スパッタリング法、ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）法等により、珪素の酸化物や珪素の窒化物等の無機材料を用いることが
できる。本実施の形態では、第２層間絶縁膜１５６として酸化珪素膜を成膜する。
【０１２２】
また第２層間絶縁膜１５６として、シロキサンを用いた絶縁膜を形成してもよい。シロ
キサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるものであり
、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が
用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくと
も水素を含む有機基と、フルオロ基とを用いてもよい。
【０１２３】
なお、第２層間絶縁膜１５６上にパシベーション膜を形成してもよい。パシベーション
膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的
には、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒
化珪素膜または窒素を含む酸化珪素膜、炭素を主成分とする薄膜（例えばダイヤモンドラ
イクカーボン膜（ＤＬＣ膜）、窒化炭素膜（ＣＮ膜））などを用いることができる。
【０１２４】
次いで第２層間絶縁膜１５６上に導電膜を成膜し、それを用いて、ソース電極またはド
レイン電極となる電極１０９、電極１１３、電極１１４、電極１１０を形成する（図８（
Ａ）参照）。
【０１２５】
ＴＦＴ１１８のソース電極またはドレイン電極の一方である電極１０９は領域１６３に
、ソース電極またはドレイン電極の他方である電極１１３は領域１６４にそれぞれ電気的
に接続される。ＴＦＴ１１９のソース電極またはドレイン電極の一方である電極１１４は
領域１８３に、ソース電極またはドレイン電極の他方である電極１１０は領域１８４に電
気的に接続される。
【０１２６】
本実施の形態では、電極１０９、電極１１３、電極１１４、電極１１０として、ＣＶＤ
法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（
Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）
、鉄（Ｆｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）
、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれら
の元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミ
ニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む
材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含
む合金材料に相当する。電極１０９、電極１１３、電極１１４、電極１１０は、例えば、
バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とア
ルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用すると
よい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒
化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安
価であるため、電極１０９、電極１１３、電極１１４、電極１１０を形成する材料として
最適である。またアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウム
の相互拡散が防止できる。また、上層と下層のバリア層を設けると、アルミニウムやアル
ミニウムシリコンのヒロックの発生を防止することができる。
【０１２７】
本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、アルミニウム膜（Ａｌ）、チタ
ン膜（Ｔｉ）をそれぞれ６０ｎｍ、５０ｎｍ、５００ｎｍ、１００ｎｍに積層したものを
用いて、電極１０９、電極１１３、電極１１４、電極１１０を形成する。
【０１２８】
また電極１０９、電極１１３、電極１１４、電極１１０はそれぞれ、電極と配線を同じ
材料で同一工程で形成してもよいし、電極と配線を別々に形成してそれらを接続させても
よい。
【０１２９】
次いで、電極１０９、電極１１３、電極１１４、電極１１０上、並びに、第２層間絶縁
膜１５６上に、あるいはパシベーション膜を形成していればパシベーション膜上に、第３
層間絶縁膜１３５を形成する（図８（Ｂ）参照）。第３層間絶縁膜１３５は第２層間絶縁
膜１５６と同様の材料を用いて形成すればよい。
【０１３０】
第３層間絶縁膜１３５中に、電極１０９に到達するコンタクトホール１６５、電極１１
３に到達するコンタクトホール１６６、電極１１４に到達するコンタクトホール１６７、
電極１１０に到達するコンタクトホール１６８を形成する（図９（Ａ）参照）。
【０１３１】
次いで、基板全体を電解液に浸す。電解液は電極１０９、電極１１３、電極１１４、電
極１１０の材料を溶解させる電解液を選べばよい。例えば、電極１０９、電極１１３、電
極１１４、電極１１０の材料としてアルミニウムを用いた場合は、電解液として水酸化カ
リウムあるいはリン酸塩を用いることができる。ただし電解液に浸すのは必ずしも基板全
体でなくてもよく、電極を溶解させうる程度に電解液に電極が浸されていればよい。
【０１３２】
表１に電極１０９、電極１１３、電極１１４、電極１１０を形成するための材料とその
材料に対する電解液の組み合わせの例を示す。
【０１３３】
【表１】
【０１３４】
電極を電解液に浸し、電極に電圧をかけると、電極表面の金属がイオンとして電解液中
に溶け出し、電極材料が溶解する。図９（Ｂ）に示すように、電極１１０の一部が溶解し
て分断領域１６９が形成される。なお、このとき電極１１４が溶解しないようにするため
、ＴＦＴ１１９はノーマリーオフであることが好ましい。または、電極１１４に到達する
コンタクトホールは、分断領域１６９を形成した後に形成してもよい。
【０１３５】
次いで図１に示すように、第３層間絶縁膜１３５上に、電極１０９に電気的に接続され
る配線１７５、電極１１３に電気的に接続される配線１７６、電極１１４に電気的に接続
される配線１７７が形成される。
【０１３６】
第３層間絶縁膜１３５上かつ電極１１０の上方に、配線１７８が形成されるが、配線１
７８は分断領域１６９に達するように形成されるため、配線１７８と電極１１０は電気的
に接続されない。
【０１３７】
なお、配線１７５〜１７８は、上述した、電極１０９等を形成する材料のうちのいずれ
かを用いて形成すればよい。
【０１３８】
以上によりメモリセルアレイのＴＦＴが形成される。なおロジック回路のＴＦＴもメモ
リセルアレイのＴＦＴと同様に形成してもよいし、別の基板に形成した後に、剥離してメ
モリセルアレイのＴＦＴに電気的に接続させてもよい。
【０１３９】
本発明により、異なるＩＤ番号の情報を有するマスクＲＯＭのメモリセルを容易に形成
することができるので、ＩＣを用いた無線通信が可能な半導体装置の作製時間、作製コス
トを低減させることが可能となる。
【０１４０】
図１３は本発明のメモリセルアレイを含むマスクＲＯＭの上面図を示す。マスクＲＯＭ
９００には、本発明のメモリセルアレイ９２０（図１０のメモリセルアレイ１１に同じ）
が形成され、上述のロジック回路のＴＦＴを用いて、列デコーダ９２１（図１０の列デコ
ーダ１５に同じ）及び行デコーダ９２２（図１０の行デコーダ１６に同じ）が形成される
。
【０１４１】
図１３のマスクＲＯＭ９００を有する、ＩＣを用いた無線通信が可能な半導体装置の例
を図１４に示す。なお図１４に示す半導体装置は一例であり、本発明は図１４に示す構成
に限定されない。
【０１４２】
図１４に示す半導体装置（ＩＤチップ、ＩＣチップ、ＩＣタグ、ＩＤタグ、無線チップ
、ＲＦＩＤともいう）９３１は、アンテナ９１７、高周波回路９１４、電源回路９１５、
リセット回路９１１、整流回路９０６、復調回路９０７、アナログアンプ９０８、クロッ
ク発生回路９０３、変調回路９０９、信号出力制御回路９０１、ＣＲＣ回路９０２、コー
ド抽出回路９０４、コード判定回路９０５およびマスクＲＯＭ９００の回路ブロックを有
する。また、電源回路９１５は、整流回路９１３および保持容量９１２の回路ブロックを
有する。さらに、マスクＲＯＭ９００は、図１３に示すように、メモリセルアレイ９２０
、列デコーダ９２１および行デコーダ９２２を有する。
【０１４３】
そして図９（Ｂ）に示す電極１１０を溶解させて分断領域１６９を形成する工程におい
ては、図１５に示す回路９５１及びコンピュータ９５５がメモリセルアレイ９２０に接続
されている。回路９５１はメモリセルアレイ９２０と同じ基板上に形成してもよいし、外
付けにしてもよい。
【０１４４】
回路９５１には、メモリセルアレイ９２０のそれぞれのＴＦＴに対応したＴＦＴが形成
されている。回路９５１は、コンピュータ９５５からの信号により、メモリセルアレイ９
２０中の個々の配線（電極）に選択的に狙いの電圧を加えられるものとする。この電圧を
加えた状態にて、基板を電解液に浸し、電解液と配線材料を考慮した、配線溶出条件の電
圧を配線に加えることにより、開口部の配線が電解液に溶出する。このようにして基板面
内の個々の配線（電極）が選択的に分断される。
【０１４５】
またコンピュータ９５５に接続し、開口部まで達する回路９５１の一部は、基板表面の
スペース確保のため、裏面に形成してもよい。このとき、基板には表面から裏面に達する
開口部が設けられ、配線を貫通させて繋ぐことになる。
【０１４６】
本発明により、ＩＣを用いた無線通信が可能な半導体装置に、異なるＩＤ番号等の固有
データを付けることを容易に行うことができる。特に大面積基板内に無線通信が可能な半
導体装置を大量に作成する際に、タクトやコストを低減させることが可能となる。
【０１４７】
なお本実施の形態は、必要であれば他の実施の形態及び実施例のいずれの記載と組み合
わせることが可能である。
【０１４８】
［実施の形態２］
本実施の形態では、メモリセルアレイのＴＦＴ及びロジック回路のＴＦＴを同一基板に
作製する工程について、図１６（Ａ）〜図１６（Ｄ）、図１７（Ａ）〜図１７（Ｃ）、図
１８（Ａ）〜図１８（Ｃ）、図１９（Ａ）〜図１９（Ｂ）、図２０（Ａ）〜図２０（Ｂ）
を用いて説明する。
【０１４９】
まず図１６（Ａ）に示すように、基板６０１上に下地膜６０２を成膜する。基板６０１
には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板
、石英基板、ステンレス基板、あるいは、絶縁表面に単結晶半導体層を形成したいわゆる
ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。ま
た、ＰＥＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ））、ＰＥＳ（
ｐｏｌｙ（ｅｔｈｅｒ ｓｕｌｆｏｎｅ））、ＰＥＮ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ Ｎ
ａｐｈｔｈａｌａｔｅ））に代表されるプラスチックや、アクリル等の可撓性を有する合
成樹脂からなる基板を用いることも可能である。以下、基板６０１として、ガラス基板を
用いる場合について説明する。
【０１５０】
下地膜６０２は基板６０１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が
、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よっ
てアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、
窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ
法を用いて酸化珪素膜を１０〜１００ｎｍ（好ましくは２０〜７０ｎｍ、さらに好ましく
は５０ｎｍ）、並びに、窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０
ｎｍ〜３００ｎｍ、さらに好ましくは１００ｎｍ）の膜厚になるように積層して成膜する
。
【０１５１】
なお下地膜６０２は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜
単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの
絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラ
スチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基
板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが
、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない
。
【０１５２】
次に下地膜６０２上に半導体膜６０４を形成する。半導体膜６０４の膜厚は２５ｎｍ〜
１００ｎｍ（好ましくは３０ｎｍ〜８０ｎｍ、）とする。なお半導体膜６０４は、非晶質
半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）
だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマ
ニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度である
ことが好ましい。本実施の形態では、半導体膜６０４として非晶質珪素膜を６６ｎｍの厚
さで成膜する。
【０１５３】
次に図１６（Ｂ）に示すように、半導体膜６０４にレーザ照射装置から線状ビーム６０
３を照射し、結晶化を行なう。
【０１５４】
レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜６０４の耐
性を高めるために、５００℃、１時間の加熱処理を半導体膜６０４に加えてもよい。
【０１５５】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０
ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【０１５６】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ
、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザなどが挙げられる。
【０１５７】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上
のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ
、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、フォルステライト（
Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、アレキ
サンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結
晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパント
としてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加さ
れているものを媒質とするレーザのようなパルス発振レーザを用いることができる。
【０１５８】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レ
ーザと同等の効果を示すものである。
【０１５９】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光
を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本
波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが
望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子に
より高調波に変換して、半導体膜６０４に照射する。エネルギー密度は０．０１〜１００
ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。そして走査速
度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【０１６０】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒレーザ、Ｋｒレー
ザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能なものであり、Ｑス
イッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。
１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって
溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周
波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に
移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることが
できる。
【０１６１】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
【０１６２】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上には
ある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさ
を著しく大きくすることができるため大幅に出力が向上する。
【０１６３】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【０１６４】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【０１６５】
上述した半導体膜６０４へのレーザ光の照射により、結晶性がより高められた結晶性半
導体膜６０５が形成される。
【０１６６】
次に、図１６（Ｃ）に示すように結晶性半導体膜６０５を用いて島状半導体膜６１１〜
６１４を形成する。この島状半導体膜６１１〜６１４は、以降の工程で形成されるＴＦＴ
の活性層となる。
【０１６７】
なお本実施の形態では、基板６０１としてガラス基板を用いた場合について説明してい
るが、基板６０１としてＳＯＩ基板を用いた場合は、単結晶半導体層を島状に成形して、
ＴＦＴの活性層とすればよい。
【０１６８】
次に島状半導体膜６１１〜６１４にしきい値制御のための不純物を導入する。本実施の
形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってホウ素（Ｂ）を島状半導
体膜６１１〜６１４中に導入する。
【０１６９】
次に島状半導体膜６１１〜６１４上にゲート絶縁膜６１５を成膜する。ゲート絶縁膜６
１５には、例えば膜厚１０〜１１０ｎｍの酸化珪素、窒化珪素または窒素を含んだ酸化珪
素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用い
ることができる。本実施の形態では、プラズマＣＶＤ法で、膜厚２０ｎｍで成膜した窒素
を含む酸化珪素膜を用いてゲート絶縁膜６１５を形成する。
【０１７０】
次に、ゲート絶縁膜６１５上に導電膜を成膜した後、導電膜を用いて、ゲート電極６２
１〜６２４を形成する。
【０１７１】
ゲート電極６２１〜６２４は、導電膜を単層または２層以上積層させた構造を用いて形
成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ
）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、ま
たは前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極６２
１〜６２４を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶
シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。本実施の形態で
は、下層ゲート電極６２１ａ〜６２４ａとして窒化タンタル膜を１０〜５０ｎｍ、例えば
３０ｎｍの膜厚で成膜したものと、上層ゲート電極６２１ｂ〜６２４ｂとしてタングステ
ン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で成膜した積層膜を用いて、
ゲート電極６２１〜６２４を形成する。
【０１７２】
ゲート電極６２１〜６２４は、ゲート配線の一部として形成してもよいし、別にゲート
配線を形成して、そのゲート配線にゲート電極６２１〜６２４を接続してもよい。
【０１７３】
次いで島状半導体膜６１１〜６１３に、一導電性を付与する不純物を添加する。なおこ
の添加工程の際に、島状半導体膜６１４及びゲート電極６２４、すなわちｐチャネル型Ｔ
ＦＴ６９４となる領域は、レジスト６１８によって覆われており、一導電性を付与する不
純物は島状半導体膜６１４中には添加されない。
【０１７４】
一導電性を付与する不純物として、ｎ型を付与する不純物であれば、リン（Ｐ）やヒ素
（Ａｓ）を用いればよい。またｐ型を付与する不純物であれば、ホウ素（Ｂ）を用いれば
よい。
【０１７５】
本実施の形態では、まず、第１の添加工程として、ｎ型を付与する不純物を島状半導体
膜６１１〜６１３に添加する（図１６（Ｄ）参照）。具体的には、フォスフィン（ＰＨ３
）を用いて、リン（Ｐ）を、印加電圧を４０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜
１×１０１５ｃｍ−２として島状半導体膜６１１〜６１３中に導入する。本実施の形態で
は、フォスフィンを用いて、印加電圧６０ｋｅＶ、ドーズ量２．６×１０−１３ｃｍ−２
でリンを島状半導体膜６１１〜６１３中に添加する。この不純物導入の際にチャネル形成
領域６３１、６４１、６５１となる領域が決定される。
【０１７６】
その後図１７（Ａ）に示すように、ゲート電極６２１から６２４の側面を覆うように、
絶縁膜、いわゆるサイドウォール６２６〜６２９を形成する。すなわちゲート電極６２１
の側面にサイドウォール６２６（６２６ａ及び６２６ｂ）、ゲート電極６２２の側面にサ
イドウォール６２７（６２７ａ及び６２７ｂ）、ゲート電極６２３の側面にサイドウォー
ル６２８（６２８ａ及び６２８ｂ）、ゲート電極６２４の側面にサイドウォール６２９（
６２９ａ及び６２９ｂ）を形成する。
【０１７７】
サイドウォール６２６〜６２９は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を
用いて、珪素を有する絶縁膜により形成することができる。本実施の形態では、プラズマ
ＣＶＤ法により酸化珪素膜を膜厚５０〜２００ｎｍ、好ましくは１００ｎｍで成膜し、次
いで酸化珪素膜をエッチングすることにより、テーパー状のサイドウォール６２６〜６２
９を形成する。またサイドウォール６２６〜６２９は窒素を含む酸化珪素膜を用いて形成
してもよい。
【０１７８】
またサイドウォール６２６〜６２９の端部はテーパー形状を有さなくともよく、矩形状
であってもよい。
【０１７９】
次に図１７（Ｂ）に示すように、島状半導体膜６１４、ゲート電極６２４、サイドウォ
ール６２９、すなわち後にｐチャネル型ＴＦＴ６９４となる領域を覆って、レジスト６１
６を形成する。
【０１８０】
次いで第２の添加工程として、島状半導体膜６１１〜６１３中に、フォスフィン（ＰＨ
３）を用いて、印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量５．０×１０１
４〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入
する。
【０１８１】
この第２の添加工程において、ゲート電極６２１、サイドウォール６２６をマスクとし
て、島状半導体膜６１１にリンが導入され、島状半導体膜６１１中にソース領域またはド
レイン領域の一方の領域６３３、ソース領域またはドレイン領域の他方の領域６３４、さ
らには低濃度不純物領域６３２ａ及び６３２ｂが形成される。同様に、ゲート電極６２２
、サイドウォール６２７をマスクとして、島状半導体膜６１２にリンが導入され、島状半
導体膜６１２中にソース領域またはドレイン領域の一方の領域６４３、ソース領域または
ドレイン領域の他方の領域６４４、さらには低濃度不純物領域６４２ａ及び６４２ｂが形
成される。さらにゲート電極６２３、サイドウォール６２８をマスクとして、島状半導体
膜６１３にリンが導入され、島状半導体膜６１３中にソース領域またはドレイン領域の一
方の領域６５３、ソース領域またはドレイン領域の他方の領域６５４、さらには低濃度不
純物領域６５２ａ及び６５２ｂが形成される。
【０１８２】
本実施の形態においては、ｎチャネル型ＴＦＴ６９１のソース領域及びドレイン領域で
ある領域６３３及び領域６３４、ｎチャネル型ＴＦＴ６９２のソース領域及びドレイン領
域である領域６４３及び領域６４４、ｎチャネル型ＴＦＴ６９３のソース領域及びドレイ
ン領域である領域６５３及び領域６５４それぞれには、１×１０１９〜５×１０２１ｃｍ
−３の濃度でリン（Ｐ）が含まれることとなる。
【０１８３】
またｎチャネル型ＴＦＴ６９１の低濃度不純物領域６３２ａ及び６３２ｂ、ｎチャネル
型ＴＦＴ６９２の低濃度不純物領域６４２ａ及び６４２ｂ、ｎチャネル型ＴＦＴ６９３の
低濃度不純物領域６５２ａ及び６５２ｂのそれぞれには、１×１０１８〜５×１０１９ｃ
ｍ−３の濃度でリン（Ｐ）が含まれる。
【０１８４】
次いでさらにレジスト６１６を除去し、島状半導体膜６１１〜６１３、ゲート電極６２
１〜６２３、サイドウォール６２６〜６２８、すなわちｎチャネル型ＴＦＴ６９１〜６９
３となる領域を覆ってレジスト６１７を形成する。
【０１８５】
ｐチャネル型ＴＦＴ６９４を作製するために、上記一導電型を付与する不純物と逆の導
電型を付与する不純物、すなわちｐ型を付与する不純物を島状半導体膜６１４に添加する
。具体的には、ジボラン（Ｂ２Ｈ６）を用いて印加電圧６０〜１００ｋｅＶ、例えば８０
ｋｅＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の
条件で、島状半導体膜６１４中にホウ素（Ｂ）を導入する。これによりｐチャネル型ＴＦ
Ｔのソース領域及びドレイン領域である領域６６３及び領域６６４、またこの不純物導入
の際にチャネル形成領域６６１が形成される（図１７（Ｃ）参照）。
【０１８６】
なおｐチャネル型ＴＦＴ６９４について、ホウ素の導入に際しては、印加電圧が高いた
めに、サイドウォール６２９及びゲート絶縁膜６１５を通しても、領域６６３及び領域６
６４を形成するために十分なホウ素が島状半導体膜６１４中に添加される。
【０１８７】
ｐチャネル型ＴＦＴ６９４のソース領域及びドレイン領域である領域６６３及び６６４
には、それぞれ１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０１８８】
次いでレジスト６１７を除去し、島状半導体膜６１１〜６１４、ゲート絶縁膜６１５、
ゲート電極６２１〜６２４、サイドウォール６２６〜６２９を覆って、第１層間絶縁膜６
７１を形成する。
【０１８９】
第１層間絶縁膜６７１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコ
ンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積
層膜で形成する。もちろん、第１層間絶縁膜６７１は窒素を含む酸化珪素膜や窒化珪素膜
、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。
【０１９０】
本実施の形態では、窒素を含む酸化珪素膜をプラズマＣＶＤ法により５０ｎｍ形成し、
レーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰
囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１９１】
次にプラズマＣＶＤ法により窒化珪素膜を１００ｎｍ形成し、更に酸化珪素膜を６００
ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び酸化珪素膜の積層膜が第１
層間絶縁膜６７１である。
【０１９２】
次に全体を４１０℃で１時間加熱し、窒化珪素膜から水素を放出させることにより水素
化を行う。
【０１９３】
次に第１層間絶縁膜６７１を覆って、第２層間絶縁膜６７２を形成する（図１８（Ａ）
参照）。
【０１９４】
第２層間絶縁膜６７２としては、ＣＶＤ法、スパッタリング法、ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）法等により、珪素の酸化物や珪素の窒化物等の無機材料を用いることが
できる。本実施の形態では、第２層間絶縁膜６７２として酸化珪素膜を成膜する。
【０１９５】
また第２層間絶縁膜６７２として、シロキサンを用いた絶縁膜を形成してもよい。シロ
キサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるものであり
、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が
用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくと
も水素を含む有機基と、フルオロ基とを用いてもよい。
【０１９６】
なお、第２層間絶縁膜６７２上に第３層間絶縁膜を形成してもよい。第３の層間絶縁膜
としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的に
は、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化
珪素膜または窒素を含む酸化珪素膜、炭素を主成分とする薄膜（例えばダイヤモンドライ
クカーボン膜（ＤＬＣ膜）、窒化炭素膜（ＣＮ膜））などを用いることができる。
【０１９７】
次いで、第１層間絶縁膜６７１及び第２層間絶縁膜６７２中に、島状半導体膜６１１、
６１２、６１３、６１４それぞれとの電気的接続を行うためのコンタクトホールを形成す
る。
【０１９８】
第１層間絶縁膜６７１及び第２層間絶縁膜６７２に、島状半導体膜６１１の領域６３３
に到達するコンタクトホール６７３、島状半導体膜６１１の領域６３４に到達するコンタ
クトホール６７４、島状半導体膜６１２の領域６４３に到達するコンタクトホール６７５
、島状半導体膜６１２の領域６４４に到達するコンタクトホール６７６、島状半導体膜６
１３の領域６５３に到達するコンタクトホール６７７、島状半導体膜６１３の領域６５４
に到達するコンタクトホール６７８、島状半導体膜６１４の領域６６３に到達するコンタ
クトホール６７９、島状半導体膜６１４の領域６６４に到達するコンタクトホール６８０
を形成する（図１８（Ｂ）参照）。
【０１９９】
またコンタクトホール６７３〜６８０は、１つのコンタクトホールによって構成されて
いてもよいし、複数のコンタクトホールによって構成されていてもよい。
【０２００】
次いで第２層間絶縁膜６７２上に導電膜を成膜し、それを用いて、ソース電極またはド
レイン電極６８１、６８２、６８３、６８４、６８５、６８６、６８７を形成する（図１
８（Ｃ）参照）。
【０２０１】
ＴＦＴ６９１のソース電極またはドレイン電極の一方である電極６８１は領域６３３に
、ソース電極またはドレイン電極の他方である電極６８２は、領域６３４に電気的に接続
される。ＴＦＴ６９２のソース電極またはドレイン電極の一方である電極６８３は領域６
４３に電気的に接続される。ＴＦＴ６９２のソース電極またはドレイン電極の他方である
電極６８４は領域６４４に電気的に接続される。
【０２０２】
ＴＦＴ６９３のソース電極またはドレイン電極の一方である電極６８５は領域６５３に
、電気的に接続されている。ＴＦＴ６９３のソース電極またはドレイン電極の他方であり
、ＴＦＴ６９４のソース電極またはドレイン電極の一方である電極６８６は、領域６５４
及び領域６６３に電気的に接続される。ＴＦＴ６９４のソース電極またはドレイン電極の
他方である電極６８７は、領域６６４に電気的に接続される。これによりＴＦＴ６９３及
び６９４はＣＭＯＳ回路６９５を構成している。
【０２０３】
本実施の形態では、電極６８１〜６８７として、ＣＶＤ法やスパッタリング法等により
、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モ
リブデン（Ｍｏ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（
Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料
若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料
とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主
成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。電極６
８１〜６８７は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜
の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア
膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブ
デン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシ
リコンは抵抗値が低く、安価であるため、電極６８１〜６８７を形成する材料として最適
である。またアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相
互拡散が防止できる。また、上層と下層のバリア層を設けると、アルミニウムやアルミニ
ウムシリコンのヒロックの発生を防止することができる。
【０２０４】
本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、アルミニウム膜（Ａｌ）、チタ
ン膜（Ｔｉ）をそれぞれ６０ｎｍ、５０ｎｍ、５００ｎｍ、１００ｎｍに積層したものを
用いて、電極６８１〜６８７を形成する。
【０２０５】
また電極６８１〜６８７はそれぞれ、電極と配線を同じ材料で同一工程で形成してもよ
いし、電極と配線を別々に形成してそれらを接続させてもよい。
【０２０６】
次いで、電極６８１〜６８７上、並びに、層間絶縁膜６７２上に、あるいはパシベーシ
ョン膜を形成していればパシベーション膜上に、層間絶縁膜６９７を形成する（図１９（
Ａ）参照）。層間絶縁膜６９７は層間絶縁膜６７２と同様の材料を用いて形成すればよい
。
【０２０７】
層間絶縁膜６７２中に、電極６８１に到達するコンタクトホール８５１、電極６８２に
到達するコンタクトホール８５２、電極６８３に到達するコンタクトホール８５３、電極
６８４に到達するコンタクトホール８５４、電極６８５に到達するコンタクトホール８５
５、電極６８６に到達するコンタクトホール８５６、電極６８７に到達するコンタクトホ
ール８５７を形成する（図１９（Ｂ）参照）。
【０２０８】
次いで、基板全体を電解液に浸す。電解液は電極６８１〜６８７の材料を溶解させる電
解液を選べばよい。電極６８１〜６８７を形成するための材料とその材料に対する電解液
の組み合わせは、実施の形態１で述べた表１から選べばよい。ただし電解液に浸すのは必
ずしも基板全体でなくてもよく、電極を溶解させうる程度に電解液に電極が浸されていれ
ばよい。
【０２０９】
電極を電解液に浸し、電極に電圧をかけると、電極表面の金属がイオンとして電解液中
に溶け出し、電極材料が溶解する。図２０（Ａ）に示すように、電極６８３の一部が溶解
して分断領域８６０が形成される。
【０２１０】
次いで図２０（Ｂ）に示すように、層間絶縁膜６９７上に、電極６８１に電気的に接続
される配線８７１、電極６８２に電気的に接続される配線８７２、電極６８４に電気的に
接続される配線８７４、電極６８５に電気的に接続される配線８７５、電極６８６に電気
的に接続される配線８７６、電極６８７に電気的に接続される配線８７７が形成される。
【０２１１】
層間絶縁膜６７２上の、電極６８３の上方に、配線８７３が形成されるが、配線８７３
は分断領域８６０に達するように形成されるため、配線８７３と電極６８３は電気的に接
続されない。
【０２１２】
なお、配線８７１〜８７７は、上述した、電極６８１等を形成する材料のうちのいずれ
かを用いて形成すればよい。
【０２１３】
以上により、同一基板上にメモリセルアレイのＴＦＴ及びロジック回路のＴＦＴが形成
される。
【０２１４】
なお本実施の形態は、必要であれば他の実施の形態及び実施例と組み合わせることが可
能である。
【０２１５】
［実施の形態３］
本実施の形態では、実施の形態１及び実施の形態２と異なるＩＣを用いた無線通信が可
能な半導体装置の作製方法について、図１４、図２１（Ａ）〜図２１（Ｂ）、図２２（Ａ
）〜図２２（Ｂ）、図２３を用いて説明する。なお本実施の形態において、実施の形態１
及び実施の形態２と同じものは同じ符号を用いるものとする。
【０２１６】
まず実施の形態２の記載に基づいて、図２０（Ｂ）に示す半導体装置を作製する。ただ
し、下地膜６０２に代えて、剥離層８０２、第１の下地膜８０３、第２の下地膜８０４を
形成する。
【０２１７】
剥離層８０２は、非晶質半導体膜、多結晶半導体膜、セミアモルファス半導体膜を用い
て形成する。例えば、非晶質シリコン、多結晶シリコン、単結晶シリコン、セミアモルフ
ァスシリコン等、シリコンを主成分とする層を用いることができる。剥離層８０２は、ス
パッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚
５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層８０２として用いる。
【０２１８】
なおセミアモルファス半導体膜（以下ＳＡＳ膜ともいう）とは、非晶質半導体膜と結晶
構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である
。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導
体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．
５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。
【０２１９】
また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少
なくとも１原子％またはそれ以上含ませている。
【０２２０】
本明細書では便宜上、上記の半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。
さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪み
をさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。な
お微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれ
る。
【０２２１】
セミアモルファス半導体膜として、代表的な物にセミアモルファスシリコン膜が挙げら
れる。セミアモルファスシリコン膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低
波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）
、（２２０）の回折ピークが観測される。
【０２２２】
またセミアモルファスシリコン膜はシリコンを含む気体をグロー放電分解することによ
り得ることができる。代表的なシリコンを含む気体としては、ＳｉＨ４であり、その他に
もＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いること
ができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一
種または複数種の希ガス元素を加えたガスで、このシリコンを含む気体を希釈して用いる
ことで、セミアモルファスシリコン膜の形成を容易なものとすることができる。希釈率は
２倍〜１０００倍の範囲でシリコンを含む気体を希釈することが好ましい。またさらに、
シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４など
のゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅ
Ｖ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０２２３】
また第１の下地膜８０３及び第２の８０４は、酸化珪素膜、窒化珪素膜または酸素を含
む窒化珪素膜、窒素を含む酸化珪素膜などの絶縁膜により形成する。本実施の形態では、
第１の下地膜８０３として酸素を含む窒化珪素膜を１０〜２００ｎｍ、第２の下地膜８０
４として窒素を含む酸化珪素膜を５０〜２００ｎｍの厚さに順に積層形成する。
【０２２４】
実施の形態２の記載に基づいて、配線８７１〜８７７まで形成したら、層間絶縁膜６９
７上に層間絶縁膜８０６を形成し、アンテナとして機能する電極８１１〜８１６を形成す
る。アンテナとして機能する電極８１１〜８１６は、ＣＶＤ法、スパッタリング法、スク
リーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用い
て、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）
、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（
Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素
を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０２２５】
そしてアンテナとして機能する電極８１１〜８１６を覆うように、層間絶縁膜８０６上
に保護層８０７を形成する。保護層８０７は、後に剥離層８０２をエッチングにより除去
する際に、アンテナとして機能する電極８１１〜８１６を保護することができる材料を用
いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系
の樹脂を全面に塗布することで保護層８０７を形成することができる（図２１（Ａ）参照
）。
【０２２６】
次に、剥離層８０２を分離するための溝８０８を形成する（図２１（Ｂ）参照）。溝８
０８は、剥離層８０２が露出する程度であれば良い。溝８０８の形成は、エッチング、ダ
イシング、スクライビング、あるいはレーザ照射法などを用いることができる。
【０２２７】
次に、剥離層８０２をエッチングにより除去する（図２２（Ａ）参照）。本実施の形態
では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝８０８から導入する。本
実施の形態では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３０
０ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行う。また、ＣｌＦ３ガスに窒素を
混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層８０２
が選択的にエッチングされ、基板６０１を剥離することができる。なおフッ化ハロゲンは
、気体であっても液体であってもどちらでも良い。
【０２２８】
次に、剥離されたＴＦＴ６９１及び６９２を含むメモリセルアレイ、並びに、ＴＦＴ６
９３及び６９４を含むロジック回路を、接着材８２２を用いて支持体８２１に貼り合わせ
る（図２２（Ｂ）参照）。接着材８２２は、支持体８２１と第１の下地膜８０３とを貼り
合わせることができる材料を用いる。接着材８２２は、例えば反応硬化型接着材、熱硬化
型接着材、紫外線硬化型接着材等の光硬化型接着材、嫌気型接着材などの各種硬化型接着
材を用いることができる。
【０２２９】
支持体８２１として、フレキシブルな紙またはプラスチックなどの有機材料を用いるこ
とができる。または支持体８２１として、フレキシブル無機材料を用いていても良い。支
持体８２１は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の
高い熱伝導率を有するのが望ましい。
【０２３０】
なおメモリセルアレイおよびロジック回路の集積回路を基板６０１から剥離する方法は
、本実施の形態で示したようにシリコンを主成分とする層のエッチングを用いる方法に限
定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路
の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離するこ
とができる。また例えば、剥離層をレーザー光の照射により破壊し、集積回路を基板から
剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶
液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる
。
【０２３１】
また対象物の表面が曲面を有しており、それにより該曲面に貼り合わされた、メモリセ
ルアレイ及びロジック回路を有する半導体装置の支持体が、錐面、柱面など母線の移動に
よって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリ
アが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても
、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状半導体膜
が集積回路内において占める面積の割合を、１〜３０％とすることで、支持体が曲がって
も、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【０２３２】
以上の作製工程により、本発明のＩＣを用いた無線通信が可能な半導体装置が作製され
る。
【０２３３】
なお、本実施の形態では、半導体装置が形成されている基板と同一基板上に、アンテナ
を形成したが、半導体装置を形成した後に、半導体装置が形成されている基板上に印刷法
によりアンテナを形成してもよい。またアンテナを半導体装置が形成される基板とは別に
形成し、半導体装置が形成された基板とアンテナが形成された基板を貼り合わせ、半導体
装置とアンテナを電気的に接続させてもよい。
【０２３４】
アンテナを半導体装置が形成される基板とは別に形成し、半導体装置が形成された基板
とアンテナが形成された基板を貼り合わせ、半導体装置とアンテナを電気的に接続させた
例を図２３及び図１４を用いて説明する。
【０２３５】
メモリセルアレイ及びロジック回路を含む半導体装置１６０２が設けられた基板１６０
１上に、端子電極等を含む端子部１６０５を設ける。
【０２３６】
そして、端子部１６０５に、基板１６０１とは別の基板１６１１上に設けられたアンテ
ナ１６１２を電気的に接続する。端子部１６０５に接続するように、基板１６０１と、ア
ンテナ１６１２が設けられた基板１６１１とを貼り合わせている。基板１６０１と基板１
６１１の間には、導電性粒子１６０３と樹脂１６０４が設けられている。導電性粒子１６
０３によって、アンテナ１６１２と端子部１６０５とは電気的に接続されている。なお図
２３に示すアンテナ１６１２は、図１４に示すアンテナ９１７と同等なものであり、アン
テナ１６１２及びアンテナ９１７は、接地電位（ＧＮＤ）、並びに、電源回路９１５、高
周波回路９１４等の回路に電気的に接続されている。
【０２３７】
本実施の形態は、他の実施の形態や実施例と組み合わせて用いることが可能である。
【実施例１】
【０２３８】
本実施例では、図２、図１０および図１４を用いて、本発明を用いて作成されたＩＣを
用いた無線通信が可能な半導体装置の構成と動作について説明する。
【０２３９】
始めに構成について説明する。図１４に示すように、本発明を用いて作成された半導体
装置（ＩＤチップ、ＩＣチップ、ＩＣタグ、ＩＤタグ、無線チップ、ＲＦＩＤともいう）
９３１は、アンテナ９１７、高周波回路９１４、電源回路９１５、リセット回路９１１、
整流回路９０６、復調回路９０７、アナログアンプ９０８、クロック発生回路９０３、変
調回路９０９、信号出力制御回路９０１、ＣＲＣ回路９０２、コード抽出回路９０４、コ
ード判定回路９０５およびマスクＲＯＭ９００の回路ブロックを有する。また、電源回路
９１５は、整流回路９１３および保持容量９１２の回路ブロックを有する。さらに、図１
３に示すように、マスクＲＯＭ９００は、メモリセルアレイ９２０、列デコーダ９２１お
よび行デコーダ９２２を有する。
【０２４０】
ここで、アンテナ９１７は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、
及び八木アンテナのいずれのアンテナも用いることができる。
【０２４１】
また、アンテナ９１７において無線信号を送受信する方式は、電磁結合方式、電磁誘導
方式、及び電波方式のいずれであってもよい。
【０２４２】
なお、本発明を用いて作成された半導体装置９３１は図２の半導体装置２２１に適用さ
れる。
【０２４３】
次に、本発明を用いて作成された半導体装置９３１の動作について説明する。質問器（
リーダ／ライタともいう）２２３に電気的に接続されたアンテナユニット２２２から無線
信号が送信される。無線信号には質問器（リーダ／ライタともいう）２２３から半導体装
置９３１への命令が含まれている。
【０２４４】
アンテナ９１７により受信された無線信号は高周波回路９１４を介して各回路ブロック
に送られる。高周波回路９１４を介して電源回路９１５に送られた信号が整流回路９１３
に入力される。
【０２４５】
ここで、整流回路９１３は無線信号の極性を整える作用を持っている。当該信号は整流
され、さらに保持容量９１２により平滑化される。そして、高電源電位（ＶＤＤ）が生成
される。
【０２４６】
また、アンテナ９１７により受信された無線信号は高周波回路９１４を介して整流回路
９０６にも送られる。当該信号は整流され、復調回路９０７により復調される。復調され
た信号は、アナログアンプ９０８により増幅される。
【０２４７】
さらに、アンテナ９１７により受信された無線信号は高周波回路９１４を介してクロッ
ク発生回路９０３にも送られる。クロック発生回路９０３に送られた信号は分周されて基
本クロック信号となる。ここで、基本クロック信号は各回路ブロックに送られ、信号のラ
ッチ、信号の選択等で用いられる。
【０２４８】
前記アナログアンプ９０８により増幅された信号および前記基本クロック信号は、コー
ド抽出回路９０４に送られる。コード抽出回路９０４では、前記アナログアンプ９０８に
より増幅された信号から、前記質問器（リーダ／ライタともいう）２２３から半導体装置
９３１へ送られた命令を抽出する。また、コード判定回路９０５を制御する信号も作成し
ている。
【０２４９】
前記コード抽出回路９０４により抽出された命令は、コード判定回路９０５に送られる
。コード判定回路９０５では、前記質問器（リーダ／ライタともいう）２２３からどのよ
うな命令が送られてきたのかを判別する。また、ＣＲＣ回路９０２、マスクＲＯＭ９００
、信号出力制御回路９０１を制御する役割も有している。
【０２５０】
こうして、前記質問器（リーダ／ライタともいう）２２３からどのような命令が送られ
てきたのかを判別し、判別された命令により、ＣＲＣ回路９０２、マスクＲＯＭ９００、
信号出力制御回路９０１を動作させる。そして、マスクＲＯＭ９００に記憶または書き込
まれたＩＤ番号等の固有データを含んだ信号を出力する。
【０２５１】
ここで、マスクＲＯＭ９００はメモリセルアレイ９２０、列デコーダ９２１および行デ
コーダ９２２を有している。
【０２５２】
また、信号出力制御回路９０１は、マスクＲＯＭ９００に記憶または書き込まれたＩＤ
番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信
号に変える役割ももっている。
【０２５３】
最後に、前記符号化された信号にしたがって、変調回路９０９により、アンテナ９１７
に送られてきている信号に変調をかける。
【０２５４】
変調をかけられた信号は、質問器（リーダ／ライタともいう）２２３に電気的に接続さ
れたアンテナユニット２２２で受信される。そして、受信された信号は質問器（リーダ／
ライタともいう）２２３で解析され、本発明を用いて作成された半導体装置９３１のＩＤ
番号等の固有データを認識することができる。
【０２５５】
本発明を用いて作成されたＩＣを用いた無線通信が可能な半導体装置９３１を用いた無
線通信システムでは、半導体装置９３１と公知の構成の質問器（リーダ／ライタともいう
）、質問器（リーダ／ライタともいう）に電気的に接続されたアンテナ、及び質問器（リ
ーダ／ライタともいう）を制御する制御用端末を用いることができる。半導体装置９３１
と質問器（リーダ／ライタともいう）に電気的に接続されたアンテナとの通信方式は、単
方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波
数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式
のいずれも用いることができる。
【０２５６】
前記無線信号は、搬送波を変調した信号である。搬送波の変調は、アナログ変調または
デジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいず
れであってもよい。
【０２５７】
また、搬送波の周波数は、サブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３
０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３０
０ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３
０ＭＨｚ、中波である３００ＫＨｚ〜３ＭＨｚ、長波である３０ＫＨｚ〜３００ＫＨｚ、
及び超長波である３ＫＨｚ〜３０ＫＨｚのいずれの周波数も用いることができる。
【０２５８】
なお本実施例は、必要であれば実施の形態や他の実施例のと組み合わせて用いることが
可能である。
【実施例２】
【０２５９】
本実施例では本発明を用いて形成された半導体装置に外付けのアンテナをつけた例につ
いて図２４（Ａ）〜図２４（Ｅ）、図２５（Ａ）〜図２５（Ｂ）を用いて説明する。
【０２６０】
図２４（Ａ）は半導体装置の周りを一面のアンテナで覆ったものである。基板１０００
上にアンテナ１００１を形成し、本発明を用いて形成された半導体装置１００２を電気的
に接続する。図２４（Ａ）では半導体装置１００２の周りをアンテナ１００１で覆う構成
になっているが、基板全面をアンテナ１００１で覆い、その上に電極を構成した半導体装
置１００２を貼り付けるような構造を取っても良い。
【０２６１】
図２４（Ｂ）では、アンテナが半導体装置の周りを回るように配置されたコイルアンテ
ナの例を示す。基板１００３上にアンテナ１００４を形成し、本発明を用いて形成された
半導体装置１００５を電気的に接続する。なお、アンテナの配置は一例であってこれに限
定するものではない。
【０２６２】
図２４（Ｃ）は高周波用のアンテナである。基板１００６上にアンテナ１００７を形成
し、本発明を用いて形成された半導体装置１００８を電気的に接続する。
【０２６３】
図２４（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナであ
る。基板１００９上にアンテナ１０１０を形成し、本発明を用いて形成された半導体装置
１０１１を電気的に接続する。
【０２６４】
図２４（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１
３を形成し、本発明を用いて形成された半導体装置１０１４を電気的に接続する。
【０２６５】
また図２５（Ａ）は、コイルアンテナの別の例である。基板１０１５上に、アンテナ１
０１６を形成し、本発明を用いて形成した半導体装置１０１７を電気的に接続する。なお
アンテナ１０１６の一方の端部は、半導体装置１０１７に接続されており、アンテナ１０
１６の他方の端部は、アンテナ１０１６とは別工程で形成された配線１０１８と接続され
ており、配線１０１８を介して半導体装置１０１７と電気的に接続されている。なお図２
５（Ａ）では配線１０１８はアンテナ１０１６の上方に形成されているが、下方に形成さ
れていても構わない。
【０２６６】
また図２５（Ｂ）は、コイルアンテナの別の例である。基板１０２５上に、アンテナ１
０２６を形成し、本発明を用いて形成した半導体装置１０２７を電気的に接続する。なお
アンテナ１０２６の一方の端部は、半導体装置１０２７に接続されており、アンテナ１０
２６の他方の端部は、アンテナ１０２６とは別工程で形成された配線１０２８と接続され
ており、配線１０２８を介して半導体装置１０２７と電気的に接続されている。なお図２
５（Ｂ）では配線１０２８はアンテナ１０２６の上方に形成されているが、下方に形成さ
れていても構わない。
【０２６７】
本発明を用いて形成された半導体装置とこれらのアンテナへの接続は公知の方法で行う
ことができる。例えばアンテナと半導体装置をワイヤボンディング接続やバンプ接続を用
いて接続する、あるいはチップ化した回路の一面を電極にしてアンテナに貼り付けるとい
う方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔ
ｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【０２６８】
アンテナに必要な長さは受信に用いる周波数によって異なる。例えば周波数が２．４５
ＧＨｚの場合、半波長ダイポールアンテナを設けるなら約６０ｍｍ（１／２波長）、モノ
ポールアンテナを設けるなら約３０ｍｍ（１／４波長）の長さとするとよい。
【０２６９】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない
。あらゆる形状のアンテナについて本発明は実施することが可能である。本実施例は実施
の形態および他の実施例のどのような組み合わせからなる構成を用いても実現することが
できる。
【実施例３】
【０２７０】
本実施例では、実施の形態１と異なる分断領域の形成方法について、図２６（Ａ）〜図
２６（Ｃ）を用いて説明する。
【０２７１】
実施の形態１においては、図９（Ｂ）に示すように、電極１１０は、第３層間絶縁膜１
３５中に形成されたコンタクトホール１６８を介して電解液に接触する。しかし本実施例
では、絶縁膜の一部をあらかじめ除去し開口部を形成し、開口部に形成された電極あるい
は配線を、電圧をかけながら電解液に浸すことで除去する。
【０２７２】
図２６（Ａ）に示すように、絶縁膜２５１には開口部２５２が設けられている。さらに
開口部２５２中に電極あるいは配線２５３が形成されている。なお図２６（Ａ）では電極
あるいは配線２５３は、絶縁膜２５１上に形成されているが、必要であれば電極あるいは
配線２５３上に絶縁膜２５１を形成し、その後開口部２５２を形成してもよい。
【０２７３】
次いで開口部２５２中の電極あるいは配線２５３を電解液に浸し電圧をかけることによ
り溶解する。これにより分断領域２５４が形成される（図２６（Ｂ）参照）。電極あるい
は配線２５３の材料及び電解液は表１に示されるものを用いればよい。
【０２７４】
次いで分断領域２５４中に電極あるいは配線２５５を形成する。分断領域２５４によっ
て、電極あるいは配線２５３と２５５の電気的接続は遮断される。
【０２７５】
なお、必要であれば、本実施例は実施の形態および他の実施例のとも組み合わせること
ができる。
【産業上の利用可能性】
【０２７６】
本発明に係る半導体装置は、流通分野において商品の包装箱や商品に添付する荷札とし
て利用されるＩＣタグとして利用することができる。また、航空機や鉄道輸送において旅
客の手荷物に付すＩＣタグとして利用することができる。さらに医療分野において、例え
ばカルテに付することにより、カルテの取り扱いを正確に、かつ迅速に行うことができる
。本発明の半導体装置は、ユビキタス社会においてあらゆる分野で用いることが可能であ
る。
【０２７７】
これらのＩＣタグは個々に識別用の情報を記憶させる必要があるので、本発明を適用す
ることにより、識別情報を予め記憶したＩＣタグの生産性が向上し、作製時間、作製コス
トを低減させることが可能となる。
【符号の説明】
【０２７８】
１１ メモリセルアレイ
１４ 出力線
１５ 列デコーダ
１６ 行デコーダ
１７ 制御線
２２ 高電圧電源（ＶＤＤ）
２３ 低電圧電源（ＶＳＳまたはＧＮＤ）
２４ ビット線
２５ ビット線
２７ 配線
２８ 配線
１０１ 半導体膜
１０２ 結晶性半導体膜
１０３ ゲート電極
１０３ａ 下層ゲート電極
１０３ｂ 上層ゲート電極
１０４ ゲート電極
１０４ａ 下層ゲート電極
１０４ｂ 上層ゲート電極
１０９ 電極
１１０ 電極
１１１ 線状ビーム
１１３ 電極
１１４ 電極
１１５ 導電膜
１１６ 導電膜
１１８ ＴＦＴ
１１９ ＴＦＴ
１２０ ＴＦＴ
１２１ ＴＦＴ
１２５ 不純物領域
１２６ 不純物領域
１２７ 不純物領域
１２８ 不純物領域
１３１ 島状半導体膜
１３２ 島状半導体膜
１３５ 層間絶縁膜
１５１ 基板
１５２ ゲート絶縁膜
１５３ 下地膜
１５４ ゲート絶縁膜
１５５ 層間絶縁膜
１５６ 層間絶縁膜
１６１ チャネル形成領域
１６２ａ 低濃度不純物領域
１６２ｂ 低濃度不純物領域
１６３ 領域
１６４ 領域
１６５ コンタクトホール
１６６ コンタクトホール
１６７ コンタクトホール
１６８ コンタクトホール
１６９ 分断領域
１７１ サイドウォール
１７１ａ サイドウォール
１７１ｂ サイドウォール
１７５ 配線
１７６ 配線
１７７ 配線
１７８ 配線
１８１ チャネル形成領域
１８２ａ 低濃度不純物領域
１８２ｂ 低濃度不純物領域
１８３ 領域
１８４ 領域
１９１ サイドウォール
１９１ａ サイドウォール
１９１ｂ サイドウォール
２００ 半導体装置
２０１ アンテナ回路
２０２ 整流回路
２０３ 安定電源回路
２０５ 変調回路
２０６ アンプ
２０７ 論理回路
２０８ アンプ
２０９ 論理回路
２１１ メモリ回路
２１１ メモリ回路
２１２ メモリコントロール回路
２１３ 復調回路
２２１ 半導体装置
２２２ アンテナユニット
２２３ 質問器
２２４ バッグ
２４１ アンテナコイル
２４２ 容量
２４３ ダイオード
２４５ 容量
２５１ 絶縁膜
２５２ 開口部
２５３ 電極あるいは配線
２５４ 分断領域
２５５ 電極あるいは配線
４０１ ゲート配線
４０２ 配線
４０３ 配線
４０４ 配線
４０５ 配線
４０７ 配線
４１１ ＴＦＴ
４１２ 島状半導体膜
４２１ ＴＦＴ
４２２ 島状半導体膜
４３１ 電源線
４３２ 配線
４３３ 電源線
４３４ 配線
４４３ ゲート電極
４４３ａ 下層ゲート電極
４４３ｂ 上層ゲート電極
４４４ ゲート電極
４４４ａ 下層ゲート電極
４４４ｂ 上層ゲート電極
４５１ 基板
４５３ 下地膜
４５４ ゲート絶縁膜
４５５ 層間絶縁膜
４５６ 層間絶縁膜
４５８ 層間絶縁膜
４６１ チャネル形成領域
４６２ａ 低濃度不純物領域
４６２ｂ 低濃度不純物領域
４６３ 領域
４６４ 領域
４７１ａ サイドウォール
４７１ｂ サイドウォール
４８１ チャネル形成領域
４８３ 領域
４８４ 領域
４９１ａ サイドウォール
４９１ｂ サイドウォール
６０１ 基板
６０２ 下地膜
６０３ 線状ビーム
６０４ 半導体膜
６０５ 結晶性半導体膜
６１１ 島状半導体膜
６１２ 島状半導体膜
６１３ 島状半導体膜
６１４ 島状半導体膜
６１５ ゲート絶縁膜
６１６ レジスト
６１７ レジスト
６１８ レジスト
６２１ ゲート電極
６２１ａ 下層ゲート電極
６２１ｂ 上層ゲート電極
６２２ ゲート電極
６２２ａ 下層ゲート電極
６２２ｂ 上層ゲート電極
６２３ ゲート電極
６２３ａ 下層ゲート電極
６２３ｂ 上層ゲート電極
６２４ ゲート電極
６２４ａ 下層ゲート電極
６２４ｂ 上層ゲート電極
６２６ サイドウォール
６２６ａ サイドウォール
６２６ｂ サイドウォール
６２７ サイドウォール
６２７ａ サイドウォール
６２７ｂ サイドウォール
６２８ サイドウォール
６２８ａ サイドウォール
６２８ｂ サイドウォール
６２９ サイドウォール
６２９ａ サイドウォール
６２９ｂ サイドウォール
６３１ チャネル形成領域
６３２ａ 低濃度不純物領域
６３２ｂ 低濃度不純物領域
６３３ 領域
６３４ 領域
６４２ａ 低濃度不純物領域
６４２ｂ 低濃度不純物領域
６４３ 領域
６４４ 領域
６５２ａ 低濃度不純物領域
６５２ｂ 低濃度不純物領域
６５３ 領域
６５４ 領域
６６１ チャネル形成領域
６６３ 領域
６６４ 領域
６７１ 層間絶縁膜
６７２ 層間絶縁膜
６７３ コンタクトホール
６７４ コンタクトホール
６７５ コンタクトホール
６７６ コンタクトホール
６７７ コンタクトホール
６７８ コンタクトホール
６７９ コンタクトホール
６８０ コンタクトホール
６８１ 電極
６８２ 電極
６８３ 電極
６８４ 電極
６８５ 電極
６８６ 電極
６８７ 電極
６９１ ＴＦＴ
６９２ ＴＦＴ
６９３ ＴＦＴ
６９４ ＴＦＴ
６９５ ＣＭＯＳ回路
６９７ 層間絶縁膜
８０２ 剥離層
８０３ 下地膜
８０４ 下地膜
８０６ 層間絶縁膜
８０７ 保護層
８０８ 溝
８１１ 電極
８１２ 電極
８１３ 電極
８１４ 電極
８１５ 電極
８１６ 電極
８２１ 支持体
８２２ 接着材
８５１ コンタクトホール
８５２ コンタクトホール
８５３ コンタクトホール
８５４ コンタクトホール
８５５ コンタクトホール
８５６ コンタクトホール
８５７ コンタクトホール
８６０ 分断領域
８７１ 配線
８７２ 配線
８７３ 配線
８７４ 配線
８７５ 配線
８７６ 配線
８７７ 配線
９００ マスクＲＯＭ
９０１ 信号出力制御回路
９０２ ＣＲＣ回路
９０３ クロック発生回路
９０４ コード抽出回路
９０５ コード判定回路
９０６ 整流回路
９０７ 復調回路
９０８ アナログアンプ
９０９ 変調回路
９１１ リセット回路
９１２ 保持容量
９１３ 整流回路
９１４ 高周波回路
９１５ 電源回路
９１７ アンテナ
９２０ メモリセルアレイ
９２１ 列デコーダ
９２２ 行デコーダ
９３１ 半導体装置
９５１ 回路
９５５ コンピュータ
１０００ 基板
１００１ アンテナ
１００２ 半導体装置
１００３ 基板
１００４ アンテナ
１００５ 半導体装置
１００６ 基板
１００７ アンテナ
１００８ 半導体装置
１００９ 基板
１０１０ アンテナ
１０１１ 半導体装置
１０１２ 基板
１０１３ アンテナ
１０１４ 半導体装置
１０１５ 基板
１０１６ アンテナ
１０１７ 半導体装置
１０１８ 配線
１０２５ 基板
１０２６ アンテナ
１０２７ 半導体装置
１０２８ 配線
１６０１ 基板
１６０２ 半導体装置
１６０３ 導電性粒子
１６０４ 樹脂
１６０５ 端子部
１６１０ 基板
１６１１ 基板
１６１２ アンテナ
【特許請求の範囲】
【請求項１】
基板上に、
チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜と、ゲート絶縁膜と、ゲート電極と、を有する薄膜トランジスタと、
前記薄膜トランジスタ上に第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域またはドレイン領域の一方に電気的に接続される第１の電極と、
前記第１の層間絶縁膜上に形成され、前記ソース領域またはドレイン領域の他方に電気的に接続される第２の電極と、
前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電極の一方に電気的に接続される第１の配線と、
前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電極の他方に電気的に接続されない第２の配線と、
を有し、
前記第２の配線と前記第１の電極または第２の電極の他方は、前記第２の層間絶縁膜中に形成された分断領域によって、電気的に接続されないことを特徴とする半導体装置。
【請求項１】
基板上に、
チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜と、ゲート絶縁膜と、ゲート電極と、を有する薄膜トランジスタと、
前記薄膜トランジスタ上に第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域またはドレイン領域の一方に電気的に接続される第１の電極と、
前記第１の層間絶縁膜上に形成され、前記ソース領域またはドレイン領域の他方に電気的に接続される第２の電極と、
前記第１の層間絶縁膜、前記第１の電極、及び前記第２の電極上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電極の一方に電気的に接続される第１の配線と、
前記第２の層間絶縁膜上に形成され、前記第１の電極または第２の電極の他方に電気的に接続されない第２の配線と、
を有し、
前記第２の配線と前記第１の電極または第２の電極の他方は、前記第２の層間絶縁膜中に形成された分断領域によって、電気的に接続されないことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１３−８４９６３（Ｐ２０１３−８４９６３Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２５４８７９（Ｐ２０１２−２５４８７９）
【出願日】平成２４年１１月２１日（２０１２．１１．２１）
【分割の表示】特願２００７−１８１６２８（Ｐ２００７−１８１６２８）の分割
【原出願日】平成１９年７月１１日（２００７．７．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年１１月２１日（２０１２．１１．２１）
【分割の表示】特願２００７−１８１６２８（Ｐ２００７−１８１６２８）の分割
【原出願日】平成１９年７月１１日（２００７．７．１１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]