半導体装置およびその作製方法
【課題】酸化物半導体を用いたボトムゲート型のトランジスタにおいて、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造を提供する。
【解決手段】チャネル形成領域上に重なる絶縁層の断面形状を、テーパ形状とし、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。チャネル形成領域上に重なる絶縁層の断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。
【解決手段】チャネル形成領域上に重なる絶縁層の断面形状を、テーパ形状とし、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。チャネル形成領域上に重なる絶縁層の断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体にチャネル形成領域を形成するトランジスタはアモルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。アモルファスシリコンのトランジスタの電界効果移動度は通常０．５ｃｍ２／Ｖｓ程度であるのに対して、酸化物半導体を用いたトランジスタの電界効果移動度は１０〜２０ｃｍ２／Ｖｓ、またはそれ以上の値が得られる。また、酸化物半導体はスパッタ法などで活性層を形成することが可能であり、多結晶シリコンを用いたトランジスタのようにレーザー装置を使用せず簡単に製造が可能である。
【０００８】
このような酸化物半導体を用いてガラス基板上またはプラスチック基板上にトランジスタを形成し、液晶表示装置、有機ＥＬ表示装置、電子ペーパー等への応用の検討が進められている。
【０００９】
一方で、大面積の表示領域を有する表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角が４０インチから５０インチクラスのテレビも普及し始めており、今後はさらに普及が加速される。酸化物半導体を用いたトランジスタは前述したように、アモルファスシリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大面積の表示領域を有する表示装置においても画素のスイッチング素子としては十分な性能が得られる。また、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【００１０】
本発明の一態様は、酸化物半導体を用いた電気特性が良好で信頼性の高いトランジスタをスイッチング素子として用い、信頼性の高い表示装置及びその作製方法を提供することを課題の一とする。
【００１１】
また、酸化物半導体を用いたボトムゲート型のトランジスタにおいて、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造及びその作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
チャネル形成領域に酸化物半導体を用いて、チャネル形成領域上に重なる絶縁層（チャネルストップ層とも呼ばれる）を設ける構造のボトムゲート型のトランジスタとする。本発明の一態様の一つは、チャネル形成領域上に重なる絶縁層の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑える。
【００１３】
具体的には、チャネル形成領域上に重なる絶縁層の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和することができる。
【００１４】
また、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層の端部近傍に生じる恐れのある電界集中を緩和することができる。
【００１５】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を有するドレイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶縁層を介してチャネル形成領域と重なっており、絶縁層の端部はテーパ形状であり、絶縁層の膜厚は０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置である。
【００１６】
また、他の本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を有するドレイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶縁層を介してチャネル形成領域と重なっており、絶縁層の端部の側面と絶縁表面とがなす角度が６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下であり、絶縁層の膜厚は０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置である。
【００１７】
また、上記構成において、ドレイン電極層の端部は、絶縁層の上面に重なる。ドレイン電極層は酸化物半導体膜への外部からの光の照射を遮断する遮光膜としても機能する。遮光膜として機能させる場合には、ソース電極層の端部とドレイン電極層の端部の間隔距離が短絡しない範囲内でソース電極層の端部の位置を決定すればよい。
【００１８】
また、絶縁層の端部の側面と絶縁表面とがなす角度が小さい場合には、絶縁層の側面の幅（テーパ部分の幅とも呼ぶ）が広くなるため、ドレイン電極層がゲート電極層と重なる部分の寄生容量を低減することが好ましい。その場合、ドレイン電極層の端部は、絶縁層の端部の側面に重なる構成とする。
【００１９】
絶縁層の端部においてテーパ角θは、絶縁層の断面形状における下端部の側面と、基板主平面とがなす角度である。なお、絶縁層が設けられている領域の酸化物半導体膜の表面が平面であり、基板主平面とほぼ平行と見なせる場合、テーパ角θは、下端部の側面と、酸化物半導体膜平面とがなす角度を指す。
【００２０】
また、チャネル形成領域上に重なる絶縁層の端部の断面形状は、台形または三角形状に特に限定されない。チャネル形成領域上に重なる絶縁層の側面のすくなくとも一部に曲面を有している形状とすることもできる。例えば、絶縁層の端部の断面形状において、絶縁層の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有するようにしてもよい。また、絶縁層の端部の断面形状は、絶縁層上面から基板に向かって裾広がりの断面形状を有していてもよい。
【００２１】
上述した様々な断面形状を有する絶縁層は、ドライエッチングまたはウェットエッチングによって形成する。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ（Ｅｎｈａｎｃｅｄ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モードのエッチング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として、第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる。
【００２２】
また、チャネル形成領域上に重なる絶縁層の断面形状を台形または三角形状とする場合、レジストマスクを後退させながら絶縁層のエッチングを行い、断面形状が台形または三角形状の絶縁層を形成する。なお、本明細書において、断面形状とは基板の主平面に垂直な面で切断した断面形状を指している。
【発明の効果】
【００２３】
絶縁層の断面形状を最適なものとすることで、ドレイン電極層の端部近傍及びソース電極層の端部近傍に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様を示す断面構造およびその計算結果である。
【図２】テーパ角と電界強度の関係を示すグラフである。
【図３】（Ａ）はチャネル長方向長さと電界強度の関係を示すグラフ、（Ｂ）は膜厚と電界強度の関係を示すグラフである。
【図４】本発明の一態様を示す断面図の一例である。
【図５】本発明の一態様を示す断面図及び上面図の一例である。
【図６】本発明の一態様を示すプロセス断面図の一例である。
【図７】ＳＴＥＭ写真およびその模式図である。
【図８】本発明の一態様を示す断面図及び上面図の一例である。
【図９】本発明の一態様を示すプロセス断面図の一例である。
【図１０】（Ａ）は、８０℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、−ＢＴ試験前後における電気特性を示すグラフである。
【図１１】（Ａ）は、２５℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、−ＢＴ試験前後における電気特性を示すグラフである。
【図１２】（Ａ）は、＋ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示すグラフであり、（Ｂ）は、−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示すグラフである。
【図１３】（Ａ）は、光を照射しながら８０℃での−ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、光を照射しながら２５℃での−ＢＴ試験前後における電気特性を示すグラフである。
【図１４】半導体装置の一形態を説明する平面図。
【図１５】半導体装置の一形態を説明する平面図及び断面図。
【図１６】半導体装置の一形態を示す断面図。
【図１７】半導体装置の一形態を示す回路図及び断面図。
【図１８】電子機器を示す図。
【図１９】電子機器を示す図。
【図２０】比較例を示す計算結果である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
（実施の形態１）
チャネル形成領域上に重なる絶縁層の断面形状を台形としたトランジスタにおいて、ゲートバイアス印加時のドレイン近傍における電位分布の計算を行った。計算には、シノプシス社製シミュレーションソフト（Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ）を用いた。
【００２７】
図１（Ａ）に示したようなトランジスタ、即ち、ゲート電極層１０１上に設けられた膜厚１００ｎｍのゲート絶縁膜１０２上に、膜厚２０ｎｍの酸化物半導体膜１０３と膜厚１００ｎｍの絶縁層１０４（チャネルストップ層）が順に積層され、絶縁層１０４上に設けられたソース電極層及びドレイン電極層１０６と、ソース電極層及びドレイン電極層１０６を覆う保護絶縁膜１０７とを有するボトムゲート構造（チャネルストップ型）のトランジスタを計算モデルに用いた。絶縁層１０４の下端部のテーパ角度は３０°とする。
【００２８】
ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を示した図が図１（Ａ）である。また、縦軸を酸化物半導体膜１０３のバックチャネル上、即ち絶縁層１０４と接する酸化物半導体膜１０３の界面における電界強度、横軸をチャネル長方向の長さとしたグラフが図１（Ｂ）である。なお、チャネル長方向の長さＸは、チャネル形成領域の中心を原点とし、断面形状が台形である絶縁層１０４の下辺は３μｍである。
【００２９】
また、比較のため、絶縁層の断面形状がテーパ形状でない、具体的には矩形（側面と基板の主平面がなす角度が９０°である形状）の場合の計算を行った。ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を示した図が図２０（Ａ）である。また、絶縁層１０４と接する酸化物半導体膜１０３の界面において、縦軸を電界強度、横軸をチャネル長方向の長さとしたグラフが図２０（Ｂ）である。酸化物半導体膜における絶縁層の下端部と接する界面近傍、即ち、Ｘ＝１．５μｍの箇所に電界集中していることがわかる。
【００３０】
比較例と比較すると、図１（Ｂ）に示した電界強度のピークは小さい。このことから、絶縁層の断面形状を矩形のものに比べてテーパ形状とすることで電界集中を緩和できる。
【００３１】
また、ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６に２０Ｖを印加し、ソース電極層を０Ｖとして電界強度の計算を行ったところ、同様の結果を得ることができた。
【００３２】
また、テーパ角度θを１０°、３０°、５０°、７０°として、絶縁層と接する酸化物半導体膜の界面における電界強度、ここではそれぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図２（Ａ）に示す。なお、図２（Ａ）において、ドレイン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を白四角で示し、ドレイン電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を白丸で示す。なお、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。
【００３３】
また、膜厚２０ｎｍの絶縁層（チャネルストップ層）とし、テーパ角度θを１０°、３０°、５０°、７０°として、絶縁層と接する酸化物半導体膜の界面における電界強度、ここでは、それぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図２（Ｂ）に示す。なお、図２（Ｂ）において、ドレイン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を白四角で示し、ドレイン電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を白丸で示す。なお、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。
【００３４】
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍとして、ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を算出し、絶縁層と接する酸化物半導体膜の界面における電界強度と、電界が集中する位置を調べた。その電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）である。なお、比較例と絶縁層の膜厚が異なるだけで、その他の条件は同じとして計算している。比較例と比べて絶縁層の膜厚を５ｎｍと薄くすることで、電界集中のピークが複数箇所発生し、さらに、それらのピークは比較例のピークよりも小さい値となっている。このことから、絶縁層の断面形状に関わらず、膜厚を薄くすることでも電界集中を緩和できることが確認できる。もちろん膜厚を薄くすることに加えて、断面形状をテーパ形状とすることでさらに電界集中を緩和できることはいうまでもない。
【００３５】
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍとして、それぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図３（Ｂ）に示す。その電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）である。なお、図３（Ｂ）において、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。また、図３（Ｂ）の断面構造における各部位の膜厚は、対数目盛で示している。また、それぞれの膜厚で電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフを作成したところ、電界集中のピークが複数箇所発生する絶縁層の膜厚範囲は、５ｎｍ以上５０ｎｍ以下であった。
【００３６】
以上の計算結果から、絶縁層の断面形状をテーパ形状とし、絶縁層の膜厚を５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすることで電界集中の緩和を実現することができるといえる。また、テーパ形状とし、テーパ角を６０°以下とすることで、絶縁層の膜厚が３００ｎｍであっても電界集中の緩和を実現することができることから、絶縁層の端部のテーパ角を６０°以下とし、絶縁層の膜厚を３００ｎｍ以下とすることで電界集中の緩和を実現することができるといえる。
【００３７】
（実施の形態２）
本実施の形態では、絶縁層の断面形状の例を以下に説明する。
【００３８】
実施の形態１の計算で用いたモデルは、ドレイン電極層１０６近傍の断面図を示したが、ソース電極層１０５を含めたトランジスタ全体の断面構造図を図４（Ａ）に示す。
【００３９】
図４（Ａ）において、絶縁層１０４が設けられている領域の酸化物半導体膜１０３の表面が平面であり、基板主平面とほぼ平行と見なせる場合であるので、テーパ角θは、図示したように絶縁層１０４の下端部の側面と、酸化物半導体膜平面とがなす角度を指す。図４（Ａ）に示す絶縁層１０４は、チャネル形成領域の中心を通る線を中心とした線対称の形状であるため、断面形状における２つの下端部のテーパ角θは概略同じである。また、チャネル形成領域の中心を横軸の原点として、チャネル長方向の長さを決定している。ただし、図４（Ａ）に示すトランジスタの断面構造は、それぞれの部位のサイズ（膜厚、長さ、幅など）が設定されているが、特に限定されない。
【００４０】
また、図４（Ａ）には絶縁層の断面形状が台形の例を示したが、図４（Ｂ）に示すように断面形状を三角形とした絶縁層１１４としてもよい。絶縁層１１４の断面形状において三角形の底辺に接する内角がテーパ角θとなる。図４（Ｂ）においては、絶縁層１１４の側面にドレイン電極層の端部が重なる。勿論、ソース電極層の端部も絶縁層１１４の側面に重なる。
【００４１】
また、図４（Ｃ）に示すように断面形状を多角形とした絶縁層１２４としてもよい。図４（Ｃ）に示すように断面形状を多角形とした絶縁層１２４は、絶縁層１２４の下端部の側面と、酸化物半導体膜平面とがなす角度θ１とは別に、点線で示した平面（基板主平面に平行な面）と、絶縁層１０４の上端部の側面とがなす角度θ２とがある。この場合、少なくとも角度θ１が、９０°未満、好ましくは６０°以下、さらに好ましくは３０°以下となるような断面形状の絶縁層１２４とする。
【００４２】
また、図４（Ｄ）に示すように断面形状が絶縁層の上面から絶縁層の下面に向かって裾広がりの形状の絶縁層１３４としてもよい。絶縁層１３４は側面が曲面を有しており、絶縁層の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有する。なお、絶縁層の下端を始点とする側面の接線１３３を含む面と、酸化物半導体膜平面とがなす角度（テーパ角θ）を図示している。
【００４３】
また、図４（Ｅ）に示すように側面が曲面を有する断面形状の絶縁層１４４としてもよい。絶縁層１４４は側面が曲面を有しており、絶縁層の下端部は、絶縁層の内側に位置する曲率円の中心により決まる１つの曲面も有する。なお、絶縁層の下端を始点とする側面の接線１４３を含む面と、酸化物半導体膜平面とがなす角度（テーパ角θ）を図示している。このような断面形状の絶縁層１４４を実現するため、エッチングレートの異なる複数の絶縁層を積層してもよい。
【００４４】
上述した断面形状の他にも様々な断面形状があるが、図４（Ａ）〜図４（Ｅ）に示す形状の絶縁層をトランジスタに用いることが好ましい。図４（Ａ）〜図４（Ｅ）に示す形状の絶縁層を酸化物半導体膜に接して設けることで、電界集中の緩和を実現することができる。
【００４５】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。例えば、図４（Ｂ）に示す断面形状とし、絶縁層１１４の端部のテーパ角θを６０°以下とし、絶縁層１１４の膜厚を３００ｎｍ以下とすることで電界集中の緩和を図ることができる。
【００４６】
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図５及び図６を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
【００４７】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
【００４８】
図５（Ａ）及び図５（Ｂ）に示すトランジスタ４４０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。図５（Ａ）は平面図であり、図５（Ａ）中の一点鎖線Ｘ１−Ｙ１で切断した断面が図５（Ｂ）に相当する。
【００４９】
チャネル長方向の断面図である図５（Ｂ）に示すように、トランジスタ４４０を含む半導体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４１３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【００５０】
酸化物半導体膜４０３に接する絶縁層４１３は、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
【００５１】
チャネル形成領域上に重なる絶縁層４１３の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和し、トランジスタ４４０のスイッチング特性の劣化を抑えることができる。
【００５２】
具体的には、チャネル形成領域上に重なる絶縁層４１３の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【００５３】
本実施の形態では、断面形状において、絶縁層４１３は中央の範囲Ｄより外側の端部はテーパ形状となっており、テーパ部分と呼ぶ。断面形状において絶縁層４１３のテーパ部分は両端にあり、その一方の幅をテーパ部分の幅と呼び、テーパ部分の幅は、チャネル長Ｌから中央の範囲Ｄを差し引いた約半分に相当する。
【００５４】
また、チャネル形成領域上に重なる絶縁層４１３の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【００５５】
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５６】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００５７】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５８】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる半導体材料としては好適である。
【００５９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【００６１】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００６２】
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００６３】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６４】
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）が形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【００６５】
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
【００６６】
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００６７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００６８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００６９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００７０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００７１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００７２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００７３】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００７４】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７５】
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
【００７６】
【数１】
【００７７】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７８】
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、酸化物半導体膜の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２が存在している。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶縁膜４０２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。また、基板全面を平坦化することに限定されず、ゲート電極層４０１の側面と、絶縁層４１３の下端部との間隔を十分に離すことで少なくともチャネル形成領域となる領域を上記平坦な表面に近づけることができる。トランジスタ４４０は、チャネル保護型であるため、絶縁層４１３のサイズによってチャネル形成領域のサイズ（Ｌ／Ｗ）が決定される。
【００７９】
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００８０】
図６（Ａ）、図６（Ｂ）、図６（Ｃ）、及び図６（Ｄ）にトランジスタ４４０を有する半導体装置の作製方法の一例を示す。
【００８１】
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
【００８２】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００８３】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０との間に剥離層を設けるとよい。
【００８４】
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することができる。
【００８５】
絶縁膜４３６は、単層でも積層でもよい。
【００８６】
本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
【００８７】
次に絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。
【００８８】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８９】
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９０】
また、ゲート絶縁膜４０２と接するゲート電極層４０１として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００９１】
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
【００９２】
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
【００９３】
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、ゲート電極層４０１表面の平坦性が良好であることが好ましい。
【００９４】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００９５】
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
【００９６】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
【００９７】
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
【００９８】
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４０３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。
【００９９】
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
【０１００】
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
【０１０１】
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
【０１０２】
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【０１０３】
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
【０１０４】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０１０５】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
【０１０６】
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【０１０７】
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
【０１０８】
なお、酸化物半導体膜４０３の成膜に用いるスパッタリング装置は、成膜処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とする。成膜処理室のリークレートを低くすることで、スパッタリング法により成膜する膜への不純物の混入を低減することができる。成膜処理室のリークレートを低くするためには外部リークのみならず内部リークを低減する必要がある。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。酸化物半導体膜４０３の成膜に用いるスパッタリング装置は、成膜処理室の開閉部分はメタルガスケットでシールされている。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、成膜処理室の内側に存在する吸着物は、内壁に吸着しているために成膜室の圧力に影響しないが、成膜処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。
【０１０９】
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１１０】
減圧状態に保持された成膜処理室内に基板を保持する。そして、成膜処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜処理室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜処理室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜処理室で成膜した酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
【０１１１】
また、ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に解放せずに連続的に形成することが好ましい。ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に曝露せずに連続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸着することを防止することができる。
【０１１２】
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体膜に加工して形成することができる。
【０１１３】
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１４】
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
【０１１５】
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
【０１１６】
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１１７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１８】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１１９】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２０】
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３を高純度化及びＩ型（真性）化することができる。
【０１２１】
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
【０１２２】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１２３】
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１２４】
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
【０１２５】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
【０１２６】
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜４０３を高純度化、及びＩ型（真性）化することができる。高純度化し、Ｉ型（真性）化した酸化物半導体膜４０３を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【０１２７】
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０１２８】
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に直接導入してもよいし、ゲート絶縁膜４０２などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
【０１２９】
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
【０１３０】
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁層４１３を形成する（図６（Ａ）参照）。
【０１３１】
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチングにより加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
【０１３２】
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、酸化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０３へ酸素を供給する供給源として好適に機能させることができる。
【０１３３】
本実施の形態では、絶縁層４１３として、スパッタリング法により膜厚２００ｎｍの酸化シリコン膜を形成する。酸化シリコン膜を選択的にエッチングして、断面形状が台形または三角形状であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４１３を形成する。なお、絶縁層４１３の平面形状は矩形である。なお、本実施の形態では、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層４１３の断面形状を台形とし、絶縁層４１３の下端部のテーパ角θを約３０°とする。
【０１３４】
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１３５】
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁層４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図６（Ｂ）参照）。
【０１３６】
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１３７】
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図６（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。その結果、ドレイン電極層４０５ｂの端部は、絶縁層４１３の上面または側面に位置し、ソース電極層４０５ａの端部は、絶縁層４１３の上面または側面に位置する。
【０１３８】
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
【０１３９】
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１４０】
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
【０１４１】
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
【０１４２】
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁層４１３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物は、リーク電流などトランジスタ４４０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
【０１４３】
残渣物には、例えば、インジウム又は塩素を含む化合物が含まれる。また、残渣物には、酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガスに用いられる他の元素（例えばボロン）などが含まれる場合がある。
【０１４４】
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、絶縁層４１３表面及び該近傍におけるソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物を除去する工程を行う。残渣物を除去する工程は希ガスを用いたプラズマ処理などによって行うことができる。例えば、アルゴンを用いたプラズマ処理などを好適に用いることができる。なお、残渣物を除去する工程は、酸化物半導体膜４０３に付着した塩素も除去する効果がある。残渣物を除去する工程を行うことによって、絶縁層４１３表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜４０３における塩素濃度を１×１０１９／ｃｍ３以下とすることができる。
【０１４５】
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図６（Ｄ）参照）。
【０１４６】
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成してもよい。
【０１４７】
保護絶縁膜は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１４８】
また、さらに保護絶縁膜として緻密性の高い無機絶縁膜を設けてもよい。例えば、保護絶縁膜としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
【０１４９】
トランジスタ４４０上に設けられる保護絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０１５０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
【０１５１】
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１５２】
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
【０１５３】
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
【０１５４】
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。
【０１５５】
以上のように、断面形状が台形または三角形状であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４１３を形成し、チャネル形成領域と重なる絶縁層４１３上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタ４４０を作製する。
【０１５６】
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０１５７】
また、上記作製方法に従ってトランジスタ４４０を作製し、膜厚４００ｎｍの酸化窒化シリコン膜である保護絶縁膜４６０を形成し、保護絶縁膜上に平坦化絶縁膜４６１として、膜厚１５００ｎｍのアクリル樹脂膜を形成したサンプルの断面写真を撮影した。走査透過型電子顕微鏡（日立製作所製「ＨＤ−２３００」：ＳＴＥＭ）で加速電圧を２００ｋＶとし、チャネル形成領域と重なる絶縁層４１３の下端部（ドレイン電極層４０５ｂと重なる下端部）周辺を観察した高倍写真（４万倍）を図７（Ａ）に示す。なお、図７（Ｂ）は図７（Ａ）の模式図である。図７（Ａ）に示すように、基板の主平面と絶縁層４１３の側面とがなす角度、即ちテーパ角θは約３０°である。
【０１５８】
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８及び図９を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１５９】
図８（Ａ）及び図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。図８（Ａ）は平面図であり、図８（Ａ）中の一点鎖線Ｘ２−Ｙ２で切断した断面が図８（Ｂ）に相当する。
【０１６０】
チャネル長方向の断面図である図８（Ｂ）に示すように、トランジスタ４２０を含む半導体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４２３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【０１６１】
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、チャネル保護膜として機能する。さらに、絶縁層４２３は、酸化物半導体膜４０３に達し、かつソース電極層４０５ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口を有している。従って、酸化物半導体膜４０３の周縁部は、絶縁層４２３で覆われており、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁膜４０２だけでなく、絶縁層４２３も層間絶縁膜として配置することで寄生容量を低減できる。
【０１６２】
トランジスタ４２０において、酸化物半導体膜４０３は、絶縁層４２３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂに覆われる構成となっている。
【０１６３】
チャネル形成領域上に重なる絶縁層４２３の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和し、トランジスタ４２０のスイッチング特性の劣化を抑えることができる。
【０１６４】
具体的には、チャネル形成領域上に重なる絶縁層４２３の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【０１６５】
また、チャネル形成領域上に重なる絶縁層４２３の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【０１６６】
図９（Ａ）、図９（Ｂ）、図９（Ｃ）、及び図９（Ｄ）にトランジスタ４２０を有する半導体装置の作製方法の一例を示す。
【０１６７】
絶縁表面を有する基板４００上に絶縁膜４３６を形成する。本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
【０１６８】
絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
【０１６９】
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
【０１７０】
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。本実施の形態において、酸化物半導体膜４０３として、スパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。
【０１７１】
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１７２】
次に酸化物半導体膜４０３上に酸化物半導体膜４０３に達する開口４２５ａ、４２５ｂを有する絶縁層４２３を形成する（図９（Ａ）参照）。
【０１７３】
絶縁層４２３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチングにより加工して形成することができる。絶縁層４２３の開口４２５ａ、４２５ｂの内壁は、テーパ形状を有している。
【０１７４】
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、一部がチャネル保護膜として機能する。
【０１７５】
本実施の形態では、酸化物半導体膜４０３は、絶縁層４２３にチャネル形成領域を覆われる構成となっている。また、酸化物半導体膜４０３の端部も絶縁層４２３に覆われる。
【０１７６】
本実施の形態では、絶縁層４２３として、スパッタリング法により膜厚２００ｎｍの酸化シリコン膜を形成する。なお、本実施の形態では、断面における絶縁層４２３の下端部のテーパ角θは３０°とする。
【０１７７】
絶縁層４２３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１７８】
次いで、酸化物半導体膜４０３、絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図９（Ｂ）参照）。
【０１７９】
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図９（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。
【０１８０】
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
【０１８１】
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１８２】
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
【０１８３】
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
【０１８４】
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁層４２３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物は、リーク電流などトランジスタ４２０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
【０１８５】
本実施の形態では、塩素を含むガス４４７を用いるエッチング工程時に、酸化物半導体膜４０３には絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って導電膜４４５が設けられているため、酸化物半導体膜４０３は塩素を含むガス４４７にさらされない。
【０１８６】
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図９（Ｄ）参照）。
【０１８７】
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成してもよい。
【０１８８】
保護絶縁膜は、絶縁層４２３と同様な材料及び方法を用いて形成することができる。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１８９】
また、トランジスタ４２０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。
【０１９０】
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
【０１９１】
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
【０１９２】
以上のように、絶縁層４２３の一部（チャネル形成領域と重なる領域）の断面形状が台形であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４２３を形成し、絶縁層４２３のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタ４２０を作製できる。
【０１９３】
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０１９４】
ここで、上述したプロセスに従って実際に作製したトランジスタ４２０の電気特性および信頼性の結果を図１０、図１１、図１２、及び図１３に示す。トランジスタのサイズは、チャネル長Ｌが９μｍ、チャネル幅Ｗが５０μｍである。
【０１９５】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
【０１９６】
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの同電位よりも高い場合を＋ＢＴ試験といい、ゲートに印加する電位がソースおよびドレインの同電位よりも低い場合を−ＢＴ試験という。
【０１９７】
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲート、ソースおよびドレイン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が２００ｎｍのゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍとしたい場合は、電位差を３０Ｖとすればよい。
【０１９８】
なお、一般的に電圧とは、２点間における電位差のことをいい、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいうが、電子回路において、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを該ある一点における電位として示すことが多いため、本明細書では、ある一点における電位と基準となる電位（例えば接地電位）との差を該ある一点における電位として示した場合において、特に指定する場合を除き、該ある一点における電位を電圧ともいう。
【０１９９】
ＢＴ試験は、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍ、印加時間を２０００秒間とし、＋ＢＴ試験および−ＢＴ試験それぞれについて行った。
【０２００】
まず、＋ＢＴ試験について説明する。ＢＴ試験対象となるトランジスタの初期特性を測定するため、基板温度を４０℃とし、ソース−ドレイン間電圧（以下、ドレイン電圧という）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧という）を−３０Ｖ〜＋３０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流という）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。ここでは基板温度を試料表面への吸湿対策として４０℃としているが、特に問題がなければ、室温（２５℃）下で測定してもかまわない。
【０２０１】
次に、基板温度を８０℃まで上昇させた後、トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．５ＭＶ／ｃｍとなるように、ゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが２００ｎｍであったため、ゲートに＋３０Ｖを印加し、そのまま２０００秒間保持した。ここでは印加時間を２０００秒間としたが、目的に応じて適宜時間を変更してもよい。
【０２０２】
次に、ソース、ドレインおよびゲートへ電圧を印加したまま、基板温度を４０℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によりＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したままで基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。
【０２０３】
次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ−Ｉｄ特性を得た。
【０２０４】
続いて、−ＢＴ試験について説明する。−ＢＴ試験も＋ＢＴ試験と同様の手順で行うが、基板温度を８０℃まで上昇させた後にゲートに印加する電圧を−３０Ｖとする点が異なる。
【０２０５】
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて−ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、−ＢＴ試験結果を正しく評価することができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返す場合はこの限りではない。
【０２０６】
基板の異なる６個のサンプルを作製し、初期特性（しきい値及びシフト値）と、ＢＴ試験後のしきい値電圧の変化量およびシフト値の変化量をそれぞれ求め、８０℃での結果を図１０（Ａ）及び図１０（Ｂ）のグラフに示した。図１０（Ａ）は＋ＢＴ試験のデータであり、図１０（Ｂ）は−ＢＴ試験のデータである。
【０２０７】
シフト値（ｓｈｉｆｔ ２）は、Ｖｄ＝１０Ｖの場合におけるＶｇ−Ｉｄ特性カーブの立ち上がりの電圧値を示しており、１×１０−１２Ａ以下となったゲート電圧である。本明細書において、しきい値（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線において、最大傾きであるＩｄ１／２の接線を外挿したときの、接線とＶｇ軸（即ち、Ｉｄ１／２が０Ａ）との交点のゲート電圧で定義する。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。
【０２０８】
しきい値およびシフト値の変化量は、トランジスタの信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値およびシフト値の変化量が少ないほど信頼性が高い。サンプル１〜６においては、全てしきい値およびシフト値の変化量が少ない。
【０２０９】
なお、サンプル１、及びサンプル２は、酸化物半導体膜上に接する絶縁層の膜厚が１００ｎｍ、サンプル３、及びサンプル４は、酸化物半導体膜上に接する絶縁層の膜厚が２００ｎｍ、サンプル５、及びサンプル６は、酸化物半導体膜上に接する絶縁層の膜厚が３００ｎｍである。また、サンプル１、３、５は、トランジスタを覆う層間絶縁膜（４００ｎｍ）をスパッタ法で成膜した酸化シリコン膜であり、サンプル２、４、６はプラズマＣＶＤ法で成膜した酸化窒化シリコン膜である。
【０２１０】
また、２５℃での結果を図１１（Ａ）及び図１１（Ｂ）のグラフに示した。サンプル３は、初期特性に比べてしきい値電圧がマイナス方向へ変化しているが、変化量ΔＶｔｈは０．０１Ｖ、Δｓｈｉｆｔ ２は、−０．０１Ｖと、ほとんど変わらず特に良好な特性を示しているため、図１１（Ｂ）には見えにくくなっている。また、サンプル２およびサンプル１も変化量ΔＶｔｈは０．０２Ｖであるため、図１１（Ｂ）では見えにくくなっている。
【０２１１】
また、２５℃での結果のうち、しきい値およびシフト値の変化量が最も小さいサンプルはサンプル３であるので、図１２（Ａ）に、サンプル３の＋ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示し、図１２（Ｂ）にサンプル３の−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す。
【０２１２】
図１２（Ａ）によると、初期特性に比べてしきい値電圧がプラス方向へ変化しているが、変化量ΔＶｔｈは０．１９Ｖ、Δｓｈｉｆｔ ２は、０．２１Ｖと、ほとんど変わらず良好な特性を示している。また、図１２（Ｂ）によると、初期特性に比べてしきい値電圧がマイナス方向へ変化しているが、変化量ΔＶｔｈは０．０１Ｖ、Δｓｈｉｆｔ ２は、−０．０１Ｖと、ほとんど変わらず良好な特性を示している。
【０２１３】
また、光を照射しながらＢＴ試験を行った。勿論、上記ＢＴ試験を行ったサンプルとは異なるサンプルを用いた。ＬＥＤ光源から３０００ルクスの光をトランジスタに照射する点以外は上記ＢＴ試験と試験方法は同一である。光を照射しながら＋ＢＴ試験を行った結果は、＋ＢＴ試験前後でほとんど変化がないため、ここでは実験結果を省略する。
【０２１４】
また、光を照射しながら−ＢＴ試験を行った結果を図１３に示す。図１３（Ａ）は、ストレス条件温度が８０℃の結果であり、図１３（Ｂ）は、ストレス条件温度が室温（２５℃）の結果である。
【０２１５】
光を照射しながらの−ＢＴ試験においても、ストレス条件温度が８０℃の結果において、サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔｈは初期特性に比べて−０．３６Ｖ、Δｓｈｉｆｔ ２は、−０．６５Ｖとすることができている。また、ストレス条件温度が２５℃の結果において、サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔｈは初期特性に比べて−０．３６Ｖ、Δｓｈｉｆｔ ２は、−０．０８Ｖとすることができており、信頼性が高いトランジスタであることが確認できた。
【０２１６】
これらの信頼性の結果及び電気特性から、図８に示した構造、即ち、端部がテーパ形状（テーパ角約３０°）を有する絶縁層（膜厚１００ｎｍ〜３００ｎｍ）を酸化物半導体膜上に接して有するトランジスタ４２０の電気特性は高く、信頼性も高いことが読み取れる。
【０２１７】
シリコンを半導体として用いるトランジスタと酸化物半導体を用いるトランジスタは異なり、酸化物半導体を用いるトランジスタの場合は−Ｖｇｓ（−ＧＢＴ）ストレス印加時に酸化物半導体膜（チャネル形成領域）にホールがキャリアとしては誘起されないため、バックチャネル側に電界が回り込んで劣化を引き起こす場合がある。チャネル形成領域上に接して設ける絶縁層の端部をテーパ形状とすると、その様な−Ｖｇｓ（−ＧＢＴ）ストレス印加時に、特に電界が集中するドレイン電極層の端部に対してより効果的な電界集中の緩和が実現できる。
【０２１８】
（実施の形態５）
実施の形態３又は実施の形態４に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１９】
図１４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０２２０】
図１４（Ｂ）、及び図１４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１４（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１４（Ｂ）、及び図１４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２２１】
また図１４（Ｂ）、及び図１４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
【０２２２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２２３】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２２４】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２５】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態３又は実施の形態４に示したトランジスタを適用することができる。
【０２２６】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２７】
また、半導体装置の一形態について、図１４、図１５、及び図１６を用いて説明する。図１６は、図１４（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０２２８】
図１４及び図１６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０２２９】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０４０、４０１１のゲート電極層と同じ導電膜で形成されている。
【０２３０】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図１６では、画素部４００２に含まれるトランジスタ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図１６（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図１６（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０２３１】
トランジスタ４０１０、４０１１、４０４０としては、実施の形態３又は実施の形態４で示したトランジスタを適用することができる。本実施の形態では、実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【０２３２】
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ４０１０、４０１１は、チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態２に示した絶縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用いることによって、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製できる。
【０２３３】
また、トランジスタ４０１０、４０１１に実施の形態４に示すトランジスタ４２０と同様な構造を適用してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機能する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形態４に示すトランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタとなる。
【０２３４】
従って、図１４及び図１６で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０２３５】
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２３６】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【０２３７】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２３８】
図１６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１６（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０２３９】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０２４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４１】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【０２４２】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０２４３】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０２４４】
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２４５】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０２４６】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４７】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２４８】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４９】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２５０】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
【０２５２】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２５３】
図１５（Ａ）、図１５（Ｂ）、及び図１６（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
【０２５４】
図１５（Ａ）は発光装置の平面図であり、図１５（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図１５（Ｂ）に相当する。なお、図１５（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
【０２５５】
図１５に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図１５は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
【０２５６】
トランジスタ５１０としては、実施の形態３又は実施の形態４で示したトランジスタを適用することができる。本実施の形態では、実施の形態４で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
【０２５７】
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
【０２５８】
実施の形態４で示したトランジスタ４２０と同様な構造を有するトランジスタ５１０は、絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状が台形であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下である。よってチャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１１ｂと重畳する酸化物半導体膜５１２のチャネル形成領域上を含めた酸化物半導体膜５１２上に設けられており、さらに酸化物半導体膜５１２に達し、かつソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口を有している。
【０２５９】
また、トランジスタ５１０に実施の形態３に示すトランジスタ４４０と同様な構造を適用してもよい。また、絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状は、実施の形態１または実施の形態２に示す絶縁層の断面形状と同じにしてもよい。実施の形態１または実施の形態２に示す絶縁層の断面形状と同じ形状の絶縁層５０３とすることによって、電界集中の緩和が図られたトランジスタ５１０を作製できる。
【０２６０】
従って、図１５で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０２６１】
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
【０２６２】
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２、及び絶縁層５０３を介して交差する。実施の形態４で示す構造であると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減することができる。
【０２６３】
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
【０２６４】
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
【０２６５】
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
【０２６６】
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａとが接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
【０２６７】
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
【０２６８】
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
【０２６９】
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
【０２７０】
図１６（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２７１】
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２７２】
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０２７３】
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２７４】
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０２７５】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２７６】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２７７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２７８】
なお、図１４乃至図１６において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２７９】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２８０】
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２８１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０２８２】
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【０２８３】
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いることができる。
【０２８４】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２８５】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２８６】
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２８７】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０２８８】
本実施の形態においては、図１５に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
【０２８９】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０２９０】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２９１】
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２９２】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２９３】
（実施の形態６）
実施の形態３又は実施の形態４に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２９４】
図１７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１７（Ａ）はフォトセンサの等価回路であり、図１７（Ｂ）はフォトセンサの一部を示す断面図である。
【０２９５】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２９６】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図１７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１、実施の形態３、又は実施の形態４に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【０２９７】
図１７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２９８】
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０２９９】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０３００】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０３０１】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０３０２】
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０３０３】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０３０４】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０３０５】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０３０６】
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いて形成することができる。
【０３０７】
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０３０８】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０３０９】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０３１０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０３１１】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０３１２】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０３１３】
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ６４０は、チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態２に示した絶縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用いることによって、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製できる。
【０３１４】
また、トランジスタ６４０に実施の形態４に示すトランジスタ４２０と同様な構造を適用してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機能する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形態４に示すトランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタとなる。
【０３１５】
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０３１６】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３１７】
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１８に示す。
【０３１８】
図１８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０３１９】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
【０３２０】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０３２１】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０３２２】
図１８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０３２３】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０３２４】
図１８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３２５】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
【０３２６】
図１８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
【０３２７】
図１９（Ａ）及び図１９（Ｂ）は２つ折り可能なタブレット型端末である。図１９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
【０３２８】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【０３２９】
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
【０３３０】
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
【０３３１】
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
【０３３２】
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【０３３３】
また、図１９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
【０３３４】
図１９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
【０３３５】
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【０３３６】
また、この他にも図１９（Ａ）及び図１９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
【０３３７】
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【０３３８】
また、図１９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１９（Ｃ）にブロック図を示し説明する。図１９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
【０３３９】
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
【０３４０】
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【０３４１】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０３４２】
１０１：ゲート電極層
１０２：ゲート絶縁膜
１０３：酸化物半導体膜
１０４：絶縁層
１０５：ソース電極層
１０６：ドレイン電極層
１０７：保護絶縁膜
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体にチャネル形成領域を形成するトランジスタはアモルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。アモルファスシリコンのトランジスタの電界効果移動度は通常０．５ｃｍ２／Ｖｓ程度であるのに対して、酸化物半導体を用いたトランジスタの電界効果移動度は１０〜２０ｃｍ２／Ｖｓ、またはそれ以上の値が得られる。また、酸化物半導体はスパッタ法などで活性層を形成することが可能であり、多結晶シリコンを用いたトランジスタのようにレーザー装置を使用せず簡単に製造が可能である。
【０００８】
このような酸化物半導体を用いてガラス基板上またはプラスチック基板上にトランジスタを形成し、液晶表示装置、有機ＥＬ表示装置、電子ペーパー等への応用の検討が進められている。
【０００９】
一方で、大面積の表示領域を有する表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角が４０インチから５０インチクラスのテレビも普及し始めており、今後はさらに普及が加速される。酸化物半導体を用いたトランジスタは前述したように、アモルファスシリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大面積の表示領域を有する表示装置においても画素のスイッチング素子としては十分な性能が得られる。また、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【００１０】
本発明の一態様は、酸化物半導体を用いた電気特性が良好で信頼性の高いトランジスタをスイッチング素子として用い、信頼性の高い表示装置及びその作製方法を提供することを課題の一とする。
【００１１】
また、酸化物半導体を用いたボトムゲート型のトランジスタにおいて、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造及びその作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
チャネル形成領域に酸化物半導体を用いて、チャネル形成領域上に重なる絶縁層（チャネルストップ層とも呼ばれる）を設ける構造のボトムゲート型のトランジスタとする。本発明の一態様の一つは、チャネル形成領域上に重なる絶縁層の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑える。
【００１３】
具体的には、チャネル形成領域上に重なる絶縁層の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層に印加される場合、ドレイン電極層の端部近傍（及びソース電極層の端部近傍）に生じる恐れのある電界集中を緩和することができる。
【００１４】
また、チャネル形成領域上に重なる絶縁層の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層の端部近傍に生じる恐れのある電界集中を緩和することができる。
【００１５】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を有するドレイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶縁層を介してチャネル形成領域と重なっており、絶縁層の端部はテーパ形状であり、絶縁層の膜厚は０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置である。
【００１６】
また、他の本発明の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上に接する絶縁層と、絶縁層上に端部を有するソース電極層と、絶縁層上に端部を有するドレイン電極層と、を有し、ソース電極層の端部及びドレイン電極層の端部は、絶縁層を介してチャネル形成領域と重なっており、絶縁層の端部の側面と絶縁表面とがなす角度が６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下であり、絶縁層の膜厚は０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置である。
【００１７】
また、上記構成において、ドレイン電極層の端部は、絶縁層の上面に重なる。ドレイン電極層は酸化物半導体膜への外部からの光の照射を遮断する遮光膜としても機能する。遮光膜として機能させる場合には、ソース電極層の端部とドレイン電極層の端部の間隔距離が短絡しない範囲内でソース電極層の端部の位置を決定すればよい。
【００１８】
また、絶縁層の端部の側面と絶縁表面とがなす角度が小さい場合には、絶縁層の側面の幅（テーパ部分の幅とも呼ぶ）が広くなるため、ドレイン電極層がゲート電極層と重なる部分の寄生容量を低減することが好ましい。その場合、ドレイン電極層の端部は、絶縁層の端部の側面に重なる構成とする。
【００１９】
絶縁層の端部においてテーパ角θは、絶縁層の断面形状における下端部の側面と、基板主平面とがなす角度である。なお、絶縁層が設けられている領域の酸化物半導体膜の表面が平面であり、基板主平面とほぼ平行と見なせる場合、テーパ角θは、下端部の側面と、酸化物半導体膜平面とがなす角度を指す。
【００２０】
また、チャネル形成領域上に重なる絶縁層の端部の断面形状は、台形または三角形状に特に限定されない。チャネル形成領域上に重なる絶縁層の側面のすくなくとも一部に曲面を有している形状とすることもできる。例えば、絶縁層の端部の断面形状において、絶縁層の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有するようにしてもよい。また、絶縁層の端部の断面形状は、絶縁層上面から基板に向かって裾広がりの断面形状を有していてもよい。
【００２１】
上述した様々な断面形状を有する絶縁層は、ドライエッチングまたはウェットエッチングによって形成する。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ（Ｅｎｈａｎｃｅｄ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モードのエッチング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として、第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる。
【００２２】
また、チャネル形成領域上に重なる絶縁層の断面形状を台形または三角形状とする場合、レジストマスクを後退させながら絶縁層のエッチングを行い、断面形状が台形または三角形状の絶縁層を形成する。なお、本明細書において、断面形状とは基板の主平面に垂直な面で切断した断面形状を指している。
【発明の効果】
【００２３】
絶縁層の断面形状を最適なものとすることで、ドレイン電極層の端部近傍及びソース電極層の端部近傍に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑え、信頼性が向上された構造を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様を示す断面構造およびその計算結果である。
【図２】テーパ角と電界強度の関係を示すグラフである。
【図３】（Ａ）はチャネル長方向長さと電界強度の関係を示すグラフ、（Ｂ）は膜厚と電界強度の関係を示すグラフである。
【図４】本発明の一態様を示す断面図の一例である。
【図５】本発明の一態様を示す断面図及び上面図の一例である。
【図６】本発明の一態様を示すプロセス断面図の一例である。
【図７】ＳＴＥＭ写真およびその模式図である。
【図８】本発明の一態様を示す断面図及び上面図の一例である。
【図９】本発明の一態様を示すプロセス断面図の一例である。
【図１０】（Ａ）は、８０℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、−ＢＴ試験前後における電気特性を示すグラフである。
【図１１】（Ａ）は、２５℃での＋ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、−ＢＴ試験前後における電気特性を示すグラフである。
【図１２】（Ａ）は、＋ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示すグラフであり、（Ｂ）は、−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示すグラフである。
【図１３】（Ａ）は、光を照射しながら８０℃での−ＢＴ試験前後における電気特性を示すグラフ、（Ｂ）は、光を照射しながら２５℃での−ＢＴ試験前後における電気特性を示すグラフである。
【図１４】半導体装置の一形態を説明する平面図。
【図１５】半導体装置の一形態を説明する平面図及び断面図。
【図１６】半導体装置の一形態を示す断面図。
【図１７】半導体装置の一形態を示す回路図及び断面図。
【図１８】電子機器を示す図。
【図１９】電子機器を示す図。
【図２０】比較例を示す計算結果である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
（実施の形態１）
チャネル形成領域上に重なる絶縁層の断面形状を台形としたトランジスタにおいて、ゲートバイアス印加時のドレイン近傍における電位分布の計算を行った。計算には、シノプシス社製シミュレーションソフト（Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ）を用いた。
【００２７】
図１（Ａ）に示したようなトランジスタ、即ち、ゲート電極層１０１上に設けられた膜厚１００ｎｍのゲート絶縁膜１０２上に、膜厚２０ｎｍの酸化物半導体膜１０３と膜厚１００ｎｍの絶縁層１０４（チャネルストップ層）が順に積層され、絶縁層１０４上に設けられたソース電極層及びドレイン電極層１０６と、ソース電極層及びドレイン電極層１０６を覆う保護絶縁膜１０７とを有するボトムゲート構造（チャネルストップ型）のトランジスタを計算モデルに用いた。絶縁層１０４の下端部のテーパ角度は３０°とする。
【００２８】
ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を示した図が図１（Ａ）である。また、縦軸を酸化物半導体膜１０３のバックチャネル上、即ち絶縁層１０４と接する酸化物半導体膜１０３の界面における電界強度、横軸をチャネル長方向の長さとしたグラフが図１（Ｂ）である。なお、チャネル長方向の長さＸは、チャネル形成領域の中心を原点とし、断面形状が台形である絶縁層１０４の下辺は３μｍである。
【００２９】
また、比較のため、絶縁層の断面形状がテーパ形状でない、具体的には矩形（側面と基板の主平面がなす角度が９０°である形状）の場合の計算を行った。ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を示した図が図２０（Ａ）である。また、絶縁層１０４と接する酸化物半導体膜１０３の界面において、縦軸を電界強度、横軸をチャネル長方向の長さとしたグラフが図２０（Ｂ）である。酸化物半導体膜における絶縁層の下端部と接する界面近傍、即ち、Ｘ＝１．５μｍの箇所に電界集中していることがわかる。
【００３０】
比較例と比較すると、図１（Ｂ）に示した電界強度のピークは小さい。このことから、絶縁層の断面形状を矩形のものに比べてテーパ形状とすることで電界集中を緩和できる。
【００３１】
また、ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６に２０Ｖを印加し、ソース電極層を０Ｖとして電界強度の計算を行ったところ、同様の結果を得ることができた。
【００３２】
また、テーパ角度θを１０°、３０°、５０°、７０°として、絶縁層と接する酸化物半導体膜の界面における電界強度、ここではそれぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図２（Ａ）に示す。なお、図２（Ａ）において、ドレイン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を白四角で示し、ドレイン電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を白丸で示す。なお、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。
【００３３】
また、膜厚２０ｎｍの絶縁層（チャネルストップ層）とし、テーパ角度θを１０°、３０°、５０°、７０°として、絶縁層と接する酸化物半導体膜の界面における電界強度、ここでは、それぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図２（Ｂ）に示す。なお、図２（Ｂ）において、ドレイン電極層を２０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を白四角で示し、ドレイン電極層を２０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を白丸で示す。なお、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。
【００３４】
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍとして、ゲート電極層１０１に−３０Ｖを印加し、ドレイン電極層１０６を０Ｖとして、等電位線を算出し、絶縁層と接する酸化物半導体膜の界面における電界強度と、電界が集中する位置を調べた。その電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）である。なお、比較例と絶縁層の膜厚が異なるだけで、その他の条件は同じとして計算している。比較例と比べて絶縁層の膜厚を５ｎｍと薄くすることで、電界集中のピークが複数箇所発生し、さらに、それらのピークは比較例のピークよりも小さい値となっている。このことから、絶縁層の断面形状に関わらず、膜厚を薄くすることでも電界集中を緩和できることが確認できる。もちろん膜厚を薄くすることに加えて、断面形状をテーパ形状とすることでさらに電界集中を緩和できることはいうまでもない。
【００３５】
また、絶縁層の断面形状を矩形とし、絶縁層の膜厚を５ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍとして、それぞれＸ＝１．５μｍの箇所の電界強度と、Ｘ＝１．０μｍの箇所の電界強度とを計算し、グラフにした結果を図３（Ｂ）に示す。その電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフが図３（Ａ）である。なお、図３（Ｂ）において、ドレイン電極層を０Ｖとした時のＸ＝１．０μｍの箇所の電界強度を黒四角で示し、ドレイン電極層を０Ｖとした時のＸ＝１．５μｍの箇所の電界強度を黒丸で示す。また、図３（Ｂ）の断面構造における各部位の膜厚は、対数目盛で示している。また、それぞれの膜厚で電界強度を縦軸にし、横軸をチャネル長方向の長さとしたグラフを作成したところ、電界集中のピークが複数箇所発生する絶縁層の膜厚範囲は、５ｎｍ以上５０ｎｍ以下であった。
【００３６】
以上の計算結果から、絶縁層の断面形状をテーパ形状とし、絶縁層の膜厚を５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすることで電界集中の緩和を実現することができるといえる。また、テーパ形状とし、テーパ角を６０°以下とすることで、絶縁層の膜厚が３００ｎｍであっても電界集中の緩和を実現することができることから、絶縁層の端部のテーパ角を６０°以下とし、絶縁層の膜厚を３００ｎｍ以下とすることで電界集中の緩和を実現することができるといえる。
【００３７】
（実施の形態２）
本実施の形態では、絶縁層の断面形状の例を以下に説明する。
【００３８】
実施の形態１の計算で用いたモデルは、ドレイン電極層１０６近傍の断面図を示したが、ソース電極層１０５を含めたトランジスタ全体の断面構造図を図４（Ａ）に示す。
【００３９】
図４（Ａ）において、絶縁層１０４が設けられている領域の酸化物半導体膜１０３の表面が平面であり、基板主平面とほぼ平行と見なせる場合であるので、テーパ角θは、図示したように絶縁層１０４の下端部の側面と、酸化物半導体膜平面とがなす角度を指す。図４（Ａ）に示す絶縁層１０４は、チャネル形成領域の中心を通る線を中心とした線対称の形状であるため、断面形状における２つの下端部のテーパ角θは概略同じである。また、チャネル形成領域の中心を横軸の原点として、チャネル長方向の長さを決定している。ただし、図４（Ａ）に示すトランジスタの断面構造は、それぞれの部位のサイズ（膜厚、長さ、幅など）が設定されているが、特に限定されない。
【００４０】
また、図４（Ａ）には絶縁層の断面形状が台形の例を示したが、図４（Ｂ）に示すように断面形状を三角形とした絶縁層１１４としてもよい。絶縁層１１４の断面形状において三角形の底辺に接する内角がテーパ角θとなる。図４（Ｂ）においては、絶縁層１１４の側面にドレイン電極層の端部が重なる。勿論、ソース電極層の端部も絶縁層１１４の側面に重なる。
【００４１】
また、図４（Ｃ）に示すように断面形状を多角形とした絶縁層１２４としてもよい。図４（Ｃ）に示すように断面形状を多角形とした絶縁層１２４は、絶縁層１２４の下端部の側面と、酸化物半導体膜平面とがなす角度θ１とは別に、点線で示した平面（基板主平面に平行な面）と、絶縁層１０４の上端部の側面とがなす角度θ２とがある。この場合、少なくとも角度θ１が、９０°未満、好ましくは６０°以下、さらに好ましくは３０°以下となるような断面形状の絶縁層１２４とする。
【００４２】
また、図４（Ｄ）に示すように断面形状が絶縁層の上面から絶縁層の下面に向かって裾広がりの形状の絶縁層１３４としてもよい。絶縁層１３４は側面が曲面を有しており、絶縁層の下端部は、絶縁層の外側に位置する曲率円の中心により決まる１つの曲面も有する。なお、絶縁層の下端を始点とする側面の接線１３３を含む面と、酸化物半導体膜平面とがなす角度（テーパ角θ）を図示している。
【００４３】
また、図４（Ｅ）に示すように側面が曲面を有する断面形状の絶縁層１４４としてもよい。絶縁層１４４は側面が曲面を有しており、絶縁層の下端部は、絶縁層の内側に位置する曲率円の中心により決まる１つの曲面も有する。なお、絶縁層の下端を始点とする側面の接線１４３を含む面と、酸化物半導体膜平面とがなす角度（テーパ角θ）を図示している。このような断面形状の絶縁層１４４を実現するため、エッチングレートの異なる複数の絶縁層を積層してもよい。
【００４４】
上述した断面形状の他にも様々な断面形状があるが、図４（Ａ）〜図４（Ｅ）に示す形状の絶縁層をトランジスタに用いることが好ましい。図４（Ａ）〜図４（Ｅ）に示す形状の絶縁層を酸化物半導体膜に接して設けることで、電界集中の緩和を実現することができる。
【００４５】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。例えば、図４（Ｂ）に示す断面形状とし、絶縁層１１４の端部のテーパ角θを６０°以下とし、絶縁層１１４の膜厚を３００ｎｍ以下とすることで電界集中の緩和を図ることができる。
【００４６】
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図５及び図６を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
【００４７】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
【００４８】
図５（Ａ）及び図５（Ｂ）に示すトランジスタ４４０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。図５（Ａ）は平面図であり、図５（Ａ）中の一点鎖線Ｘ１−Ｙ１で切断した断面が図５（Ｂ）に相当する。
【００４９】
チャネル長方向の断面図である図５（Ｂ）に示すように、トランジスタ４４０を含む半導体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４１３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【００５０】
酸化物半導体膜４０３に接する絶縁層４１３は、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
【００５１】
チャネル形成領域上に重なる絶縁層４１３の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和し、トランジスタ４４０のスイッチング特性の劣化を抑えることができる。
【００５２】
具体的には、チャネル形成領域上に重なる絶縁層４１３の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【００５３】
本実施の形態では、断面形状において、絶縁層４１３は中央の範囲Ｄより外側の端部はテーパ形状となっており、テーパ部分と呼ぶ。断面形状において絶縁層４１３のテーパ部分は両端にあり、その一方の幅をテーパ部分の幅と呼び、テーパ部分の幅は、チャネル長Ｌから中央の範囲Ｄを差し引いた約半分に相当する。
【００５４】
また、チャネル形成領域上に重なる絶縁層４１３の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【００５５】
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５６】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００５７】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５８】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる半導体材料としては好適である。
【００５９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【００６１】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００６２】
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００６３】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６４】
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）が形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【００６５】
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
【００６６】
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００６７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００６８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００６９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００７０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００７１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００７２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００７３】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００７４】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７５】
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
【００７６】
【数１】
【００７７】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７８】
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、酸化物半導体膜の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２が存在している。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶縁膜４０２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。また、基板全面を平坦化することに限定されず、ゲート電極層４０１の側面と、絶縁層４１３の下端部との間隔を十分に離すことで少なくともチャネル形成領域となる領域を上記平坦な表面に近づけることができる。トランジスタ４４０は、チャネル保護型であるため、絶縁層４１３のサイズによってチャネル形成領域のサイズ（Ｌ／Ｗ）が決定される。
【００７９】
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００８０】
図６（Ａ）、図６（Ｂ）、図６（Ｃ）、及び図６（Ｄ）にトランジスタ４４０を有する半導体装置の作製方法の一例を示す。
【００８１】
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
【００８２】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００８３】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０との間に剥離層を設けるとよい。
【００８４】
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することができる。
【００８５】
絶縁膜４３６は、単層でも積層でもよい。
【００８６】
本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
【００８７】
次に絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。
【００８８】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８９】
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９０】
また、ゲート絶縁膜４０２と接するゲート電極層４０１として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００９１】
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
【００９２】
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
【００９３】
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、ゲート電極層４０１表面の平坦性が良好であることが好ましい。
【００９４】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００９５】
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
【００９６】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
【００９７】
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
【００９８】
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４０３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。
【００９９】
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
【０１００】
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
【０１０１】
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
【０１０２】
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【０１０３】
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
【０１０４】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０１０５】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
【０１０６】
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【０１０７】
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
【０１０８】
なお、酸化物半導体膜４０３の成膜に用いるスパッタリング装置は、成膜処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とする。成膜処理室のリークレートを低くすることで、スパッタリング法により成膜する膜への不純物の混入を低減することができる。成膜処理室のリークレートを低くするためには外部リークのみならず内部リークを低減する必要がある。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。酸化物半導体膜４０３の成膜に用いるスパッタリング装置は、成膜処理室の開閉部分はメタルガスケットでシールされている。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、成膜処理室の内側に存在する吸着物は、内壁に吸着しているために成膜室の圧力に影響しないが、成膜処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。
【０１０９】
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１１０】
減圧状態に保持された成膜処理室内に基板を保持する。そして、成膜処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜処理室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜処理室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜処理室で成膜した酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
【０１１１】
また、ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に解放せずに連続的に形成することが好ましい。ゲート絶縁膜４０２と酸化物半導体膜４０３とを大気に曝露せずに連続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸着することを防止することができる。
【０１１２】
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体膜に加工して形成することができる。
【０１１３】
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１４】
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
【０１１５】
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
【０１１６】
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１１７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１８】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１１９】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２０】
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３を高純度化及びＩ型（真性）化することができる。
【０１２１】
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
【０１２２】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１２３】
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１２４】
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
【０１２５】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
【０１２６】
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜４０３を高純度化、及びＩ型（真性）化することができる。高純度化し、Ｉ型（真性）化した酸化物半導体膜４０３を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【０１２７】
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０１２８】
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に直接導入してもよいし、ゲート絶縁膜４０２などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
【０１２９】
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
【０１３０】
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁層４１３を形成する（図６（Ａ）参照）。
【０１３１】
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチングにより加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
【０１３２】
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、酸化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０３へ酸素を供給する供給源として好適に機能させることができる。
【０１３３】
本実施の形態では、絶縁層４１３として、スパッタリング法により膜厚２００ｎｍの酸化シリコン膜を形成する。酸化シリコン膜を選択的にエッチングして、断面形状が台形または三角形状であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４１３を形成する。なお、絶縁層４１３の平面形状は矩形である。なお、本実施の形態では、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層４１３の断面形状を台形とし、絶縁層４１３の下端部のテーパ角θを約３０°とする。
【０１３４】
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１３５】
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁層４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図６（Ｂ）参照）。
【０１３６】
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１３７】
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図６（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。その結果、ドレイン電極層４０５ｂの端部は、絶縁層４１３の上面または側面に位置し、ソース電極層４０５ａの端部は、絶縁層４１３の上面または側面に位置する。
【０１３８】
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
【０１３９】
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１４０】
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
【０１４１】
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
【０１４２】
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁層４１３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物は、リーク電流などトランジスタ４４０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
【０１４３】
残渣物には、例えば、インジウム又は塩素を含む化合物が含まれる。また、残渣物には、酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガスに用いられる他の元素（例えばボロン）などが含まれる場合がある。
【０１４４】
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、絶縁層４１３表面及び該近傍におけるソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物を除去する工程を行う。残渣物を除去する工程は希ガスを用いたプラズマ処理などによって行うことができる。例えば、アルゴンを用いたプラズマ処理などを好適に用いることができる。なお、残渣物を除去する工程は、酸化物半導体膜４０３に付着した塩素も除去する効果がある。残渣物を除去する工程を行うことによって、絶縁層４１３表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜４０３における塩素濃度を１×１０１９／ｃｍ３以下とすることができる。
【０１４５】
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図６（Ｄ）参照）。
【０１４６】
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成してもよい。
【０１４７】
保護絶縁膜は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１４８】
また、さらに保護絶縁膜として緻密性の高い無機絶縁膜を設けてもよい。例えば、保護絶縁膜としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
【０１４９】
トランジスタ４４０上に設けられる保護絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０１５０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
【０１５１】
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１５２】
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
【０１５３】
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
【０１５４】
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。
【０１５５】
以上のように、断面形状が台形または三角形状であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４１３を形成し、チャネル形成領域と重なる絶縁層４１３上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタ４４０を作製する。
【０１５６】
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０１５７】
また、上記作製方法に従ってトランジスタ４４０を作製し、膜厚４００ｎｍの酸化窒化シリコン膜である保護絶縁膜４６０を形成し、保護絶縁膜上に平坦化絶縁膜４６１として、膜厚１５００ｎｍのアクリル樹脂膜を形成したサンプルの断面写真を撮影した。走査透過型電子顕微鏡（日立製作所製「ＨＤ−２３００」：ＳＴＥＭ）で加速電圧を２００ｋＶとし、チャネル形成領域と重なる絶縁層４１３の下端部（ドレイン電極層４０５ｂと重なる下端部）周辺を観察した高倍写真（４万倍）を図７（Ａ）に示す。なお、図７（Ｂ）は図７（Ａ）の模式図である。図７（Ａ）に示すように、基板の主平面と絶縁層４１３の側面とがなす角度、即ちテーパ角θは約３０°である。
【０１５８】
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８及び図９を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１５９】
図８（Ａ）及び図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。図８（Ａ）は平面図であり、図８（Ａ）中の一点鎖線Ｘ２−Ｙ２で切断した断面が図８（Ｂ）に相当する。
【０１６０】
チャネル長方向の断面図である図８（Ｂ）に示すように、トランジスタ４２０を含む半導体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４２３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【０１６１】
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、チャネル保護膜として機能する。さらに、絶縁層４２３は、酸化物半導体膜４０３に達し、かつソース電極層４０５ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口を有している。従って、酸化物半導体膜４０３の周縁部は、絶縁層４２３で覆われており、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁膜４０２だけでなく、絶縁層４２３も層間絶縁膜として配置することで寄生容量を低減できる。
【０１６２】
トランジスタ４２０において、酸化物半導体膜４０３は、絶縁層４２３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂに覆われる構成となっている。
【０１６３】
チャネル形成領域上に重なる絶縁層４２３の断面形状、具体的には端部の断面形状（テーパ角θや膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和し、トランジスタ４２０のスイッチング特性の劣化を抑えることができる。
【０１６４】
具体的には、チャネル形成領域上に重なる絶縁層４２３の断面形状は、台形または三角形状とし、断面形状の下端部のテーパ角θを６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【０１６５】
また、チャネル形成領域上に重なる絶縁層４２３の膜厚は、０．３μｍ以下、好ましくは５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピークを小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができる。
【０１６６】
図９（Ａ）、図９（Ｂ）、図９（Ｃ）、及び図９（Ｄ）にトランジスタ４２０を有する半導体装置の作製方法の一例を示す。
【０１６７】
絶縁表面を有する基板４００上に絶縁膜４３６を形成する。本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
【０１６８】
絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する。
【０１６９】
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
【０１７０】
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。本実施の形態において、酸化物半導体膜４０３として、スパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。
【０１７１】
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１７２】
次に酸化物半導体膜４０３上に酸化物半導体膜４０３に達する開口４２５ａ、４２５ｂを有する絶縁層４２３を形成する（図９（Ａ）参照）。
【０１７３】
絶縁層４２３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチングにより加工して形成することができる。絶縁層４２３の開口４２５ａ、４２５ｂの内壁は、テーパ形状を有している。
【０１７４】
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、一部がチャネル保護膜として機能する。
【０１７５】
本実施の形態では、酸化物半導体膜４０３は、絶縁層４２３にチャネル形成領域を覆われる構成となっている。また、酸化物半導体膜４０３の端部も絶縁層４２３に覆われる。
【０１７６】
本実施の形態では、絶縁層４２３として、スパッタリング法により膜厚２００ｎｍの酸化シリコン膜を形成する。なお、本実施の形態では、断面における絶縁層４２３の下端部のテーパ角θは３０°とする。
【０１７７】
絶縁層４２３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１７８】
次いで、酸化物半導体膜４０３、絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図９（Ｂ）参照）。
【０１７９】
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図９（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。
【０１８０】
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
【０１８１】
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１８２】
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
【０１８３】
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチングした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａとする。
【０１８４】
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７に酸化物半導体膜４０３がさらされると、塩素を含むガス４４７と酸化物半導体膜４０３とが反応し、絶縁層４２３表面及び該近傍においてソース電極層４０５ａ及びドレイン電極層４０５ｂ間に、残渣物が生じてしまうおそれがある。ソース電極層４０５ａ及びドレイン電極層４０５ｂの間に存在する残渣物は、リーク電流などトランジスタ４２０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着し、トランジスタ特性に悪影響を与える恐れがある。
【０１８５】
本実施の形態では、塩素を含むガス４４７を用いるエッチング工程時に、酸化物半導体膜４０３には絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って導電膜４４５が設けられているため、酸化物半導体膜４０３は塩素を含むガス４４７にさらされない。
【０１８６】
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図９（Ｄ）参照）。
【０１８７】
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成してもよい。
【０１８８】
保護絶縁膜は、絶縁層４２３と同様な材料及び方法を用いて形成することができる。例えば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
【０１８９】
また、トランジスタ４２０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。
【０１９０】
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
【０１９１】
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
【０１９２】
以上のように、絶縁層４２３の一部（チャネル形成領域と重なる領域）の断面形状が台形であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下の絶縁層４２３を形成し、絶縁層４２３のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタ４２０を作製できる。
【０１９３】
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０１９４】
ここで、上述したプロセスに従って実際に作製したトランジスタ４２０の電気特性および信頼性の結果を図１０、図１１、図１２、及び図１３に示す。トランジスタのサイズは、チャネル長Ｌが９μｍ、チャネル幅Ｗが５０μｍである。
【０１９５】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
【０１９６】
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの同電位よりも高い場合を＋ＢＴ試験といい、ゲートに印加する電位がソースおよびドレインの同電位よりも低い場合を−ＢＴ試験という。
【０１９７】
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲート、ソースおよびドレイン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が２００ｎｍのゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍとしたい場合は、電位差を３０Ｖとすればよい。
【０１９８】
なお、一般的に電圧とは、２点間における電位差のことをいい、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいうが、電子回路において、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを該ある一点における電位として示すことが多いため、本明細書では、ある一点における電位と基準となる電位（例えば接地電位）との差を該ある一点における電位として示した場合において、特に指定する場合を除き、該ある一点における電位を電圧ともいう。
【０１９９】
ＢＴ試験は、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を１．５ＭＶ／ｃｍ、印加時間を２０００秒間とし、＋ＢＴ試験および−ＢＴ試験それぞれについて行った。
【０２００】
まず、＋ＢＴ試験について説明する。ＢＴ試験対象となるトランジスタの初期特性を測定するため、基板温度を４０℃とし、ソース−ドレイン間電圧（以下、ドレイン電圧という）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧という）を−３０Ｖ〜＋３０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流という）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。ここでは基板温度を試料表面への吸湿対策として４０℃としているが、特に問題がなければ、室温（２５℃）下で測定してもかまわない。
【０２０１】
次に、基板温度を８０℃まで上昇させた後、トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．５ＭＶ／ｃｍとなるように、ゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが２００ｎｍであったため、ゲートに＋３０Ｖを印加し、そのまま２０００秒間保持した。ここでは印加時間を２０００秒間としたが、目的に応じて適宜時間を変更してもよい。
【０２０２】
次に、ソース、ドレインおよびゲートへ電圧を印加したまま、基板温度を４０℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によりＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したままで基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。
【０２０３】
次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ−Ｉｄ特性を得た。
【０２０４】
続いて、−ＢＴ試験について説明する。−ＢＴ試験も＋ＢＴ試験と同様の手順で行うが、基板温度を８０℃まで上昇させた後にゲートに印加する電圧を−３０Ｖとする点が異なる。
【０２０５】
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて−ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、−ＢＴ試験結果を正しく評価することができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返す場合はこの限りではない。
【０２０６】
基板の異なる６個のサンプルを作製し、初期特性（しきい値及びシフト値）と、ＢＴ試験後のしきい値電圧の変化量およびシフト値の変化量をそれぞれ求め、８０℃での結果を図１０（Ａ）及び図１０（Ｂ）のグラフに示した。図１０（Ａ）は＋ＢＴ試験のデータであり、図１０（Ｂ）は−ＢＴ試験のデータである。
【０２０７】
シフト値（ｓｈｉｆｔ ２）は、Ｖｄ＝１０Ｖの場合におけるＶｇ−Ｉｄ特性カーブの立ち上がりの電圧値を示しており、１×１０−１２Ａ以下となったゲート電圧である。本明細書において、しきい値（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線において、最大傾きであるＩｄ１／２の接線を外挿したときの、接線とＶｇ軸（即ち、Ｉｄ１／２が０Ａ）との交点のゲート電圧で定義する。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。
【０２０８】
しきい値およびシフト値の変化量は、トランジスタの信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値およびシフト値の変化量が少ないほど信頼性が高い。サンプル１〜６においては、全てしきい値およびシフト値の変化量が少ない。
【０２０９】
なお、サンプル１、及びサンプル２は、酸化物半導体膜上に接する絶縁層の膜厚が１００ｎｍ、サンプル３、及びサンプル４は、酸化物半導体膜上に接する絶縁層の膜厚が２００ｎｍ、サンプル５、及びサンプル６は、酸化物半導体膜上に接する絶縁層の膜厚が３００ｎｍである。また、サンプル１、３、５は、トランジスタを覆う層間絶縁膜（４００ｎｍ）をスパッタ法で成膜した酸化シリコン膜であり、サンプル２、４、６はプラズマＣＶＤ法で成膜した酸化窒化シリコン膜である。
【０２１０】
また、２５℃での結果を図１１（Ａ）及び図１１（Ｂ）のグラフに示した。サンプル３は、初期特性に比べてしきい値電圧がマイナス方向へ変化しているが、変化量ΔＶｔｈは０．０１Ｖ、Δｓｈｉｆｔ ２は、−０．０１Ｖと、ほとんど変わらず特に良好な特性を示しているため、図１１（Ｂ）には見えにくくなっている。また、サンプル２およびサンプル１も変化量ΔＶｔｈは０．０２Ｖであるため、図１１（Ｂ）では見えにくくなっている。
【０２１１】
また、２５℃での結果のうち、しきい値およびシフト値の変化量が最も小さいサンプルはサンプル３であるので、図１２（Ａ）に、サンプル３の＋ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示し、図１２（Ｂ）にサンプル３の−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す。
【０２１２】
図１２（Ａ）によると、初期特性に比べてしきい値電圧がプラス方向へ変化しているが、変化量ΔＶｔｈは０．１９Ｖ、Δｓｈｉｆｔ ２は、０．２１Ｖと、ほとんど変わらず良好な特性を示している。また、図１２（Ｂ）によると、初期特性に比べてしきい値電圧がマイナス方向へ変化しているが、変化量ΔＶｔｈは０．０１Ｖ、Δｓｈｉｆｔ ２は、−０．０１Ｖと、ほとんど変わらず良好な特性を示している。
【０２１３】
また、光を照射しながらＢＴ試験を行った。勿論、上記ＢＴ試験を行ったサンプルとは異なるサンプルを用いた。ＬＥＤ光源から３０００ルクスの光をトランジスタに照射する点以外は上記ＢＴ試験と試験方法は同一である。光を照射しながら＋ＢＴ試験を行った結果は、＋ＢＴ試験前後でほとんど変化がないため、ここでは実験結果を省略する。
【０２１４】
また、光を照射しながら−ＢＴ試験を行った結果を図１３に示す。図１３（Ａ）は、ストレス条件温度が８０℃の結果であり、図１３（Ｂ）は、ストレス条件温度が室温（２５℃）の結果である。
【０２１５】
光を照射しながらの−ＢＴ試験においても、ストレス条件温度が８０℃の結果において、サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔｈは初期特性に比べて−０．３６Ｖ、Δｓｈｉｆｔ ２は、−０．６５Ｖとすることができている。また、ストレス条件温度が２５℃の結果において、サンプル３のトランジスタのしきい値電圧の変化量ΔＶｔｈは初期特性に比べて−０．３６Ｖ、Δｓｈｉｆｔ ２は、−０．０８Ｖとすることができており、信頼性が高いトランジスタであることが確認できた。
【０２１６】
これらの信頼性の結果及び電気特性から、図８に示した構造、即ち、端部がテーパ形状（テーパ角約３０°）を有する絶縁層（膜厚１００ｎｍ〜３００ｎｍ）を酸化物半導体膜上に接して有するトランジスタ４２０の電気特性は高く、信頼性も高いことが読み取れる。
【０２１７】
シリコンを半導体として用いるトランジスタと酸化物半導体を用いるトランジスタは異なり、酸化物半導体を用いるトランジスタの場合は−Ｖｇｓ（−ＧＢＴ）ストレス印加時に酸化物半導体膜（チャネル形成領域）にホールがキャリアとしては誘起されないため、バックチャネル側に電界が回り込んで劣化を引き起こす場合がある。チャネル形成領域上に接して設ける絶縁層の端部をテーパ形状とすると、その様な−Ｖｇｓ（−ＧＢＴ）ストレス印加時に、特に電界が集中するドレイン電極層の端部に対してより効果的な電界集中の緩和が実現できる。
【０２１８】
（実施の形態５）
実施の形態３又は実施の形態４に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１９】
図１４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０２２０】
図１４（Ｂ）、及び図１４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１４（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１４（Ｂ）、及び図１４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２２１】
また図１４（Ｂ）、及び図１４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
【０２２２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２２３】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２２４】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２５】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態３又は実施の形態４に示したトランジスタを適用することができる。
【０２２６】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２７】
また、半導体装置の一形態について、図１４、図１５、及び図１６を用いて説明する。図１６は、図１４（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０２２８】
図１４及び図１６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０２２９】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０４０、４０１１のゲート電極層と同じ導電膜で形成されている。
【０２３０】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図１６では、画素部４００２に含まれるトランジスタ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図１６（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図１６（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０２３１】
トランジスタ４０１０、４０１１、４０４０としては、実施の形態３又は実施の形態４で示したトランジスタを適用することができる。本実施の形態では、実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【０２３２】
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ４０１０、４０１１は、チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態２に示した絶縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用いることによって、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製できる。
【０２３３】
また、トランジスタ４０１０、４０１１に実施の形態４に示すトランジスタ４２０と同様な構造を適用してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機能する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形態４に示すトランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタとなる。
【０２３４】
従って、図１４及び図１６で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０２３５】
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２３６】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【０２３７】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２３８】
図１６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１６（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０２３９】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０２４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４１】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【０２４２】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０２４３】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０２４４】
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２４５】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０２４６】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４７】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２４８】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４９】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２５０】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
【０２５２】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２５３】
図１５（Ａ）、図１５（Ｂ）、及び図１６（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
【０２５４】
図１５（Ａ）は発光装置の平面図であり、図１５（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図１５（Ｂ）に相当する。なお、図１５（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
【０２５５】
図１５に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図１５は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
【０２５６】
トランジスタ５１０としては、実施の形態３又は実施の形態４で示したトランジスタを適用することができる。本実施の形態では、実施の形態４で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
【０２５７】
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
【０２５８】
実施の形態４で示したトランジスタ４２０と同様な構造を有するトランジスタ５１０は、絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状が台形であり、断面形状の下端部のテーパ角θが６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下である。よってチャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１１ｂと重畳する酸化物半導体膜５１２のチャネル形成領域上を含めた酸化物半導体膜５１２上に設けられており、さらに酸化物半導体膜５１２に達し、かつソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口を有している。
【０２５９】
また、トランジスタ５１０に実施の形態３に示すトランジスタ４４０と同様な構造を適用してもよい。また、絶縁層５０３の一部（チャネル形成領域と重なる領域）の断面形状は、実施の形態１または実施の形態２に示す絶縁層の断面形状と同じにしてもよい。実施の形態１または実施の形態２に示す絶縁層の断面形状と同じ形状の絶縁層５０３とすることによって、電界集中の緩和が図られたトランジスタ５１０を作製できる。
【０２６０】
従って、図１５で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０２６１】
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
【０２６２】
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２、及び絶縁層５０３を介して交差する。実施の形態４で示す構造であると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減することができる。
【０２６３】
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
【０２６４】
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
【０２６５】
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
【０２６６】
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａとが接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
【０２６７】
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
【０２６８】
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
【０２６９】
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
【０２７０】
図１６（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２７１】
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２７２】
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０２７３】
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２７４】
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０２７５】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２７６】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２７７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２７８】
なお、図１４乃至図１６において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２７９】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２８０】
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２８１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０２８２】
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【０２８３】
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いることができる。
【０２８４】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２８５】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２８６】
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２８７】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０２８８】
本実施の形態においては、図１５に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
【０２８９】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０２９０】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２９１】
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２９２】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２９３】
（実施の形態６）
実施の形態３又は実施の形態４に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２９４】
図１７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１７（Ａ）はフォトセンサの等価回路であり、図１７（Ｂ）はフォトセンサの一部を示す断面図である。
【０２９５】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２９６】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図１７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１、実施の形態３、又は実施の形態４に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【０２９７】
図１７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２９８】
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０２９９】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０３００】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０３０１】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０３０２】
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０３０３】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０３０４】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０３０５】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０３０６】
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いて形成することができる。
【０３０７】
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０３０８】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０３０９】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０３１０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０３１１】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０３１２】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０３１３】
実施の形態３で示したトランジスタ４４０と同様な構造を有するトランジスタ６４０は、チャネル形成領域上に設ける絶縁層として、実施の形態１または実施の形態２に示した絶縁層を用いればよい。実施の形態１または実施の形態２に示した絶縁層を用いることによって、絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタを作製できる。
【０３１４】
また、トランジスタ６４０に実施の形態４に示すトランジスタ４２０と同様な構造を適用してもよい。実施の形態４に示すトランジスタは、チャネル保護膜として機能する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。実施の形態４に示すトランジスタも絶縁層のチャネル形成領域と重なる領域上にドレイン電極層の端部およびソース電極層の端部を形成することで電界集中の緩和が図られたトランジスタとなる。
【０３１５】
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【０３１６】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３１７】
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１８に示す。
【０３１８】
図１８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０３１９】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
【０３２０】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０３２１】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０３２２】
図１８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０３２３】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０３２４】
図１８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３２５】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
【０３２６】
図１８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
【０３２７】
図１９（Ａ）及び図１９（Ｂ）は２つ折り可能なタブレット型端末である。図１９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
【０３２８】
実施の形態１乃至６のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【０３２９】
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
【０３３０】
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
【０３３１】
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
【０３３２】
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【０３３３】
また、図１９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
【０３３４】
図１９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
【０３３５】
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【０３３６】
また、この他にも図１９（Ａ）及び図１９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
【０３３７】
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【０３３８】
また、図１９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１９（Ｃ）にブロック図を示し説明する。図１９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
【０３３９】
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
【０３４０】
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【０３４１】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０３４２】
１０１：ゲート電極層
１０２：ゲート絶縁膜
１０３：酸化物半導体膜
１０４：絶縁層
１０５：ソース電極層
１０６：ドレイン電極層
１０７：保護絶縁膜
【特許請求の範囲】
【請求項１】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が６０°以下であり、前記絶縁層の膜厚は０．３μｍ以下であることを特徴とする半導体装置。
【請求項２】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が６０°以下であり、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項３】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が３０°以下であり、前記絶縁層の膜厚は０．３μｍ以下であることを特徴とする半導体装置。
【請求項４】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が３０°以下であり、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項５】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部はテーパ形状を有し、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記ドレイン電極層の端部は、前記絶縁層の上面に重なることを特徴とする半導体装置。
【請求項７】
請求項１乃至５のいずれか一において、前記ドレイン電極層の端部は、前記絶縁層の端部の側面に重なることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、台形であることを特徴とする半導体装置。
【請求項９】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、三角形であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、少なくとも一部に曲面を有する形状である半導体装置。
【請求項１】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が６０°以下であり、前記絶縁層の膜厚は０．３μｍ以下であることを特徴とする半導体装置。
【請求項２】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が６０°以下であり、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項３】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が３０°以下であり、前記絶縁層の膜厚は０．３μｍ以下であることを特徴とする半導体装置。
【請求項４】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部の側面と前記絶縁表面とがなす角度が３０°以下であり、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項５】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル形成領域を含む酸化物半導体膜と、
前記酸化物半導体膜上に接する絶縁層と、
前記絶縁層上に端部を有するソース電極層と、
前記絶縁層上に端部を有するドレイン電極層と、を有し、
前記ソース電極層の端部及び前記ドレイン電極層の端部は、前記絶縁層を介して前記チャネル形成領域と重なっており、
前記絶縁層の端部はテーパ形状を有し、前記絶縁層の膜厚は５ｎｍ以上０．１μｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記ドレイン電極層の端部は、前記絶縁層の上面に重なることを特徴とする半導体装置。
【請求項７】
請求項１乃至５のいずれか一において、前記ドレイン電極層の端部は、前記絶縁層の端部の側面に重なることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、台形であることを特徴とする半導体装置。
【請求項９】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、三角形であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至７のいずれか一において、前記絶縁層の断面形状は、少なくとも一部に曲面を有する形状である半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図７】
【公開番号】特開２０１３−８４９４４（Ｐ２０１３−８４９４４Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２１３４７２（Ｐ２０１２−２１３４７２）
【出願日】平成２４年９月２７日（２０１２．９．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年９月２７日（２０１２．９．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]