【課題】従来の技術による諸問題を解決するための薄膜トランジスター構造及び製作方法を提供する。
【解決手段】基板に１個以上の薄膜トランジスターを製作する方法は、（ａ）水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、（ｂ）水素ガスを反応ガスとしてプラズマエッチング工程を実行し、（ｃ）ステップ（ａ）とステップ（ｂ）を１回以上繰り返して界面膜を形成し、（ｄ）界面膜に薄膜トランジスターのアモルファス膜、２枚のドープ半導体膜、ソース電極と、ドレイン電極を順次に形成するなどのステップを含む。 （もっと読む）

【課題】 素子容量をほとんで増加させることなく、またドレイン・ソース間耐圧をほとんど低下させることなく、ＥＳＤ耐量を向上させる。
【解決手段】 ゲート電極３８のドレイン領域３５側端とドレイン領域３５との間のシリコン層３３の表面に、ゲート電極３８から離間し、かつ、ドレイン領域３５から離間して、ドレイン・ソース間耐圧に影響しない程度にシリコン層３３より高い不純物濃度の複数のＮ^＋型不純物領域４２が互いに離れて形成されている。 （もっと読む）

【課題】 ３次元的に方位制御された多結晶膜を形成して、キャリア移動度が十分高い高性能な薄膜半導体装置を作製する。
【解決手段】 （１）基板上に多結晶膜を形成し、（２）多結晶膜に互いに異なる２方向からのイオン注入を行うことによって、イオン注入方向の結晶方位がチャネリング方位である結晶粒ｂのみを３次元的に制御して残し、それ以外の結晶方位の結晶格子を破壊してアモルファス領域ｅとする。（３）３次元的に制御された結晶粒ｂおよび、それ以外の非晶質膜を熱処理して、３次元的に制御された結晶粒ｂをシードとして結晶化させることにより、３次元的に制御された結晶粒のみからなる多結晶膜を形成することができる。 （もっと読む）

【課題】大型基板と層間絶縁膜との間に発生する応力を緩和し、大型基板の反りを防止する。
【解決手段】大型基板１００上に導電層１５，１５ｂと層間絶縁膜１３，１４，１９，２５とが交互に積層して複数の素子基板を形成する工程において、大型基板１００に成膜した各層間絶縁膜１３，１４，１９，２５の互いに隣接する素子基板領域１０の境界位置に、大型基板１００の一端から他端へ貫通する分断溝１８０を複数本平行に形成する。各層間絶縁膜１３，１４，１９，２５に分断溝１８０を形成したので、大型基板１００と層間絶縁膜１３，１４，１９，２５との間の応力が緩和され、大型基板１００の反りが解消される。 （もっと読む）

【課題】少ない工程数で大面積基板に微細な形状を有する配線を形成する方法、及びそれにより形成された配線基板を提供する。また、少ない工程数及び原料の削減により、コスト削減及びスループットの向上が可能であり、かつ微細構造の半導体素子を有する半導体装置、及びその作製方法を提供する。
【解決手段】金属粒子と有機樹脂とで形成される組成物１０２をインクジェット法で基板１０１上に描画し、それにレーザ光１０３を照射し、金属粒子の一部を焼成して、配線、電極等に代表される導電層１０５を基板上に形成することを特徴とする。また、上記焼成された導電層を配線又は電極として有する半導体装置を形成することを特徴とする。 （もっと読む）

本発明の実施例によるレーザー照射装置は、絶縁基板上に形成された非晶質シリコンの薄膜に周波数を発振してレーザービームを照射するレーザー照射装置であって、搭載されている基板を支持するステージ、レーザービームを一定に生成するレーザー発振部、レーザービームを薄膜に集積して誘導する透過レンズ、薄膜へ誘導されたレーザービームを反射させる反射板、反射板の位置を制御する反射板制御部、及び反射板で反射されたレーザービームを吸収する吸収体を含む。
（もっと読む）

【課題】 耐圧性を向上させることのできる半導体装置およびその製造方法を提供する。
【解決手段】 本発明にかかる半導体装置は、絶縁層と、前記絶縁層の上方に形成された半導体層と、前記半導体層の上方に形成されたゲート絶縁層と、前記ゲート絶縁層の上方に形成されたゲート電極と、前記半導体層に形成されたソース領域と、前記半導体層に形成されたドレイン領域と、を含み、前記絶縁層の比誘電率は、酸化シリコンの比誘電率より高い。 （もっと読む）

【課題】液晶表示装置に関し、僅かな開口率低下で点欠陥を完全な正常点にリペアすることが可能な液晶表示装置、並びに、このような液晶表示装置のリペア方法及び駆動方法を提供する。
【解決手段】行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、行方向に並ぶ画素部に接続された複数の第１のバスラインと、列方向に並ぶ画素部に接続された複数の第２のバスラインと、行方向に並ぶ画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、各画素部は、画素電極と、画素電極と第２のバスラインとの接続を第１のバスラインにより制御する第１のスイッチング素子と、一方の電極が第２のバスラインに接続され、他方の電極が画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を第３のバスラインにより制御する第２のスイッチング素子とをそれぞれ有する。 （もっと読む）

加速領域、光放射および吸収レイヤー、および任意のエネルギーろ過領域から成る活性レイヤーを持ったサブ１００ｎｍＣＭＯＳを含む、ＣＭＯＳをモノリシックに集積した光素子を開示する。光放射または吸収はバルクシリコン、バルク・ゲルマニウム、厚膜ＳＯＩ、薄膜ＳＯＩ、薄膜ＧＯＩなどの、基板の既定のＣＭＯＳ活性領域上に置かれたフィルムに対する印加電圧によって制御される。
（もっと読む）

【課題】 本発明は、大量生産上、多面取りが可能な大面積基板を用いて不純物元素を均一にドーピングする装置を備えた半導体装置の製造装置を提供する。
【解決手段】 本発明は、イオン流の断面を線状もしくは長方形とし、かつ、イオン流に対し大面積基板を所定の傾斜角度θだけ傾斜させた状態に保ったまま、大面積基板をイオン流の長尺方向と垂直な方向に移動させることを特徴の一つとしている。本発明において、イオンビームの入射角は、傾斜角度θを変更することによって調節する。水平面に対し大面積基板を傾斜状態とすることで、イオン流の長尺方向の幅を基板の一辺の長さよりも短くすることができる。 （もっと読む）

【課題】 有機半導体層との相性のよい電極を形成した電子素子の製造、及びその製造方法により製造された電子素子を提供する。
【解決手段】 基板上に有機半導体及び／または有機導電体の前駆体の層を形成し、該層を加熱して、有機半導体及び／又は有機導電体の前駆体を有機 半導体及び／または有機導電体とすることにより、パターニングされた電極を形成することを特徴とする電子素子の製造方法、及び該製造方法により製造された電子素子。 （もっと読む）

【課題】 トランジスタ特性のバラツキを減少させた薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置を得ること。
【解決手段】 基板１上に少なくともソース領域１４とチャネル領域１６およびドレイン領域１５を有する多結晶もしくは結晶化された結晶化半導体薄膜５が設けられ、この結晶化半導体薄膜５上にゲート絶縁膜１１を介してゲート電極１３が設けられた薄膜トランジスタの製造方法であって、ゲート絶縁膜１１は、結晶化半導体薄膜５と略同一平面を形成するように基板１上に樹脂層１０を形成したのち、この樹脂層１０上および結晶化半導体薄膜５上に形成した膜である。 （もっと読む）

【課題】 半導体装置の作製に利用されるレーザープロセスにおいて、大面積に渡り均一なアニールを施すことができる技術を提供する。
【解決手段】
基板上に形成した非晶質珪素膜を結晶化して結晶性珪素膜を形成し、前記結晶性珪素膜に線状レーザー光を照射して結晶性を向上させる。前記線状レーザー光はレーザー発振器１０１からレーザー光を発振し、前記レーザー光の所定方向におけるエネルギー密度分布を制御する第１のホモジナイザー１０２および第２のホモジナイザー１０３を通り、前記第１のホモジナイザー１０２および前記第２のホモジナイザー１０３を通ったレーザー光を線状に成形することにより形成され、前記所定の方向は、前記線状レーザー光の長手方向である。このようにすることで、長手方向における照射エネルギー密度の均一性を向上させた線状レーザー光により、活性層となる珪素膜をアニールすることが可能となる。 （もっと読む）

基板上に、受容層を有し、前記受容層に含浸された導電性ポリマーを有することを特徴とする電気回路及びその製造方法。
（もっと読む）

【課題】ダブルゲート電界効果トランジスタとして用いられる層構造、および、その製造方法を提供する。
【解決手段】本発明の方法では、補助基板上に、多孔質シリコン層を犠牲層として形成する。この犠牲層の上に第１半導体層、第１電気絶縁層を順次形成する。第１電気絶縁層の上に、導電層を形成し、ラテラルにパターン形成する。ラテラルにパターン形成された導電層を共通のマスクとして用いて、第１電気絶縁層、犠牲層、および、第１半導体層をラテラルにパターン形成する。さらに、パターン形成された犠牲層の側壁とパターン形成された第１半導体層の側壁とに隣接して、半導体部を形成する。基板を、パターン形成された導電層の上方に固定し、補助基板の材料を除去して、犠牲層を露出させる。さらに、犠牲層を選択的に除去することにより、トレンチを形成する。トレンチ中に、第２電気絶縁層を形成し、その上に導電部を形成する。 （もっと読む）

【課題】エピタキシャル成長に関連する問題を克服し得る、層配置の製造方法を提供する。
【解決手段】本発明の層配置の製造方法においては、基板上であって基板の第１の面上に、第２の層（４０８）のエピタキシャル成長のための最小厚さより大きい厚さを有する第１の層（２０３）が形成され、第１の層（２０３）上に第２の層（４０８）がエピタキシャル成長させられ、第２の層（４０８）上に第３の層（４０９）が形成される。さらに、第３の層上にハンドリングウェーハ（５１０）が接合され、第１の面と対向する第２の面から基板が取り除かれ、第１の層（２０３）が、第２の面から部分的に薄層化され、その結果、薄層化の後に、第１の層（２０３）は、エピタキシャル成長のための最小厚さより少ない厚さを有する。 （もっと読む）

プレーナ型であることが好ましいトランジスタ（１４２）とキャパシタ（１４４）とを有する集積回路構造（１４０）が開示されている。キャパシタ（４４）の下部電極は、トランジスタ（１４２）のチャネル領域と共に、１つのＳＯＩ基板に配置されている。回路構造（１４０）は、簡単に製造でき、優れた電子特性を有している。
（もっと読む）

【課題】 大面積の絶縁性透明基板上に積層構造のゲート電極を備えた薄膜トランジスタを形成する際に、エキシマレーザアニールによる不純物活性化処理を行っても、不純物注入領域以外の領域への熱ダメージが少ない半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置を提供する。
【解決手段】 ガラス基板１上に設けられたポリシリコン層７上にゲート絶縁層３を介してゲート電極６を形成する。ゲート電極６をマスクにしてポリシリコン層７に不純物注入領域８を形成した後、ゲート電極６上に絶縁層４を形成し、これらを覆うように絶縁膜５を形成する。このとき、ゲート電極６上の絶縁膜５の表面に、ゲート電極６の周縁部で低く中央部で高くなる段差を形成し、更にゲート電極６中央部上の絶縁層４及び絶縁膜５が、不純物注入領域８上の絶縁膜５及びゲート絶縁層３よりもレーザ光に対する反射率が高くなるようにする。 （もっと読む）

【課題】 比較的安価に製造が可能で且つ色収差が実質的に発生することのない位相シフタ。
【解決手段】 位相シフタ（１）は、第１の格子ピッチ（ｐ）を有する一群の反射型回折格子（１０）と、これらの一群の反射型回折格子の中に形成されて第１の格子ピッチと異なる第２の格子ピッチ（ｐ’）を有する１つの反射型回折格子（１１）とを備えている。第２の格子ピッチは第１の格子ピッチの約半分に設定され、回折格子はブレーズド格子である。また、位相シフタは、たとえばレプリカ生成技術により形成されている。 （もっと読む）

【課題】プレーナ型自己整合ダブルゲートトランジスタを既知の簡単かつコスト効率のよい製造方法で提供する。
【解決手段】ＳＯＩ基板上に活性領域を規定する工程と、上記ＳＯＩ基板上に第１ゲート領域２０６を形成する工程と、上記活性領域の中にシリコンゲルマニウムからなるソース／ドレイン領域を形成する工程と、上記ＳＯＩ基板のケイ素層からチャネル領域２０３を形成する工程と、上記ＳＯＩ基板と、ソース／ドレイン領域と、第１ゲート領域２０６との上に、平面を有する層３１１を形成する工程と、上記の平面に酸化ケイ素４１３が形成されたウェハーを結合する工程と、第１ゲート領域２０６と向かい合う第２ゲート領域５１７を形成する工程とを有する。 （もっと読む）