【課題】 完全空乏型ＭＩＳＦＥＴでは、単結晶ＳＯＩ層が数十ｎｍ程度と薄くなると、不純物濃度によるしきい値電圧Ｖｔｈの制御には原理的に限界があり、相補型ＭＩＳＦＥＴにおいてｐ型とｎ型の双方の所期のＶｔｈを同時に実現することは困難であった。
【解決手段】ＭＩＳＦＥＴのゲート絶縁膜を金属酸化物４と酸窒化膜３の積層とし、ゲート電極５はソース・ドレイン６と同じ導電型の多結晶Ｓｉ半導体膜を用いて形成する。ゲート絶縁膜と半導体膜のゲート電極に発生するフラットバンド電圧のシフトにより、エンハンスメントの所期のＶｔｈが同時に達成される。不純物濃度によりＶｔｈを制御する場合に較べ、１つのＭＩＳＦＥＴに対する不純物の個数の統計的なゆらぎによるＶｔｈのばらつきを低減できるため、Ｖｔｈ、電源電圧ともに低く設定することが可能となる。 （もっと読む）

【課題】 従来よりもオン電流値を上昇させ、精度の高い回路動作を行なえるようにした、優れた電界効果トランジスタを提供する。
【解決手段】 ゲート絶縁部２に、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有させる。 （もっと読む）

半導体層（１０，２０）上部に水素含有層（２２）を形成する工程と、半導体層を水素化させるために水素含有層に光照射する工程と、半導体層上部に電極（２４、２６，２８）を形成する工程とを備えた薄膜トランジスタ（４２）を備えた電子装置の製造方法。水素が拡散する距離が短くなり、直接的な経路が形成されるので、比較的少ない高レーザフルエンスのレーザパルスを用いた半導体層の高速水素化が可能になる。支持基板（１２）はそれ程過熱されないので、この方法は、特に、ポリマー基板上のＴＦＴに有用である。半導体層の結晶化と水素化とを同じ照射工程で行うことができる。
（もっと読む）

【課題】 電界効果トランジスタのキャリアの移動度を向上させる。
【解決手段】 電界効果トランジスタに、強誘電性及び強磁性をともに有する物質を含有する絶縁部１６と絶縁部１６に対向して設けられ強磁性を少なくとも有する物質を含有する強磁性部１４とを設ける。 （もっと読む）

【課題】 アクティブマトリクス方式に代表される、トランジスタ４を駆動素子として用いる電流駆動方式の発光装置において、簡素な構成によって従来よりも発光効率を向上させる。
【解決手段】 発光素子２と、発光素子２を駆動する駆動回路３とを備える発光装置であって、駆動回路３中にトランジスタ４が介装されるとともに、トランジスタ４の電流経路に、発光素子２から発する光により電気抵抗が低下する物質を含有させる。 （もっと読む）

【課題】 量産性が高くてトランジスタ特性も確保できる有機半導体薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】まず、絶縁基板上にゲート線を形成し、ゲート線を覆うゲート絶縁層を形成する。次に、ゲート絶縁層上にソース電極を有するデータ線及びドレイン電極を形成し、有機半導体層と絶縁層を順次に積層する。また、絶縁層のゲート電極上部に陽性の感光膜パターンを形成した後、感光膜パターンをエッチングマスクとして有機半導体層と絶縁層をエッチングしてゲート電極の上部に有機半導体と絶縁体を形成する。その後、有機半導体、絶縁体、データ線及びドレイン電極上にドレイン電極を露出する接触孔を有する保護膜を形成し、接触孔を通じてドレイン電極と連結される画素電極を形成する。 （もっと読む）

【課題】ＩＧＢＴにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。
【解決手段】ｎ⁺エミッタ領域６ａとｐ⁺コレクタ領域１２ａとの間のウェハ全面にトレンチ１６ａ，１６ｂを形成し、その中をトレンチ埋め込み絶縁膜１７で埋めることによって、耐圧を担持するドリフト領域を折り曲げて、実効的なドリフト長を長くする。トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 （もっと読む）

本発明は、ナノワイヤ成長および採取のための系および方法に関する。１つの実施形態において、シリコン前駆体の組み合わせを用いるエピタキシャル配向のナノワイヤ成長のための方法を含む、ナノワイヤ成長およびドーピングのための方法が提供される。本発明のさらなる局面において、犠牲成長層を用いることを通じてナノワイヤの質を改善する方法が提供される。本発明の別の局面において、ナノワイヤを１つの基板から別の基板へと転移させる方法が提供される。
（もっと読む）

第一ウェハ上に形成された第一の複数のトランジスタと、第二ウェハ上に形成された第二の複数のトランジスタとを備えた集積回路。第一トランジスタのうち少なくとも実質的に大部分が第一導電型であり、第二の複数のトランジスタのうち少なくとも実質的に大部分が第二導電型である。ウェハ同士が結合された後、第二ウェハの一部が除去されて、第二の複数のトランジスタのチャネルの歪みの圧縮性が、第一の複数のトランジスタのチャネルの歪みの圧縮性よりも高くなる。
（もっと読む）

本発明はトランジスターデバイスのチャネル領域の絶縁基板上に形成される金属薄膜あるいは複合金属層が含まれるデプレッションあるいはエンハンスメントモードの金属トランジスターに関する。

（もっと読む）

【課題】基板（１１０）から伸長するフィン（１１２、１１３、１１４）を覆う異なる厚さのゲート誘電体（５０２、５０４）を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）構造のための方法および構造を提供すること。
【解決手段】これらのフィンは、中央チャネル領域と、このチャネル領域の両側にソース領域（６０）およびドレイン領域（６２）とを有する。厚い方のゲート誘電体（５０４）は、複数層の誘電体（２００、５００）を含むことができ、薄い方のゲート誘電体（５０２）は、それよりも少ない層の誘電体（２００）を含むことができる。ゲート誘電体とは異なる材料を含むキャップ（１１６）を、フィンを覆うように配置することができる。 （もっと読む）

【課題】電力用デバイスにおいて双方向に電圧をブロックできるようにする。
【解決手段】大電流を搬送するチャンネルを得るＡｌＧａＮ／ＧａＮインターフェースを備えたIII族窒化物双方向スイッチであり、この双方向スイッチは、この双方向スイッチのために、電流を搬送するチャンネルを形成するための二次元電子ガスの発生を阻止したり、または可能にする少なくとも１つのゲートにより作動する。 （もっと読む）

【課題】 トランジスタ本体として働く垂直方向のシリコン「フィン」を用いて、低い接触抵抗を持つ高密度の垂直型Ｆｉｎ−ＦＥＴデバイスを生成すること。
【解決手段】 低い接触抵抗を示す新しいクラスの高密度の垂直型Ｆｉｎ−ＦＥＴデバイスが説明される。これらの垂直型Ｆｉｎ−ＦＥＴデバイスは、トランジスタ本体として働く垂直方向のシリコン「フィン」（１２Ａ）を有する。ドープされたソース領域及びドレイン領域（２６Ａ、２８Ａ）が、それぞれフィン（１２Ａ）の下部及び上部内に形成される。ゲート（２４Ａ、２４Ｂ）が、フィンの側壁に沿って形成される。適切なバイアスがゲート（２４Ａ、２４Ｂ）に印加されると、電流は、ソース領域（２６Ａ）とドレイン領域（２８Ａ）との間で、フィン（１２Ａ）を通して垂直方向に流れる。ｐＦＥＴ、ｎＦＥＴ、マルチ・フィン、シングル・フィン、マルチ・ゲート、及びダブルゲートの垂直型Ｆｉｎ−ＦＥＴを同時に形成するための統合プロセスが説明される。 （もっと読む）

【課題】 カーボン・ナノチューブ電界効果トランジスタと、カーボン・ナノチューブ電界効果トランジスタのアレイと、デバイス構造体とを製造するための方法、及び、該方法によって形成されたデバイス構造体のアレイを提供する。
【解決手段】 本方法は、ゲート電極層と、各々がソース／ドレイン・コンタクトと電気的に結合された触媒パッドとを含む積層構造体を形成することを含む。ゲート電極層は多数のゲート電極に分割され、少なくとも１つの半導体カーボン・ナノチューブが、化学気相堆積プロセスによって触媒パッドの各々の上に合成される。完成したデバイス構造体は、ゲート誘電体によって覆われた側壁を有するゲート電極と、該ゲート電極の該側壁に隣接する少なくとも１つの半導体カーボン・ナノチューブとを含む。ソース／ドレイン・コンタクトを半導体カーボン・ナノチューブの両端と電気的に結合することによって、デバイス構造体が完成する。多数のデバイス構造体は、メモリ回路又は論理回路のいずれかとして構成することができる。 （もっと読む）

【課題】低抵抗の導電物質からなる信号線を用いることにより、良好な接触特性を備える接触構造およびその製造方法を提供する。
【解決手段】接触部形成方法は、基板上に第１配線を形成する段階と、第１配線を覆い、第１配線の一部分を露出させるコンタクトホールを有する絶縁膜を形成する段階と、コンタクトホールによって露出する第１配線の表面に接触層を形成する段階と、接触層を介して第１配線と接続される第２配線を形成する段階とを含み、第１配線は、アルミニウムまたはアルミニウム合金で形成し、第２配線は、ＩＴＯまたはＩＺＯで形成する。 （もっと読む）

本発明は、第１半導体域と第２半導体域との間に配置されたフィールド電極および／またはフィールド領域を備えた、ＳＯＩ半導体素子に関するものである。電気的結合を、フィールド電極とフィールド領域との間で行うことができる。
（もっと読む）

【課題】 ＩＣチップの大量生産技術に対応した、チャネル領域として１つ又は複数の半導体カーボン・ナノチューブを組み込んだ垂直型ＦＥＴ構造体を提供する。
【解決手段】 少なくとも１つの半導体ナノチューブによって定められたチャネル領域を有する垂直型電界効果トランジスタ、及び、こうした垂直型電界効果トランジスタを、スペーサによって定められるチャネルを用いて化学気相成長法によって製造する方法である。各々のナノチューブは、スペーサとゲート電極との間に定められる高アスペクト比通路の底部に位置決めされた触媒パッドにより触媒される化学気相成長法によって、成長する。各々のナノチューブは、スペーサによる境界の存在によって制限される垂直配向を持つ通路内で成長する。通路の開口部から離れたスペーサの底部に、隙間が設けられる。隙間を通って触媒パッドに流れる反応物質が、ナノチューブの成長に関与する。 （もっと読む）

【課題】 大量生産技術に対応した、チャネル領域として１つ又は複数の半導体カーボン・ナノチューブを組み込む垂直型ＦＥＴ構造体を提供する。
【解決手段】 少なくとも１つのナノチューブを組み組む垂直型デバイス構造体、及び、化学気相成長法によってこうしたデバイス構造体を製造する方法である。各々のナノチューブは、触媒パッドによって触媒作用が及ぼされる化学気相成長法によって成長され、誘電体材料のコーティング内に包み込まれる。包み込まれたナノチューブがゲート電極の厚さを通って垂直方向に延びるように、該包み込まれたナノチューブの周りにゲート電極を形成することによって、垂直型電界効果トランジスタを作ることができる。包み込まれたナノチューブ、及び、該包み込められたナノチューブを支持する対応する触媒パッドが１つのキャパシタ・プレートを形成するように、キャパシタを作ることができる。 （もっと読む）

トランジスタのチャネル長を規定する長さＬによって分離される電子注入電極及び正孔注入電極と接触する有機半導体層を備え、発光元の有機半導体層の領域は、電子注入電極及び正孔注入電極の両方からＬ／１０より離れている両極性発光トランジスタ。
（もっと読む）

有機物を含有する半導体層（１５）と、少なくとも互いに電気的に非接触である第一電極（１６）、第二電極（１２）及び第三電極（１４）を含む電界効果トランジスタであって、半導体層（１５）の上方に第一電極（１６）が配置され、半導体層（１５）の下方に第二電極（１２）が配置され、半導体層（１５）の側方に第三電極（１４）が配置され、半導体層（１５）は第一電極（１６）、第二電極（１２）及び第三電極（１４）から選ばれるいずれか２つの電極と電気的に接合され、各電極（１２，１４，１６）間には電気的絶縁体層（１３，１７）を介在させ、第一電極（１６）は半導体層（１５）の上方を半導体層（１５）の外周部より外側にはみ出して覆っている。これにより、有機半導体を用いた電界効果トランジスタであっても、空気や水に強く、かつ長寿命な電界効果トランジスタ及びそれを用いた表示装置を提供する。 （もっと読む）