【課題】 良質のｐｏｌｙ−Ｓｉの製造及びそれを利用する半導体素子の製造方法を提供する。
【解決手段】 基板１に形成されたａ−Ｓｉ膜３に中性イオンを注入した後、熱処理による多結晶化を行うｐｏｌｙ−Ｓｉ（多結晶シリコン）、多結晶シリコン層を含んだ半導体素子、及び多結晶シリコン活性層上に形成されたゲート絶縁層上に形成されるゲートを備えたＴＦＴの製造方法であって、熱処理時に高エネルギーであるａ−Ｓｉを多結晶化でき、一方では、熱に弱いプラスチック等にも良質のｐｏｌｙ−Ｓｉを形成でき、シリコン及びガラスのように熱に強い基板、またはプラスチックのように熱に弱い基板に良質の多結晶を形成できる。 （もっと読む）

特に、トランジスタ（１２２）（好ましくはＦｉｎＦＥＴ）、および、キャパシタ（１２４）を備えた集積回路構造（１２０）を開示する。キャパシタ（１２４）の下部電極は、ＳＯＩ基板ないに、トランジスタ（１２２）のチャネル部に沿って配置されている。これにより、本発明の回路構造（１２０）は、簡単に製造され、優れた電子特性を有している。
（もっと読む）

【課題】本発明は、結晶性がよく、熱処理工程を減らすことによって高温の熱処理温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置を提供する。
【解決手段】基板１０上に非晶質シリコンを含むシリコン層を蒸着し、不純物をドーピングしてソース／ドレイン領域を形成し、Ｈ_２Ｏ雰囲気、一定温度下で熱処理して非晶質シリコンを結晶化すると同時に不純物を活性化して半導体層２４を形成することにより、熱処理工程を減らすことによって熱による基板１０の損傷を防止することができる。 （もっと読む）

【課題】 一つの基板上に異なる電気的特性を有する画素ＴＦＴと回路ＴＦＴを容易に形成可能な表示装置の製造方法を提供する。
【解決手段】 画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，前記第１の半導体層を選択的に表面処理して前記第１の半導体層表面の格子欠陷密度を増加させる段階と，を含む。 （もっと読む）

【課題】薄膜トランジスタ及びその製造方法を提供する。
【解決手段】薄膜トランジスタは基板１０と、該基板上に形成され、チャンネル層１４にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しない半導体層パターン１１と、該半導体層パターン上に形成されたゲート絶縁膜１５及び該ゲート絶縁膜上に形成されたゲート電極１６とを含むことを特徴とする。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度が良い薄膜トランジスタ及びその製造方法。 （もっと読む）

【課題】 液滴吐出法を用いてゲート配線あるいはゲート配線と同一工程で形成される配線を形成しかつ絶縁膜を薄膜化した場合における絶縁不良を防止する。
【解決手段】 薄膜トランジスタ３０の少なくともゲート電極４１を兼ねるゲート配線４０の形成方法であって、上記ゲート配線４０の構成材料を含む液体材料を液滴として吐出する液滴吐出法を用いることによって、上記ゲート配線４０の一部４１を他の上記ゲート配線４０の部分よりも薄く形成する。 （もっと読む）

【課題】 結晶性が優良な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止する。
【解決手段】 基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階，シリコンフィルムをＨ_２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階，多結晶シリコン膜上部にゲート絶縁膜を形成する段階，多結晶シリコン膜に不純物領域を形成してソース／ドレイン領域を定義する段階，及び不純物領域を活性化する段階を含む。 （もっと読む）

【課題】 電極と有機層との電荷注入障壁が低下して高電荷注入特性であって、電荷注入機能を有する層を湿式成膜法により形成可能な有機電子デバイス、及びその製造方法を提供する。
【解決手段】 基板上に、対向する２つ以上の電極と、そのうちの２つの電極間に配置された少なくとも１層の有機層とを有する有機電子デバイスであって、少なくとも１つの電極と電荷注入輸送材料を含有する有機層との間に、反応性有機化合物及び／又はその反応生成物を含有する層を有するか、或いは、少なくとも１つの電極及び／又は電極に隣接し電荷注入輸送材料を含有する有機層に、反応性有機化合物及び／又はその反応生成物を含有していることを特徴とする、有機電子デバイスである。 （もっと読む）

【課題】本発明は、視野角及び画質を向上させることができる液晶表示装置及びその製造方法を提供する。
【解決手段】本発明は液晶表示装置に係り特に、ＣＯＴ（ｃｏｌｏｒｆｉｌｔｅｒ ｏｎ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）構造の液晶表示装置及びその製造方法に関する。
本発明は、基板上に相互に交差して画素領域を定義するゲート配線及びデータ配線と；ゲート配線及びデータ配線に連結される薄膜トランジスタと；画素領域に位置するカラーフィルターパターンと；画素領域に位置してカラーフィルターパターン上部に位置して、透明層と不透明層と低反射層を含む第１積層構造を有する画素電極を含む液晶表示装置を提供する。 （もっと読む）

フィンＦＥＴデバイスが、キャリア移動度を向上させるために歪みシリコンを利用する。一方法において、フィンＦＥＴ体（４６）が、誘電層（４０）を覆うシリコンゲルマニウム（ＳｉＧｅ）（４２）にパターニングされる。シリコンのエピタキシャル層（３４）がその後、シリコンゲルマニウムフィンＦＥＴ体（４６）に形成される。真性シリコン結晶格子と、エピタキシャルシリコンが成長するテンプレートとして供するシリコンゲルマニウム結晶格子の異なる形状寸法の結果、歪みが導入される。歪みシリコンでは、リラックスシリコンに比較してキャリア移動度が増大し、結果としてエピタキシャル歪みシリコンが、フィンＦＥＴにキャリア移動度の増大を与える。従って、歪みシリコンチャネル層を利用することで、比較的高い駆動電流がフィンＦＥＴ内に流され得る。
（もっと読む）

【課題】電子デバイスにおいて、ポリマ層を形成し封じ込める。
【解決手段】絶縁性ポリマ層によって保護された半導性ポリマ層を形成する改良された方法を説明する。この方法では、半導性ポリマおよび絶縁性ポリマを形成する物質を溶媒中で溶解する。混合溶液を基板の上に堆積すると、半導性ポリマと絶縁性ポリマとが分離する。溶媒が気化すると、半導性物質はＴＦＴのアクティグ領域を形成し、絶縁性ポリマは、半導性ポリマが空気に露出されることを最小限にする。 （もっと読む）

【課題】 本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、第１の絶縁膜上に形成され、半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、半導体層内において、ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域とを備えることを特徴とする。 （もっと読む）

【課題】 ゲート電極の幅方向における実効ゲート長Ｌｅｆｆは一定となって、デバイスの性能の向上した半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、支持基板１１と、前記支持基板上に設けられた絶縁膜１２と、前記絶縁膜上に設けられ、第１の方向において互いに対向する第１の側面と、前記第１の方向と直交する第２の方向において互いに対向する第２の側面とを有する直方体状のシリコン島２４と、前記シリコン島の上面に設けられた絶縁層１４と、互いに対向する前記第１の側面に設けられたゲート絶縁膜１７と、前記絶縁膜上に設けられ、前記ゲート絶縁膜を介して前記第１の方向に延在するように設けられたゲート電極２１と、前記第１の方向に延在する前記ゲート電極の両側壁に設けられた側壁スペーサ２３と、前記第２の側面にそれぞれ設けられたソース・ドレイン領域２５、２６と、前記第２の側面にそれぞれ設けられ、前記ソース・ドレイン領域とそれぞれ接続されるソース及びドレイン電極とから構成される。 （もっと読む）

【課題】 絶縁耐性等に優れ、低温で形成可能な高品質な酸化膜を備えた薄膜トランジスタを提供する。
【解決手段】 薄膜トランジスタ１の製造方法において、表面にゲート酸化膜４を形成すべき被処理基板２を、活性酸化種を含む酸化性溶液に浸漬し、被処理基板２に電圧を印加して、被処理基板２上の多結晶シリコン５１を直接酸化することによりゲート酸化膜４を形成する酸化膜形成工程を行うことによって、二酸化シリコン膜４１を被処理基板２方向に成長させながら二酸化シリコン膜４２を形成する。これにより、多結晶シリコン５１とゲート酸化膜４との界面を清浄に保つことができ、絶縁耐性等に優れた高品質なゲート酸化膜４を均一に形成できる。 （もっと読む）

【課題】分子スケールの発光デバイスを提供する。
【解決手段】本発明の発光デバイスは、ゲート電極（１０１）と、電気刺激によって発光する分子を含み、その分子がゲート電極（１０１）の有効範囲内に配置されているチャネル（１０３）と、チャネルの第１の端部に結合され、チャネルに電子を注入するソース（１０４）と、チャネルの第２の端部に結合され、チャネルにホールを注入するドレイン（１０５）とを備える。
（もっと読む）

【課題】 本発明は、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板とこれを用いた表示装置を提供する。
【解決手段】 本発明による表示装置は、基板と、前記基板上に形成されて複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、前記画像表示部のテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える。 （もっと読む）

【課題】 データの破壊を効果的に防止する。
【解決手段】 一対のメモリセルＭＣＬ、ＭＣＲのドレイン拡散領域１４、ソース拡散領域１５にシリサイド層１８が埋め込まれ、シリサイド層１８の底面はシリコン酸化膜１１まで達している。 （もっと読む）

【課題】 製造プロセスの簡便性を維持しつつ、半導体材料としての高性能を実現し得る新規な炭素微粒子構造体とその製造方法を提供すること。また、かかる炭素微粒子構造体の製造に適した物を提供すること。さらに、前記炭素微粒子構造体を用いた炭素微粒子構造体電子素子および集積回路を提供すること
【解決手段】 グラファイト構造を有する複数の炭素微粒子と、少なくともその一端がそれぞれ異なる前記炭素微粒子に結合された複数の官能基同士の化学結合により形成された架橋部位とを備え、前記複数の炭素微粒子が前記架橋部位と共に網目構造を構成してなることを特徴とする炭素微粒子構造体、とその製造方法、およびこれを製造するための炭素微粒子転写体と炭素微粒子構造体製造用溶液、並びに炭素微粒子構造体を用いた炭素微粒子構造体電子素子とその製造方法、そして集積回路である。 （もっと読む）

【課題】 完全空乏型ＭＩＳＦＥＴでは、単結晶ＳＯＩ層が数十ｎｍ程度と薄くなると、不純物濃度によるしきい値電圧Ｖｔｈの制御には原理的に限界があり、相補型ＭＩＳＦＥＴにおいてｐ型とｎ型の双方の所期のＶｔｈを同時に実現することは困難であった。
【解決手段】ＭＩＳＦＥＴのゲート絶縁膜を金属酸化物４と酸窒化膜３の積層とし、ゲート電極５はソース・ドレイン６と同じ導電型の多結晶Ｓｉ半導体膜を用いて形成する。ゲート絶縁膜と半導体膜のゲート電極に発生するフラットバンド電圧のシフトにより、エンハンスメントの所期のＶｔｈが同時に達成される。不純物濃度によりＶｔｈを制御する場合に較べ、１つのＭＩＳＦＥＴに対する不純物の個数の統計的なゆらぎによるＶｔｈのばらつきを低減できるため、Ｖｔｈ、電源電圧ともに低く設定することが可能となる。 （もっと読む）

【課題】 従来よりもオン電流値を上昇させ、精度の高い回路動作を行なえるようにした、優れた電界効果トランジスタを提供する。
【解決手段】 ゲート絶縁部２に、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有させる。 （もっと読む）