半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置
【課題】大型基板と層間絶縁膜との間に発生する応力を緩和し、大型基板の反りを防止する。
【解決手段】大型基板１００上に導電層１５，１５ｂと層間絶縁膜１３，１４，１９，２５とが交互に積層して複数の素子基板を形成する工程において、大型基板１００に成膜した各層間絶縁膜１３，１４，１９，２５の互いに隣接する素子基板領域１０の境界位置に、大型基板１００の一端から他端へ貫通する分断溝１８０を複数本平行に形成する。各層間絶縁膜１３，１４，１９，２５に分断溝１８０を形成したので、大型基板１００と層間絶縁膜１３，１４，１９，２５との間の応力が緩和され、大型基板１００の反りが解消される。
【解決手段】大型基板１００上に導電層１５，１５ｂと層間絶縁膜１３，１４，１９，２５とが交互に積層して複数の素子基板を形成する工程において、大型基板１００に成膜した各層間絶縁膜１３，１４，１９，２５の互いに隣接する素子基板領域１０の境界位置に、大型基板１００の一端から他端へ貫通する分断溝１８０を複数本平行に形成する。各層間絶縁膜１３，１４，１９，２５に分断溝１８０を形成したので、大型基板１００と層間絶縁膜１３，１４，１９，２５との間の応力が緩和され、大型基板１００の反りが解消される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の素子基板を形成する大型基板の製造工程における反りの発生を抑制する半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置に関する。
【背景技術】
【０００２】
従来から、各種の電気光学装置のうち、電気光学物質として液晶を用いた液晶装置は、投射型表示装置のライトバルブ、各種電子機器の表示装置などとして広い分野にわたって使用されている。ここで、液晶装置は、対向基板と電極基板としての素子基板との間に液晶層を挟持して構成される。対向基板は、基板上に対向電極が配置されて構成される。一方、素子基板は半導体装置に用いられる基板の一種であり、この素子基板上に、互いに交差する複数の走査線と複数のデータ線が配設されていると共に、これらの走査線とデータ線との交差部毎に、スイッチング素子及び画素電極が配置されて構成される。
【０００３】
詳細には、素子基板は、基板上にスイッチング素子が形成され、このスイッチング素子を覆うようにゲート絶縁膜が形成され、ゲート絶縁膜上に走査線が形成される。そして、スイッチング素子を覆うように第１層間絶縁膜が形成され、この第１層間絶縁膜上に、ゲート絶縁膜及び第１層間絶縁膜に形成されたコンタクトホールに対して電気的に接続されるデータ線が形成される。
【０００４】
更に、データ線を覆うように第２層間絶縁膜が形成され、この第２層間絶縁膜上に、ゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜に形成されたコンタクトホールを介してデータ線等と電気的に接続するＩＴＯ（Indium Tin Oxide）からなる画素電極が形成されて構成される。
【０００５】
各絶縁膜は、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて成膜され、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜で構成されている。
【特許文献１】特開２００３−１１００１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、層間絶縁膜を代表とする絶縁膜は、常圧又は減圧ＣＶＤ法等で成膜されるため、基板の略全体に形成される。そして、絶縁膜にコンタクトホールを形成するに際しては、先ず、絶縁膜を平坦化するために約９００℃前後の温度下でアニール処理を施す。次いで、絶縁膜上にレジスト膜を形成してパターニングを行った後、ウェットエッチング等のエッチングを行うことで、コンタクトホールを形成する。
【０００７】
アニール処理の際に絶縁膜と基板との間の応力バランスが崩れ、引張り応力、或いは圧縮応力により大型基板に反りが発生し易くなる。又、アニール処理後のエッチングによりコンタクトホールが形成されるため、このコンタクトホールにより絶縁膜にかかる応力を緩和し、大型基板の反りを緩和することも期待できるが、大型基板に形成されるコンタクトホールの総面積は、大型基板全体の面積に比し僅かであるため、大型基板の反りをなくすまでには至らない。
【０００８】
この大型基板の反りにより、素子基板が直ちに製品不良となるものではないが、反りの程度によっては、クラックが誘発される可能性がある。
【０００９】
例えば素子基板が液晶装置のＴＦＴ（Thin Film Transistor）を配置した基板（以下、「ＴＦＴ基板」と称する）である場合、大型基板の反りにより、大型基板上に塗布される配向膜に対してラビング処理を施す際に、均一に処理することが困難となる場合が考えられる。更に、対向基板との貼り合わせに際しては、対向基板と素子基板との対向面間に形成されるギャップが不均一となる場合が考えられる。その結果、若干の表示むら、或いは色むらが発生して表示特性が低下することが考えられる。
【００１０】
例えば、特許文献１（特開２００３−１１００７号公報）には、大型基板上での素子基板の製造工程において、先ず、絶縁膜を形成し、この絶縁膜にエッチングにより溝を形成した後、この溝を含む絶縁膜全体に形成する膜を、絶縁膜よりもストレスの小さいＳｉＯＣ膜とする技術が開示されている。
【００１１】
特許文献１に開示されている技術では、大型基板に形成した絶縁膜上に、この絶縁膜よりもストレスの小さいＳｉＯＣ膜を形成することで、絶縁膜とＳｉＯＣ膜の間に発生する応力を緩和し、大型基板の反りを低下するようにしているが、大型基板と絶縁膜との間に発生する応力を緩和することはできず、大型基板に発生する反りを完全に取り去ることはできない。
【００１２】
本発明は、上記事情に鑑み、大型基板と絶縁膜との間にかかる応力により生じる大型基板の反りを防止し、反りによるクラックの発生を低減し、基板を液晶装置のＴＦＴ基板として採用した場合には、良好な表示特性が得られるばかりでなく、製品不良を大幅に削減し、しかも高い信頼を得ることのできる半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため第１発明は、基板上に導電層と絶縁膜とが積層されて複数の素子基板が形成される半導体装置用基板において、互いに隣接する上記複数の素子基板領域の境界に重なる少なくとも１本の溝が上記絶縁膜の表面に形成されていることを特徴とする。
【００１４】
このような構成では、複数の素子基板が形成されている基板に成膜されている絶縁膜に対して、互いに隣接する複数の素子基板領域の境界に重なる少なくとも１本の溝を形成したので、この溝により絶縁膜が分断され、その結果、基板と絶縁膜との間に生じる応力が緩和され、基板の反りが解消され、製品不良を大幅に削減することができる。
【００１５】
第２発明は、第１発明に置いて、上記溝は上記半導体装置用基板の縁に達することを特徴とする。
【００１６】
このような構成では、複数の素子基板が形成されている基板に成膜されている絶縁膜に対して形成する溝を、基板の縁に達するようにしたので、この溝により絶縁膜をより確実に分断することができる。
【００１７】
第３発明は、第１或いは第２発明において、上記溝は設定間隔を開けて複数本が平行に形成されていることを特徴とする。又、第４発明は、第１或いは第２発明において、上記溝は十字状に形成されていることを特徴とする。更に、第５発明は、第１〜第４発明において、上記溝は階段状に形成されていることを特徴とする。
【００１８】
これらの構成では、基板上に複数本の溝を形成したので、基板と絶縁膜との間に生じる応力がより一層緩和される。
【００１９】
第６発明は、基板上に導電層と絶縁膜とを交互に積層して複数の素子基板を形成する半導体装置用基板の製造方法において、基板上に導電層を成膜する工程と、上記導電層上に該導電層を覆う絶縁膜を成膜する工程と、上記絶縁膜の上記素子基板の境界位置に上記基板の一端から他端へ貫通する少なくとも１本の溝を該絶縁膜の面に沿って形成する工程とを備えることを特徴とする。
【００２０】
このような構成では、絶縁膜に対して溝を直接形成するようにしたので、例えば絶縁膜にコンタクトホールを形成する際に溝を同時に形成することができ、製造工程の簡略化を実現することができる。
【００２１】
第７発明は、第６発明において、上記溝が、上記絶縁膜上に塗布したフォトレジスト膜に形成したパターンに従って形成されることを特徴とする。
【００２２】
このような構成では、溝をフォトレジストにて形成するようにしたので、例えば絶縁膜にコンタクトホールをフォトレジストにて形成する場合には、この溝を同時に形成することができるので、製造工程の簡略化を実現することができる。
【００２３】
第８発明は、第６或いは第７発明において、上記素子基板が上記基板上に複数形成され、上記溝は、互いに隣接する上記素子基板の境界位置に形成されることを特徴とする。
【００２４】
このような構成では、溝を互いに隣接する素子基板の境界位置に形成したので、各素子基板に影響を及ぼすことがない。
【００２５】
第９発明は、絶縁膜上にレジスト膜が塗布されている基板を相対的にステップ移動させながら、該基板上のレジスト膜に対してレチクルに形成されている透光パターンを順次投影して露光する縮小投影露光装置を備え、上記基板の絶縁膜に形成される該基板の一端から他端へ貫通する少なくとも１本の溝を、上記レチクルに形成した透光パターンのステップ移動により形成することを特徴とする。
【００２６】
このような構成では、縮小投影露光装置に備えられているレチクルに、基板の絶縁膜に形成される、基板の一端から他端へ貫通する少なくとも１本の溝を形成する透光パターンを形成したので、縮小投影露光装置のステップ移動により溝に対応するパターンを絶縁膜上に容易に形成することができる。
【００２７】
第１０発明は、第９発明において、上記レチクルには上記絶縁膜に形成する溝に対応する溝用透光パターンと該絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとが形成されていることを特徴とする。
【００２８】
このような構成では、レチクルに、絶縁膜に形成する溝に対応する溝用透光パターンと絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとを形成したので、この両者を１工程で同時に形成することができ、作業工程の簡略化が実現できる。
【００２９】
第１１発明は、第９或いは第１０発明において、上記レチクルには上記溝用透光パターンが直交する方向に２本形成されていることを特徴とする。又、第１１発明は、第１０発明において、上記溝用透光パターンは上記縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方がステップ移動毎に隠されて、上記絶縁膜上に設定パターンの上記溝を形成することを特徴とする。
【００３０】
これらの構成では、溝用透光パターンを、直交する方向に２本形成したので、この溝用透光パターンを縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方をステップ移動毎に隠すことで、絶縁膜に設定パターンの溝を少なくとも一本形成することができる。
【００３１】
第１３発明は、第１〜６の何れかに記載の半導体装置用基板に形成された素子基板を用いて電気光学装置を構成したので、素子基板に反りが発生せず、表示むら、色むらの少ない良好な表示特性を得ることができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面に基づいて本発明の一形態を説明する。図１〜図９に本発明の第１形態を示す。図１は素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図、図２は一つの画素に着目した液晶装置の模式的断面図である。
【００３３】
先ず、これらの図を参照して電気光学装置の代表である液晶装置１の構造について説明する。図１、図２に示すように、液晶装置１は、半導体装置を備える透明な素子基板（半導体装置用基板）１０と透明な対向基板２０との間に、電気光学物質としての液晶５０を封入して構成される。素子基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。素子基板１０上には画素を構成する画素電極等が、マトリクス状に配置される。
【００３４】
素子基板１０上の画素領域には、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置されている。ＴＦＴ(Thin Film Transistor)３０は走査線３ａのＯＮ信号によってＯＮとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することで、光を変調し、階調表示を可能にする。
【００３５】
次に、ひとつの画素に着目して液晶装置１の構成を詳しく説明する。図２に示すように、素子基板１０の対向基板２０に対向する側の面（以下、「表面」と称する）には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び絶縁膜としての第１層間絶縁膜１３を介してＬＤＤ（Lightly Doped Drain）構造をなすＴＦＴ３０が形成されている。又、溝１１によって、ＴＦＴ３０を配設した基板（ＴＦＴ基板）の液晶５０との境界面が平坦化される。
【００３６】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａと、この半導体層１ａ上にゲート絶縁膜２を介して設けたゲート電極をなす走査線３ａとを有している。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００３７】
又、データ線６ａ及び走査線３ａは、画素電極９ａの縦横の境界に沿って各々配設されている。一方、下側遮光膜１２は、反射光がＴＦＴ３０のチャネル領域１ａ'、ソース領域１ｄ及びドレイン領域１ｅに入射することを防止するものであり、各データ線６ａ及び走査線３ａに沿い、各画素に対応して格子状に配設されている。
【００３８】
又、ＴＦＴ３０上には絶縁膜としての第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上に、走査線３ａ及びデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。
【００３９】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。
【００４０】
容量線１８は、上部容量電極１８ａと遮光層１８ｂの積層膜構造であり、第１中間導電層１５に対し、誘電体膜１７を介して対向配置されることで蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。更に、半導体層１ａに比較的近接した位置に中間導電層１５が形成されており、光の乱反射を効率よく防止することができる。
【００４１】
尚、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。又、第１中間導電層１５は、画素電位側容量電極としての機能及び光吸収層としての機能を有すると共に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を有する。更に、容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
【００４２】
又、データ線６ａとソース領域１ｄを電気的に接続するために、第２中間導電層１５ｂが形成されている。この第２中間導電層１５ｂは、第１中間導電層１５と同一層で形成されており、第２層間絶縁膜１４及びゲート絶縁膜２を貫通する、コンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００４３】
又、容量線１８上に絶縁膜としての第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にデータ線６ａが積層される。データ線６ａは、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。
【００４４】
更に、データ線６ａ上に絶縁膜としての第４層間絶縁膜２５を介して画素電極９ａが積層され、この画素電極９ａが、第４層間絶縁膜２５、第３層間絶縁膜１９、誘電体膜１７を貫通するコンタクトホール２６ｂを介して第１中間導電層１５に電気的に接続される。又、第１中間導電層１５が、第２層間絶縁膜１４及びゲート絶縁膜２を貫通するコンタクトホール２６ａを介して、ドレイン領域１ｅに電気的に接続される。画素電極９ａ上には、所定方向にラビング処理された配向膜１６が積層されている。
【００４５】
走査線３ａ（ゲート電極）にＯＮ信号が供給されると、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００４６】
尚、素子基板１０の表面に形成されている各層間絶縁膜１３，１４，１９，２５は、素子基板１０の表面のほぼ全域にわたって形成されている。又、この各第１層間絶縁膜１３，１４，１９，２５に形成されているコンタクトホール２４ａ，２４ｂ，２６ａ，２６ｂの、各層間絶縁膜１３，１４，１９，２５に占める面積の割合は僅かである。
【００４７】
又、対向基板２０には、素子基板１０のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。又、第１遮光膜２３上に、対向電極（共通電極）２１が対向基板２０全面にわたって形成されている。更に、対向電極２１上に、所定方向にラビング処理された配向膜２２が積層されている。
【００４８】
又、図１に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。更に、遮光膜４２の外側の領域で、且つ、素子基板１０と対向基板２０との間に、液晶５０を封入するシール材４１が形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、素子基板１０と対向基板２０とを相互に固着する。シール材４１は、素子基板１０の１辺の一部において欠落しており、この欠落部位と、その上下に張り合わされている両基板１０，２０とで、液晶注入口７８が形成される。この液晶注入口７８は、シール材４１で区画された内部に液晶５０を注入するためのもので、液晶５０の注入が完了した後は、封止材７９で封止される。
【００４９】
又、素子基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２が素子基板１０の外側一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。素子基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。又、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００５０】
このように、スイッチング素子等を構成する素子基板１０は、ガラス又は石英等からなる基板上に、所定のパターンを有する半導体層等の導電層と、それを覆う絶縁膜（層間絶縁膜）とを交互に積層して形成され、更に、各導電層間は、絶縁膜に形成するコンタクトホールを介して電気的に接続される。
【００５１】
又、図３に示すように、各素子基板１０は、多数枚取りできる大型基板１００の状態で製造される。そして、大型基板１００に形成された各素子基板１０の境界を、スクライブ法、ダイシング法、レーザカット法等により切り出して、チップ状の素子基板１０を形成する。尚、以下においては、大型基板１００上の、素子基板１０が切り出される領域（以下「素子基板領域」と称する）に、素子基板１０と同一の符号（１０）を付して説明を簡略化する。
【００５２】
次に、図４、図５の工程図を参照しながら、各素子基板１０を切り出す前の大型基板の状態での素子基板１０の製造工程について説明する。尚、上述したように、素子基板１０は、所定のパターンとなる半導体層等の導電層と、それを覆う絶縁膜とを交互に成膜する多層構造を有しており、各成膜工程は殆ど同一であるため、以下においては、半導体層１ａ等から成るＴＦＴ３０を覆う第２層間絶縁膜１４、第２中間導電層１５ｂ、及びこの第２中間導電層１５ｂを覆う第３層間絶縁膜１９との成形工程を例示して説明する。
【００５３】
図４（ａ）：大型基板１００上に、ＴＦＴ３０を所定に形成後、このＴＦＴ３０上に、減圧ＣＶＤ法等により、ＮＳＧ膜等のシリコン系膜からなる第２層間絶縁膜１４を成膜する。次いで、第２層間絶縁膜１４を平坦化するために約９００℃前後の温度下でアニール処理を施す。
【００５４】
そして、第２層間絶縁膜１４にコンタクトホール２４ａ、及び、スクライブライン上に分断溝１４０を形成するために、その表面にフォトレジスト膜１２０を塗布する。尚、スクライブラインは、各素子基板領域１０の境界線上に形成されており、このスクライブラインに沿って、上述したスクライブ法等により、大型基板１００を切り出して、チップ状の素子基板１０が形成される。
【００５５】
図４（ｂ）：フォトリソグラフィによりレチクル（「露光マスク」とも称する）のパターンをフォトレジスト膜１２０に転写してパターニングする。レチクルを用いてパターンニングを行う方法として、ステッパ方式がある。ステッパ方式は、大型基板１００全体を一度に露光せず、１つ或いは数個の素子基板領域１０に分けて繰り返し露光するもので、レチクルには、一度に露光する分の素子基板領域１０が形成されている。
【００５６】
ここで、図６〜図８に基づいて、ステッパ方式の露光について説明する。図６に一般的なステッパ（縮小投影露光装置）２１０の概略図を示す。
【００５７】
高圧水銀ランプ等の発光体２１１ａを備える光源２１１から放射される紫外線は、第１のコンデンサレンズ２１２を透過して干渉フィルタ２１３により特定波長（たとえばｉ線）に選別された後、フライアイレンズ２１４に入射されて面内照度を均一化される。その後、フライアイレンズ２１４から出射された紫外線は、第２のコンデンサレンズ２１５、レチクルブラインド（「マスキングブレード」とも称する）２１６、第３のコンデンサレンズ２１７、レチクルステージ２１８、縮小投影レンズ２１９を順次透過し、最終的に、ステージ２００に載置されている大型基板１００上のフォトレジスト膜１２０に、レチクルステージ２１８に載置されているレチクル２２０（図７参照）に形成されているパターンが縮小投影される。
【００５８】
尚、レチクルブラインド２１６は、光路上に開口部を有しており、この開口部の開口をレチクルのパターンに併せて設定することで、不要な部分の露光を抑制することができる。
【００５９】
そして、このステッパ２１０を順次ステップ移動させることで、全ての素子基板領域１０にコンタクトホール２４ａ、及び分断溝１４０を形成する。図７に示すように、レチクル２２０は、ガラス基板をベースとしており、その上面にクロム等の遮光膜（ハッチングで示す部分）が塗布されており、素子基板領域１０に形成すべきコンタクトホール２４ａ、分断溝１４０を拡大したホール用透光パターン２２１及び溝用透光パターン２２２が各々形成されている。
【００６０】
尚、本形態では、１つのレチクル２２０に１つの素子基板領域１０に対応するパターンが形成されているが、１つのレチクル２２０に複数の素子基板領域１０に対応するパターンが形成されていても良い。又、図７の一点鎖線で示す素子基板領域１０は、説明の便宜上記載しているだけであり、実際のレチクル２２０には形成されていない。
【００６１】
本形態による、レチクル２２０に形成されている溝用透光パターン２２２は、素子基板領域１０の外側の一辺（図においては、左辺）であって、互いに隣接する素子基板領域１０の境界上、すなわち、スクライブラインに対応する位置に形成されていると共に、レチクル２２０をステップ移動させて隣の領域を露光させたとき、隣同士の溝用透光パターン２２２が互いに繋がる長さに形成されている。
【００６２】
そして、図８に示すように、ステッパ２１０を順次ステップ移動させて、大型基板１００上のフォトレジスト膜１２０にレチクル２２０に形成されているパターンを投影すると、フォトレジスト膜１２０の、素子基板領域１０毎に、コンタクトホール２４ａに対応する位置、及び分断溝１４０に対応する位置が露光されて、そこに露光孔１２０ａ、及び露光溝１２０ｂが形成される。
【００６３】
図９（ａ）に示すように、ステッパ２１０は、製品となる素子基板領域１０に対応する通常の領域以外に、ハッチングで示すように、露光溝１２０ｂを大型基板１００の端から端まで縦貫させる位置までステップ移動させて順次露光させる。その結果、大型基板１００のフォトレジスト膜１２０には、縦方向のスクライブラインに沿って、一端から他端まで貫通された露光溝１２０ｂが形成される。
【００６４】
このようにして、図４（ｂ）に示すように、フォトレジスト膜１２０に、ステッパ２１０を用いて露光孔１２０ａ、及び露光溝１２０ｂを所定に形成した後、図４（ｃ）の工程を行う。
【００６５】
図４（ｃ）：大型基板１００をエッチング液に浸漬してウエットエッチング処理を行い、第２層間絶縁膜１４に対してコンタクトホール２４ａ、及び分断溝１４０を開孔する。尚、ウエットエッチング処理としては、ＤＩＰ式等がある。
【００６６】
図４（ｄ）：第２層間絶縁膜１４上に塗布されているフォトレジスト膜１２０を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液、又はアセトン、エタノール、トルエン等の薬液を用いて除去し、除去後、所定に乾燥させる。
【００６７】
図４（ｅ）：第２層間絶縁膜１４上に第２中間導電層１５ｂとなるＡｌ合金等の導電層をスパッタリング法等で形成する。
【００６８】
図４（ｆ）：第２中間導電層１５ｂとなる導電層上に、フォトレジスト膜１４５を塗布する。
【００６９】
図４（ｇ）：フォトレジスト膜１２０をパターンニングする。パターンニングの方法は上述したステッパ方式によって行われる。尚、同図に示すように、フォトレジスト膜１２０の分断溝１４０に対応する部分は露光されている。
【００７０】
図４（ｈ）：大型基板１００を、ＤＩＰ式等によりエッチング液に浸漬してウエットエッチング処理を行い、余分な導電層を除去し、各素子基板領域１０毎に第２中間導電層１５ｂを形成する。従って、同図に示すように、分断溝１４０に装填された導電層も除去される。
【００７１】
図５（ｉ）：第２中間導電層１５ｂ上に塗布されているフォトレジスト膜１４５を、上述したフォトレジスト膜１２０と同様、薬液を用いて除去し、除去後、所定に乾燥させる。
【００７２】
図５（ｊ）：第２中間導電層１５ｂ上にＮＳＧ膜等のシリコン系膜からなる第３層間絶縁膜１９を成膜する。次いで、第３層間絶縁膜１９を約９００℃前後の温度下でアニール処理し平坦化する。
【００７３】
図５（ｋ）：第３層間絶縁膜１９上にフォトレジスト膜１５０を塗布する。
【００７４】
図５（ｌ）：フォトレジスト膜１５０に、フォトリソグラフィによりレチクルのパターンを転写してパターニングする。レチクルを用いてパターンニングを行う方法は、上述したステッパ２１０を用い、レチクルに形成されてるパターンを転写して行う。レチクルには、コンタクトホール２４ｂと分断溝１４０とに対応する位置に透光パターンが形成されている。尚、図示しないがレチクルの構成は、図７に示すレチクル２２０とほぼ同一である。
【００７５】
その結果、フォトレジスト膜１５０には、素子基板領域１０毎の、コンタクトホール２４ｂに対応する位置、及び分断溝１４０に対応する位置が露光され、そこに露光孔１５０ａ、及び露光溝１５０ｂが形成される。
【００７６】
図５（ｍ）：大型基板１００を、ＤＩＰ式等によりウエットエッチング処理を行い、第３層間絶縁膜１９に対してコンタクトホール２４ｂ、及び分断溝１６０を開孔する。
【００７７】
図５（ｎ）：第３層間絶縁膜１９上に塗布されているフォトレジスト膜１５０を、上述したフォトレジスト膜１２０と同様、薬液を用いて除去し、除去後、所定に乾燥させる。 尚、他の層間絶縁膜１３，２５にも同様の工程で、コンタクトホール及び分断溝を形成する。
【００７８】
その結果、図９（ｂ）に示すように、大型基板１００上に積層された各層間絶縁膜１３，１４，１９，２５の、各素子基板領域１０の境界上に形成されるスクライブライン上には、レチクルに形成されている溝用透光パターン（２２２）に従い、大型基板１００を図の縦方向へ貫通する分断溝１８０が平行に複数本形成される。
【００７９】
各層間絶縁膜１３，１４，１９，２５が分断溝１８０にて複数に分断されているので、アニール処理の際に各層間絶縁膜１３，１４，１９，２５と大型基板１００との間に生じる応力歪みが緩和される。その結果、大型基板１００の反りが解消され、この大型基板１００から複数の素子基板１０を切り出した後も、各素子基板１０に反りが発生し難くなり、クラック発生等の製品不良を低減させることができる。
【００８０】
又、大型基板１００の反りが緩和されるため、配向膜１６に対して均一にラビング処理を施すことができるばかりでなく、後工程において、素子基板１０と対向基板２０との貼り合わせた場合に、両対向面間のギャップを均一化することができる。その結果、表示むら、或いは色むらの発生を有効に回避して、表示特性を向上させることができ、高い信頼性を得ることができる。
【００８１】
又、コンタクトホールを形成する工程において、分断溝１８０が同時に形成されるため、工程を増やす必要がなく、従来の工程と同一工程で形成することができるため、高い汎用性を得ることができる。
【００８２】
又、図１０〜図１３に本発明の第２形態を示す。尚、第１形態と同様の構成部分については、同一の符号を付して説明を省略する。
【００８３】
上述した第１形態の図７に示すレチクル２２０に形成されている溝用透光パターン２２２は、素子基板領域１０外側の一辺に形成されているが、本形態によるレチクル２３０は、図１０に示すように、素子基板領域１０の外側の互いに直角に交差する２辺（図においては、左辺と上辺）に溝用透光パターン２３２ａ，２３２ｂを形成したものである。この各溝用透光パターン２３２ａ，２３２ｂは、レチクル２３０をステップ移動させて隣の領域を露光させたとき、隣同士の溝用透光パターン２３２ａ或いは２３２ｂが互いに繋がる長さに形成されている。尚、素子基板１０の製造工程については、第１形態とほぼ同様であるため、説明を省略する。
【００８４】
本形態では、図１１に示すように、ステッパ２１０を順次ステップ移動させて、大型基板１００上のフォトレジスト膜（１２０）にレチクル２３０に形成されているパターンを投影するに際し、ステッパ２１０に設けられているレチクルブラインド２１６を操作して、大型基板１００のほぼ中央から十字状に分断溝１８０を形成するようにしたものである。
【００８５】
すなわち、ステッパ２１０を大型基板１００の略中央縦方向へステップ移動させて露光させるに際しては、レチクルブラインド２１６によってレチクル２３０の上辺側の溝用透光パターン２３２ｂを隠す。又、ステッパ２１０を大型基板１００の略中央横方向へステップ移動させて露光させるに際しては、レチクル２３０の左辺側の溝用透光パターン２３２ａをレチクルブラインド２１６によって隠す。それ以外の部分の露光に際しては、両溝用透光パターン２３２ａ，２３２ｂをレチクルブラインド２１６によって隠す。
【００８６】
その結果、大型基板１００上に積層される各層間絶縁膜（１３，１４，１９，２５）には、十字状の分断溝１８０が形成される。
【００８７】
各層間絶縁膜（１３，１４，１９，２５）を分断溝１８０により十字状に分断することで、大型基板１００の反りを充分に緩和させることができる。
【００８８】
この場合、ステッパ２１０の移動に際して、レチクルブラインド２１６を適宜操作することで、様々なパターンの分断溝１８０を形成することができる。図１２、図１３に分断溝１８０のパターンの一例を示す。
【００８９】
図１２には、二本の分断溝１８０を中央で交差する階段状に形成したものである。又、図１３には、図１１に示す十字状の分断溝１８０に加えて、そこから斜め方向へＬ字状の分断溝１８０を形成したものである。これら何れのパターンを採用しても、大型基板１００の反りを有効に緩和させることができる。この場合、各層間絶縁膜（１３，１４，１９，２５）毎に異なるパターンで分断溝１８０を形成するようにしても良く、或いは特定の層間絶縁膜に対してのみ分断溝１８０を形成しても良い。
【００９０】
更に、分断溝１８０を大型基板１００の略中央縦方向、或いは略中央横方向に１本だけ貫通させるようにしても良い。
【００９１】
大型基板１００に発生する反りの方向は、大型基板１００のサイズ、この大型基板１００に形成される素子基板１０の種類、大きさ、切り出し個数等に応じて相違するため、採用する分断溝１８０のパターンは大型基板１００に発生する反り具合に応じて最適なものを選択する。又、この分断溝１８０は、各素子基板１０の形成に支障を来さない領域であれば、スクライブライン上に無くても良い。
【００９２】
勿論、大型基板１００上に形成した層間絶縁膜に対し、溝用透光パターンを一括投影して露光させるようにしても良い。
【産業上の利用可能性】
【００９３】
本発明による電気光学装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置に限らず、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置適用することができる。
【図面の簡単な説明】
【００９４】
【図１】第１形態による素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図
【図２】同、一つの画素に着目した液晶装置の模式的断面図
【図３】同、大型基板に素子基板が形成されている状態を示す平面図
【図４】同、大型基板上に素子基板を製造する工程を示す工程図（その１）
【図５】同、大型基板上に素子基板を製造する工程を示す工程図（その２）
【図６】同、ステッパの概略構成図
【図７】同、レチクルの概略平面図
【図８】同、ステッパのステップ移動によってフォトレジスト膜にレチクルに形成されているパターンを投影する状態の説明図
【図９】同、（ａ）はレチクルのステップ移動により露光溝を形成する状態を示す説明図、（ｂ）は大型基板上の絶縁膜に露光溝により分断溝が形成された状態を示す平面図
【図１０】第２形態によるレチクルの概略平面図
【図１１】同、ステッパのステップ移動によってフォトレジスト膜にレチクルに形成されているパターンを投影する状態の説明図
【図１２】同、他の態様による図１１相当説明図
【図１３】同、別の態様による図１１相当の説明図
【符号の説明】
【００９５】
１…液晶装置、１ａ…半導体層、１０…素子基板（素子基板領域）、１３，１４，１９，２５…層間絶縁膜、１５…中間導電層、１５ｂ…第２中間導電層、２４ａ，２４ｂ，２６ａ，２６ｂ…コンタクトホール、３０…ＴＦＴ、５０…液晶、１００…大型基板、１２０，１４５，１５０…フォトレジスト膜、１２０ａ，１５０ａ…露光孔、１２０ｂ，１５０ｂ…露光溝、１４０，１６０，１８０…分断溝、２１０…ステッパ、２１６…レチクルブラインド、２１８…レチクルステージ、２２０，２３０…レチクル、２２１…ホール用透光パターン、２２２，２３２ａ，２３２ｂ…溝用透光パターン
【技術分野】
【０００１】
本発明は、複数の素子基板を形成する大型基板の製造工程における反りの発生を抑制する半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置に関する。
【背景技術】
【０００２】
従来から、各種の電気光学装置のうち、電気光学物質として液晶を用いた液晶装置は、投射型表示装置のライトバルブ、各種電子機器の表示装置などとして広い分野にわたって使用されている。ここで、液晶装置は、対向基板と電極基板としての素子基板との間に液晶層を挟持して構成される。対向基板は、基板上に対向電極が配置されて構成される。一方、素子基板は半導体装置に用いられる基板の一種であり、この素子基板上に、互いに交差する複数の走査線と複数のデータ線が配設されていると共に、これらの走査線とデータ線との交差部毎に、スイッチング素子及び画素電極が配置されて構成される。
【０００３】
詳細には、素子基板は、基板上にスイッチング素子が形成され、このスイッチング素子を覆うようにゲート絶縁膜が形成され、ゲート絶縁膜上に走査線が形成される。そして、スイッチング素子を覆うように第１層間絶縁膜が形成され、この第１層間絶縁膜上に、ゲート絶縁膜及び第１層間絶縁膜に形成されたコンタクトホールに対して電気的に接続されるデータ線が形成される。
【０００４】
更に、データ線を覆うように第２層間絶縁膜が形成され、この第２層間絶縁膜上に、ゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜に形成されたコンタクトホールを介してデータ線等と電気的に接続するＩＴＯ（Indium Tin Oxide）からなる画素電極が形成されて構成される。
【０００５】
各絶縁膜は、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて成膜され、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜で構成されている。
【特許文献１】特開２００３−１１００１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、層間絶縁膜を代表とする絶縁膜は、常圧又は減圧ＣＶＤ法等で成膜されるため、基板の略全体に形成される。そして、絶縁膜にコンタクトホールを形成するに際しては、先ず、絶縁膜を平坦化するために約９００℃前後の温度下でアニール処理を施す。次いで、絶縁膜上にレジスト膜を形成してパターニングを行った後、ウェットエッチング等のエッチングを行うことで、コンタクトホールを形成する。
【０００７】
アニール処理の際に絶縁膜と基板との間の応力バランスが崩れ、引張り応力、或いは圧縮応力により大型基板に反りが発生し易くなる。又、アニール処理後のエッチングによりコンタクトホールが形成されるため、このコンタクトホールにより絶縁膜にかかる応力を緩和し、大型基板の反りを緩和することも期待できるが、大型基板に形成されるコンタクトホールの総面積は、大型基板全体の面積に比し僅かであるため、大型基板の反りをなくすまでには至らない。
【０００８】
この大型基板の反りにより、素子基板が直ちに製品不良となるものではないが、反りの程度によっては、クラックが誘発される可能性がある。
【０００９】
例えば素子基板が液晶装置のＴＦＴ（Thin Film Transistor）を配置した基板（以下、「ＴＦＴ基板」と称する）である場合、大型基板の反りにより、大型基板上に塗布される配向膜に対してラビング処理を施す際に、均一に処理することが困難となる場合が考えられる。更に、対向基板との貼り合わせに際しては、対向基板と素子基板との対向面間に形成されるギャップが不均一となる場合が考えられる。その結果、若干の表示むら、或いは色むらが発生して表示特性が低下することが考えられる。
【００１０】
例えば、特許文献１（特開２００３−１１００７号公報）には、大型基板上での素子基板の製造工程において、先ず、絶縁膜を形成し、この絶縁膜にエッチングにより溝を形成した後、この溝を含む絶縁膜全体に形成する膜を、絶縁膜よりもストレスの小さいＳｉＯＣ膜とする技術が開示されている。
【００１１】
特許文献１に開示されている技術では、大型基板に形成した絶縁膜上に、この絶縁膜よりもストレスの小さいＳｉＯＣ膜を形成することで、絶縁膜とＳｉＯＣ膜の間に発生する応力を緩和し、大型基板の反りを低下するようにしているが、大型基板と絶縁膜との間に発生する応力を緩和することはできず、大型基板に発生する反りを完全に取り去ることはできない。
【００１２】
本発明は、上記事情に鑑み、大型基板と絶縁膜との間にかかる応力により生じる大型基板の反りを防止し、反りによるクラックの発生を低減し、基板を液晶装置のＴＦＴ基板として採用した場合には、良好な表示特性が得られるばかりでなく、製品不良を大幅に削減し、しかも高い信頼を得ることのできる半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため第１発明は、基板上に導電層と絶縁膜とが積層されて複数の素子基板が形成される半導体装置用基板において、互いに隣接する上記複数の素子基板領域の境界に重なる少なくとも１本の溝が上記絶縁膜の表面に形成されていることを特徴とする。
【００１４】
このような構成では、複数の素子基板が形成されている基板に成膜されている絶縁膜に対して、互いに隣接する複数の素子基板領域の境界に重なる少なくとも１本の溝を形成したので、この溝により絶縁膜が分断され、その結果、基板と絶縁膜との間に生じる応力が緩和され、基板の反りが解消され、製品不良を大幅に削減することができる。
【００１５】
第２発明は、第１発明に置いて、上記溝は上記半導体装置用基板の縁に達することを特徴とする。
【００１６】
このような構成では、複数の素子基板が形成されている基板に成膜されている絶縁膜に対して形成する溝を、基板の縁に達するようにしたので、この溝により絶縁膜をより確実に分断することができる。
【００１７】
第３発明は、第１或いは第２発明において、上記溝は設定間隔を開けて複数本が平行に形成されていることを特徴とする。又、第４発明は、第１或いは第２発明において、上記溝は十字状に形成されていることを特徴とする。更に、第５発明は、第１〜第４発明において、上記溝は階段状に形成されていることを特徴とする。
【００１８】
これらの構成では、基板上に複数本の溝を形成したので、基板と絶縁膜との間に生じる応力がより一層緩和される。
【００１９】
第６発明は、基板上に導電層と絶縁膜とを交互に積層して複数の素子基板を形成する半導体装置用基板の製造方法において、基板上に導電層を成膜する工程と、上記導電層上に該導電層を覆う絶縁膜を成膜する工程と、上記絶縁膜の上記素子基板の境界位置に上記基板の一端から他端へ貫通する少なくとも１本の溝を該絶縁膜の面に沿って形成する工程とを備えることを特徴とする。
【００２０】
このような構成では、絶縁膜に対して溝を直接形成するようにしたので、例えば絶縁膜にコンタクトホールを形成する際に溝を同時に形成することができ、製造工程の簡略化を実現することができる。
【００２１】
第７発明は、第６発明において、上記溝が、上記絶縁膜上に塗布したフォトレジスト膜に形成したパターンに従って形成されることを特徴とする。
【００２２】
このような構成では、溝をフォトレジストにて形成するようにしたので、例えば絶縁膜にコンタクトホールをフォトレジストにて形成する場合には、この溝を同時に形成することができるので、製造工程の簡略化を実現することができる。
【００２３】
第８発明は、第６或いは第７発明において、上記素子基板が上記基板上に複数形成され、上記溝は、互いに隣接する上記素子基板の境界位置に形成されることを特徴とする。
【００２４】
このような構成では、溝を互いに隣接する素子基板の境界位置に形成したので、各素子基板に影響を及ぼすことがない。
【００２５】
第９発明は、絶縁膜上にレジスト膜が塗布されている基板を相対的にステップ移動させながら、該基板上のレジスト膜に対してレチクルに形成されている透光パターンを順次投影して露光する縮小投影露光装置を備え、上記基板の絶縁膜に形成される該基板の一端から他端へ貫通する少なくとも１本の溝を、上記レチクルに形成した透光パターンのステップ移動により形成することを特徴とする。
【００２６】
このような構成では、縮小投影露光装置に備えられているレチクルに、基板の絶縁膜に形成される、基板の一端から他端へ貫通する少なくとも１本の溝を形成する透光パターンを形成したので、縮小投影露光装置のステップ移動により溝に対応するパターンを絶縁膜上に容易に形成することができる。
【００２７】
第１０発明は、第９発明において、上記レチクルには上記絶縁膜に形成する溝に対応する溝用透光パターンと該絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとが形成されていることを特徴とする。
【００２８】
このような構成では、レチクルに、絶縁膜に形成する溝に対応する溝用透光パターンと絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとを形成したので、この両者を１工程で同時に形成することができ、作業工程の簡略化が実現できる。
【００２９】
第１１発明は、第９或いは第１０発明において、上記レチクルには上記溝用透光パターンが直交する方向に２本形成されていることを特徴とする。又、第１１発明は、第１０発明において、上記溝用透光パターンは上記縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方がステップ移動毎に隠されて、上記絶縁膜上に設定パターンの上記溝を形成することを特徴とする。
【００３０】
これらの構成では、溝用透光パターンを、直交する方向に２本形成したので、この溝用透光パターンを縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方をステップ移動毎に隠すことで、絶縁膜に設定パターンの溝を少なくとも一本形成することができる。
【００３１】
第１３発明は、第１〜６の何れかに記載の半導体装置用基板に形成された素子基板を用いて電気光学装置を構成したので、素子基板に反りが発生せず、表示むら、色むらの少ない良好な表示特性を得ることができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面に基づいて本発明の一形態を説明する。図１〜図９に本発明の第１形態を示す。図１は素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図、図２は一つの画素に着目した液晶装置の模式的断面図である。
【００３３】
先ず、これらの図を参照して電気光学装置の代表である液晶装置１の構造について説明する。図１、図２に示すように、液晶装置１は、半導体装置を備える透明な素子基板（半導体装置用基板）１０と透明な対向基板２０との間に、電気光学物質としての液晶５０を封入して構成される。素子基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。素子基板１０上には画素を構成する画素電極等が、マトリクス状に配置される。
【００３４】
素子基板１０上の画素領域には、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置されている。ＴＦＴ(Thin Film Transistor)３０は走査線３ａのＯＮ信号によってＯＮとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することで、光を変調し、階調表示を可能にする。
【００３５】
次に、ひとつの画素に着目して液晶装置１の構成を詳しく説明する。図２に示すように、素子基板１０の対向基板２０に対向する側の面（以下、「表面」と称する）には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び絶縁膜としての第１層間絶縁膜１３を介してＬＤＤ（Lightly Doped Drain）構造をなすＴＦＴ３０が形成されている。又、溝１１によって、ＴＦＴ３０を配設した基板（ＴＦＴ基板）の液晶５０との境界面が平坦化される。
【００３６】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａと、この半導体層１ａ上にゲート絶縁膜２を介して設けたゲート電極をなす走査線３ａとを有している。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００３７】
又、データ線６ａ及び走査線３ａは、画素電極９ａの縦横の境界に沿って各々配設されている。一方、下側遮光膜１２は、反射光がＴＦＴ３０のチャネル領域１ａ'、ソース領域１ｄ及びドレイン領域１ｅに入射することを防止するものであり、各データ線６ａ及び走査線３ａに沿い、各画素に対応して格子状に配設されている。
【００３８】
又、ＴＦＴ３０上には絶縁膜としての第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上に、走査線３ａ及びデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。
【００３９】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。
【００４０】
容量線１８は、上部容量電極１８ａと遮光層１８ｂの積層膜構造であり、第１中間導電層１５に対し、誘電体膜１７を介して対向配置されることで蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。更に、半導体層１ａに比較的近接した位置に中間導電層１５が形成されており、光の乱反射を効率よく防止することができる。
【００４１】
尚、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。又、第１中間導電層１５は、画素電位側容量電極としての機能及び光吸収層としての機能を有すると共に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を有する。更に、容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
【００４２】
又、データ線６ａとソース領域１ｄを電気的に接続するために、第２中間導電層１５ｂが形成されている。この第２中間導電層１５ｂは、第１中間導電層１５と同一層で形成されており、第２層間絶縁膜１４及びゲート絶縁膜２を貫通する、コンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００４３】
又、容量線１８上に絶縁膜としての第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にデータ線６ａが積層される。データ線６ａは、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。
【００４４】
更に、データ線６ａ上に絶縁膜としての第４層間絶縁膜２５を介して画素電極９ａが積層され、この画素電極９ａが、第４層間絶縁膜２５、第３層間絶縁膜１９、誘電体膜１７を貫通するコンタクトホール２６ｂを介して第１中間導電層１５に電気的に接続される。又、第１中間導電層１５が、第２層間絶縁膜１４及びゲート絶縁膜２を貫通するコンタクトホール２６ａを介して、ドレイン領域１ｅに電気的に接続される。画素電極９ａ上には、所定方向にラビング処理された配向膜１６が積層されている。
【００４５】
走査線３ａ（ゲート電極）にＯＮ信号が供給されると、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００４６】
尚、素子基板１０の表面に形成されている各層間絶縁膜１３，１４，１９，２５は、素子基板１０の表面のほぼ全域にわたって形成されている。又、この各第１層間絶縁膜１３，１４，１９，２５に形成されているコンタクトホール２４ａ，２４ｂ，２６ａ，２６ｂの、各層間絶縁膜１３，１４，１９，２５に占める面積の割合は僅かである。
【００４７】
又、対向基板２０には、素子基板１０のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。又、第１遮光膜２３上に、対向電極（共通電極）２１が対向基板２０全面にわたって形成されている。更に、対向電極２１上に、所定方向にラビング処理された配向膜２２が積層されている。
【００４８】
又、図１に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。更に、遮光膜４２の外側の領域で、且つ、素子基板１０と対向基板２０との間に、液晶５０を封入するシール材４１が形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、素子基板１０と対向基板２０とを相互に固着する。シール材４１は、素子基板１０の１辺の一部において欠落しており、この欠落部位と、その上下に張り合わされている両基板１０，２０とで、液晶注入口７８が形成される。この液晶注入口７８は、シール材４１で区画された内部に液晶５０を注入するためのもので、液晶５０の注入が完了した後は、封止材７９で封止される。
【００４９】
又、素子基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２が素子基板１０の外側一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。素子基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。又、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００５０】
このように、スイッチング素子等を構成する素子基板１０は、ガラス又は石英等からなる基板上に、所定のパターンを有する半導体層等の導電層と、それを覆う絶縁膜（層間絶縁膜）とを交互に積層して形成され、更に、各導電層間は、絶縁膜に形成するコンタクトホールを介して電気的に接続される。
【００５１】
又、図３に示すように、各素子基板１０は、多数枚取りできる大型基板１００の状態で製造される。そして、大型基板１００に形成された各素子基板１０の境界を、スクライブ法、ダイシング法、レーザカット法等により切り出して、チップ状の素子基板１０を形成する。尚、以下においては、大型基板１００上の、素子基板１０が切り出される領域（以下「素子基板領域」と称する）に、素子基板１０と同一の符号（１０）を付して説明を簡略化する。
【００５２】
次に、図４、図５の工程図を参照しながら、各素子基板１０を切り出す前の大型基板の状態での素子基板１０の製造工程について説明する。尚、上述したように、素子基板１０は、所定のパターンとなる半導体層等の導電層と、それを覆う絶縁膜とを交互に成膜する多層構造を有しており、各成膜工程は殆ど同一であるため、以下においては、半導体層１ａ等から成るＴＦＴ３０を覆う第２層間絶縁膜１４、第２中間導電層１５ｂ、及びこの第２中間導電層１５ｂを覆う第３層間絶縁膜１９との成形工程を例示して説明する。
【００５３】
図４（ａ）：大型基板１００上に、ＴＦＴ３０を所定に形成後、このＴＦＴ３０上に、減圧ＣＶＤ法等により、ＮＳＧ膜等のシリコン系膜からなる第２層間絶縁膜１４を成膜する。次いで、第２層間絶縁膜１４を平坦化するために約９００℃前後の温度下でアニール処理を施す。
【００５４】
そして、第２層間絶縁膜１４にコンタクトホール２４ａ、及び、スクライブライン上に分断溝１４０を形成するために、その表面にフォトレジスト膜１２０を塗布する。尚、スクライブラインは、各素子基板領域１０の境界線上に形成されており、このスクライブラインに沿って、上述したスクライブ法等により、大型基板１００を切り出して、チップ状の素子基板１０が形成される。
【００５５】
図４（ｂ）：フォトリソグラフィによりレチクル（「露光マスク」とも称する）のパターンをフォトレジスト膜１２０に転写してパターニングする。レチクルを用いてパターンニングを行う方法として、ステッパ方式がある。ステッパ方式は、大型基板１００全体を一度に露光せず、１つ或いは数個の素子基板領域１０に分けて繰り返し露光するもので、レチクルには、一度に露光する分の素子基板領域１０が形成されている。
【００５６】
ここで、図６〜図８に基づいて、ステッパ方式の露光について説明する。図６に一般的なステッパ（縮小投影露光装置）２１０の概略図を示す。
【００５７】
高圧水銀ランプ等の発光体２１１ａを備える光源２１１から放射される紫外線は、第１のコンデンサレンズ２１２を透過して干渉フィルタ２１３により特定波長（たとえばｉ線）に選別された後、フライアイレンズ２１４に入射されて面内照度を均一化される。その後、フライアイレンズ２１４から出射された紫外線は、第２のコンデンサレンズ２１５、レチクルブラインド（「マスキングブレード」とも称する）２１６、第３のコンデンサレンズ２１７、レチクルステージ２１８、縮小投影レンズ２１９を順次透過し、最終的に、ステージ２００に載置されている大型基板１００上のフォトレジスト膜１２０に、レチクルステージ２１８に載置されているレチクル２２０（図７参照）に形成されているパターンが縮小投影される。
【００５８】
尚、レチクルブラインド２１６は、光路上に開口部を有しており、この開口部の開口をレチクルのパターンに併せて設定することで、不要な部分の露光を抑制することができる。
【００５９】
そして、このステッパ２１０を順次ステップ移動させることで、全ての素子基板領域１０にコンタクトホール２４ａ、及び分断溝１４０を形成する。図７に示すように、レチクル２２０は、ガラス基板をベースとしており、その上面にクロム等の遮光膜（ハッチングで示す部分）が塗布されており、素子基板領域１０に形成すべきコンタクトホール２４ａ、分断溝１４０を拡大したホール用透光パターン２２１及び溝用透光パターン２２２が各々形成されている。
【００６０】
尚、本形態では、１つのレチクル２２０に１つの素子基板領域１０に対応するパターンが形成されているが、１つのレチクル２２０に複数の素子基板領域１０に対応するパターンが形成されていても良い。又、図７の一点鎖線で示す素子基板領域１０は、説明の便宜上記載しているだけであり、実際のレチクル２２０には形成されていない。
【００６１】
本形態による、レチクル２２０に形成されている溝用透光パターン２２２は、素子基板領域１０の外側の一辺（図においては、左辺）であって、互いに隣接する素子基板領域１０の境界上、すなわち、スクライブラインに対応する位置に形成されていると共に、レチクル２２０をステップ移動させて隣の領域を露光させたとき、隣同士の溝用透光パターン２２２が互いに繋がる長さに形成されている。
【００６２】
そして、図８に示すように、ステッパ２１０を順次ステップ移動させて、大型基板１００上のフォトレジスト膜１２０にレチクル２２０に形成されているパターンを投影すると、フォトレジスト膜１２０の、素子基板領域１０毎に、コンタクトホール２４ａに対応する位置、及び分断溝１４０に対応する位置が露光されて、そこに露光孔１２０ａ、及び露光溝１２０ｂが形成される。
【００６３】
図９（ａ）に示すように、ステッパ２１０は、製品となる素子基板領域１０に対応する通常の領域以外に、ハッチングで示すように、露光溝１２０ｂを大型基板１００の端から端まで縦貫させる位置までステップ移動させて順次露光させる。その結果、大型基板１００のフォトレジスト膜１２０には、縦方向のスクライブラインに沿って、一端から他端まで貫通された露光溝１２０ｂが形成される。
【００６４】
このようにして、図４（ｂ）に示すように、フォトレジスト膜１２０に、ステッパ２１０を用いて露光孔１２０ａ、及び露光溝１２０ｂを所定に形成した後、図４（ｃ）の工程を行う。
【００６５】
図４（ｃ）：大型基板１００をエッチング液に浸漬してウエットエッチング処理を行い、第２層間絶縁膜１４に対してコンタクトホール２４ａ、及び分断溝１４０を開孔する。尚、ウエットエッチング処理としては、ＤＩＰ式等がある。
【００６６】
図４（ｄ）：第２層間絶縁膜１４上に塗布されているフォトレジスト膜１２０を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液、又はアセトン、エタノール、トルエン等の薬液を用いて除去し、除去後、所定に乾燥させる。
【００６７】
図４（ｅ）：第２層間絶縁膜１４上に第２中間導電層１５ｂとなるＡｌ合金等の導電層をスパッタリング法等で形成する。
【００６８】
図４（ｆ）：第２中間導電層１５ｂとなる導電層上に、フォトレジスト膜１４５を塗布する。
【００６９】
図４（ｇ）：フォトレジスト膜１２０をパターンニングする。パターンニングの方法は上述したステッパ方式によって行われる。尚、同図に示すように、フォトレジスト膜１２０の分断溝１４０に対応する部分は露光されている。
【００７０】
図４（ｈ）：大型基板１００を、ＤＩＰ式等によりエッチング液に浸漬してウエットエッチング処理を行い、余分な導電層を除去し、各素子基板領域１０毎に第２中間導電層１５ｂを形成する。従って、同図に示すように、分断溝１４０に装填された導電層も除去される。
【００７１】
図５（ｉ）：第２中間導電層１５ｂ上に塗布されているフォトレジスト膜１４５を、上述したフォトレジスト膜１２０と同様、薬液を用いて除去し、除去後、所定に乾燥させる。
【００７２】
図５（ｊ）：第２中間導電層１５ｂ上にＮＳＧ膜等のシリコン系膜からなる第３層間絶縁膜１９を成膜する。次いで、第３層間絶縁膜１９を約９００℃前後の温度下でアニール処理し平坦化する。
【００７３】
図５（ｋ）：第３層間絶縁膜１９上にフォトレジスト膜１５０を塗布する。
【００７４】
図５（ｌ）：フォトレジスト膜１５０に、フォトリソグラフィによりレチクルのパターンを転写してパターニングする。レチクルを用いてパターンニングを行う方法は、上述したステッパ２１０を用い、レチクルに形成されてるパターンを転写して行う。レチクルには、コンタクトホール２４ｂと分断溝１４０とに対応する位置に透光パターンが形成されている。尚、図示しないがレチクルの構成は、図７に示すレチクル２２０とほぼ同一である。
【００７５】
その結果、フォトレジスト膜１５０には、素子基板領域１０毎の、コンタクトホール２４ｂに対応する位置、及び分断溝１４０に対応する位置が露光され、そこに露光孔１５０ａ、及び露光溝１５０ｂが形成される。
【００７６】
図５（ｍ）：大型基板１００を、ＤＩＰ式等によりウエットエッチング処理を行い、第３層間絶縁膜１９に対してコンタクトホール２４ｂ、及び分断溝１６０を開孔する。
【００７７】
図５（ｎ）：第３層間絶縁膜１９上に塗布されているフォトレジスト膜１５０を、上述したフォトレジスト膜１２０と同様、薬液を用いて除去し、除去後、所定に乾燥させる。 尚、他の層間絶縁膜１３，２５にも同様の工程で、コンタクトホール及び分断溝を形成する。
【００７８】
その結果、図９（ｂ）に示すように、大型基板１００上に積層された各層間絶縁膜１３，１４，１９，２５の、各素子基板領域１０の境界上に形成されるスクライブライン上には、レチクルに形成されている溝用透光パターン（２２２）に従い、大型基板１００を図の縦方向へ貫通する分断溝１８０が平行に複数本形成される。
【００７９】
各層間絶縁膜１３，１４，１９，２５が分断溝１８０にて複数に分断されているので、アニール処理の際に各層間絶縁膜１３，１４，１９，２５と大型基板１００との間に生じる応力歪みが緩和される。その結果、大型基板１００の反りが解消され、この大型基板１００から複数の素子基板１０を切り出した後も、各素子基板１０に反りが発生し難くなり、クラック発生等の製品不良を低減させることができる。
【００８０】
又、大型基板１００の反りが緩和されるため、配向膜１６に対して均一にラビング処理を施すことができるばかりでなく、後工程において、素子基板１０と対向基板２０との貼り合わせた場合に、両対向面間のギャップを均一化することができる。その結果、表示むら、或いは色むらの発生を有効に回避して、表示特性を向上させることができ、高い信頼性を得ることができる。
【００８１】
又、コンタクトホールを形成する工程において、分断溝１８０が同時に形成されるため、工程を増やす必要がなく、従来の工程と同一工程で形成することができるため、高い汎用性を得ることができる。
【００８２】
又、図１０〜図１３に本発明の第２形態を示す。尚、第１形態と同様の構成部分については、同一の符号を付して説明を省略する。
【００８３】
上述した第１形態の図７に示すレチクル２２０に形成されている溝用透光パターン２２２は、素子基板領域１０外側の一辺に形成されているが、本形態によるレチクル２３０は、図１０に示すように、素子基板領域１０の外側の互いに直角に交差する２辺（図においては、左辺と上辺）に溝用透光パターン２３２ａ，２３２ｂを形成したものである。この各溝用透光パターン２３２ａ，２３２ｂは、レチクル２３０をステップ移動させて隣の領域を露光させたとき、隣同士の溝用透光パターン２３２ａ或いは２３２ｂが互いに繋がる長さに形成されている。尚、素子基板１０の製造工程については、第１形態とほぼ同様であるため、説明を省略する。
【００８４】
本形態では、図１１に示すように、ステッパ２１０を順次ステップ移動させて、大型基板１００上のフォトレジスト膜（１２０）にレチクル２３０に形成されているパターンを投影するに際し、ステッパ２１０に設けられているレチクルブラインド２１６を操作して、大型基板１００のほぼ中央から十字状に分断溝１８０を形成するようにしたものである。
【００８５】
すなわち、ステッパ２１０を大型基板１００の略中央縦方向へステップ移動させて露光させるに際しては、レチクルブラインド２１６によってレチクル２３０の上辺側の溝用透光パターン２３２ｂを隠す。又、ステッパ２１０を大型基板１００の略中央横方向へステップ移動させて露光させるに際しては、レチクル２３０の左辺側の溝用透光パターン２３２ａをレチクルブラインド２１６によって隠す。それ以外の部分の露光に際しては、両溝用透光パターン２３２ａ，２３２ｂをレチクルブラインド２１６によって隠す。
【００８６】
その結果、大型基板１００上に積層される各層間絶縁膜（１３，１４，１９，２５）には、十字状の分断溝１８０が形成される。
【００８７】
各層間絶縁膜（１３，１４，１９，２５）を分断溝１８０により十字状に分断することで、大型基板１００の反りを充分に緩和させることができる。
【００８８】
この場合、ステッパ２１０の移動に際して、レチクルブラインド２１６を適宜操作することで、様々なパターンの分断溝１８０を形成することができる。図１２、図１３に分断溝１８０のパターンの一例を示す。
【００８９】
図１２には、二本の分断溝１８０を中央で交差する階段状に形成したものである。又、図１３には、図１１に示す十字状の分断溝１８０に加えて、そこから斜め方向へＬ字状の分断溝１８０を形成したものである。これら何れのパターンを採用しても、大型基板１００の反りを有効に緩和させることができる。この場合、各層間絶縁膜（１３，１４，１９，２５）毎に異なるパターンで分断溝１８０を形成するようにしても良く、或いは特定の層間絶縁膜に対してのみ分断溝１８０を形成しても良い。
【００９０】
更に、分断溝１８０を大型基板１００の略中央縦方向、或いは略中央横方向に１本だけ貫通させるようにしても良い。
【００９１】
大型基板１００に発生する反りの方向は、大型基板１００のサイズ、この大型基板１００に形成される素子基板１０の種類、大きさ、切り出し個数等に応じて相違するため、採用する分断溝１８０のパターンは大型基板１００に発生する反り具合に応じて最適なものを選択する。又、この分断溝１８０は、各素子基板１０の形成に支障を来さない領域であれば、スクライブライン上に無くても良い。
【００９２】
勿論、大型基板１００上に形成した層間絶縁膜に対し、溝用透光パターンを一括投影して露光させるようにしても良い。
【産業上の利用可能性】
【００９３】
本発明による電気光学装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置に限らず、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置適用することができる。
【図面の簡単な説明】
【００９４】
【図１】第１形態による素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図
【図２】同、一つの画素に着目した液晶装置の模式的断面図
【図３】同、大型基板に素子基板が形成されている状態を示す平面図
【図４】同、大型基板上に素子基板を製造する工程を示す工程図（その１）
【図５】同、大型基板上に素子基板を製造する工程を示す工程図（その２）
【図６】同、ステッパの概略構成図
【図７】同、レチクルの概略平面図
【図８】同、ステッパのステップ移動によってフォトレジスト膜にレチクルに形成されているパターンを投影する状態の説明図
【図９】同、（ａ）はレチクルのステップ移動により露光溝を形成する状態を示す説明図、（ｂ）は大型基板上の絶縁膜に露光溝により分断溝が形成された状態を示す平面図
【図１０】第２形態によるレチクルの概略平面図
【図１１】同、ステッパのステップ移動によってフォトレジスト膜にレチクルに形成されているパターンを投影する状態の説明図
【図１２】同、他の態様による図１１相当説明図
【図１３】同、別の態様による図１１相当の説明図
【符号の説明】
【００９５】
１…液晶装置、１ａ…半導体層、１０…素子基板（素子基板領域）、１３，１４，１９，２５…層間絶縁膜、１５…中間導電層、１５ｂ…第２中間導電層、２４ａ，２４ｂ，２６ａ，２６ｂ…コンタクトホール、３０…ＴＦＴ、５０…液晶、１００…大型基板、１２０，１４５，１５０…フォトレジスト膜、１２０ａ，１５０ａ…露光孔、１２０ｂ，１５０ｂ…露光溝、１４０，１６０，１８０…分断溝、２１０…ステッパ、２１６…レチクルブラインド、２１８…レチクルステージ、２２０，２３０…レチクル、２２１…ホール用透光パターン、２２２，２３２ａ，２３２ｂ…溝用透光パターン
【特許請求の範囲】
【請求項１】
基板上に導電層と絶縁膜とが積層されて複数の素子基板が形成される半導体装置用基板において、
互いに隣接する上記複数の素子基板領域の境界に重なる少なくとも１本の溝が上記絶縁膜の表面に形成されていることを特徴とする半導体装置用基板。
【請求項２】
上記溝は上記半導体装置用基板の縁に達することを特徴とする請求項１に記載の半導体装置用基板。
【請求項３】
上記溝は設定間隔を開けて複数本が平行に形成されていることを特徴とする請求項１或いは２記載の半導体装置用基板。
【請求項４】
上記溝は十字状に形成されていることを特徴とする請求項１或いは２記載の半導体装置用基板。
【請求項５】
上記溝は階段状に形成されていることを特徴とする請求項１〜４の何れかに記載の半導体装置用基板。
【請求項６】
基板上に導電層と絶縁膜とを交互に積層して複数の素子基板を形成する半導体装置用基板の製造方法において、
基板上に導電層を成膜する工程と、
上記導電層上に該導電層を覆う絶縁膜を成膜する工程と、
上記絶縁膜の上記素子基板の境界位置に上記基板の一端から他端へ貫通する少なくとも１本の溝を該絶縁膜の面に沿って形成する工程と
を備えることを特徴とする半導体装置用基板の製造方法。
【請求項７】
上記溝が、上記絶縁膜上に塗布したフォトレジスト膜に形成したパターンに従って形成されることを特徴とする請求項６記載の半導体装置用基板の製造方法。
【請求項８】
上記素子基板が上記基板上に複数形成され、
上記溝は、互いに隣接する上記素子基板の境界位置に形成されることを特徴とする請求項６或いは７記載の半導体装置用基板の製造方法。
【請求項９】
絶縁膜上にレジスト膜が塗布されている基板を相対的にステップ移動させながら、該基板上のレジスト膜に対してレチクルに形成されている透光パターンを順次投影して露光する縮小投影露光装置を備え、
上記基板の絶縁膜に形成される該基板の一端から他端へ貫通する少なくとも１本の溝を、上記レチクルに形成した透光パターンのステップ移動により形成することを特徴とする半導体装置用基板の製造装置。
【請求項１０】
上記レチクルには上記絶縁膜に形成する溝に対応する溝用透光パターンと該絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとが形成されていることを特徴とする請求項９記載の半導体装置用基板の製造装置。
【請求項１１】
上記レチクルには上記溝用透光パターンが直交する方向に２本形成されていることを特徴とする請求項９或いは１０記載の半導体装置用基板の製造装置。
【請求項１２】
上記溝用透光パターンは上記縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方がステップ移動毎に隠されて、上記絶縁膜上に設定パターンの上記溝を形成することを特徴とする請求項１１記載の半導体装置用基板の製造装置。
【請求項１３】
請求項１〜６の何れかに記載の半導体装置用基板に形成された素子基板を用いて構成されることを特徴とする電気光学装置。
【請求項１】
基板上に導電層と絶縁膜とが積層されて複数の素子基板が形成される半導体装置用基板において、
互いに隣接する上記複数の素子基板領域の境界に重なる少なくとも１本の溝が上記絶縁膜の表面に形成されていることを特徴とする半導体装置用基板。
【請求項２】
上記溝は上記半導体装置用基板の縁に達することを特徴とする請求項１に記載の半導体装置用基板。
【請求項３】
上記溝は設定間隔を開けて複数本が平行に形成されていることを特徴とする請求項１或いは２記載の半導体装置用基板。
【請求項４】
上記溝は十字状に形成されていることを特徴とする請求項１或いは２記載の半導体装置用基板。
【請求項５】
上記溝は階段状に形成されていることを特徴とする請求項１〜４の何れかに記載の半導体装置用基板。
【請求項６】
基板上に導電層と絶縁膜とを交互に積層して複数の素子基板を形成する半導体装置用基板の製造方法において、
基板上に導電層を成膜する工程と、
上記導電層上に該導電層を覆う絶縁膜を成膜する工程と、
上記絶縁膜の上記素子基板の境界位置に上記基板の一端から他端へ貫通する少なくとも１本の溝を該絶縁膜の面に沿って形成する工程と
を備えることを特徴とする半導体装置用基板の製造方法。
【請求項７】
上記溝が、上記絶縁膜上に塗布したフォトレジスト膜に形成したパターンに従って形成されることを特徴とする請求項６記載の半導体装置用基板の製造方法。
【請求項８】
上記素子基板が上記基板上に複数形成され、
上記溝は、互いに隣接する上記素子基板の境界位置に形成されることを特徴とする請求項６或いは７記載の半導体装置用基板の製造方法。
【請求項９】
絶縁膜上にレジスト膜が塗布されている基板を相対的にステップ移動させながら、該基板上のレジスト膜に対してレチクルに形成されている透光パターンを順次投影して露光する縮小投影露光装置を備え、
上記基板の絶縁膜に形成される該基板の一端から他端へ貫通する少なくとも１本の溝を、上記レチクルに形成した透光パターンのステップ移動により形成することを特徴とする半導体装置用基板の製造装置。
【請求項１０】
上記レチクルには上記絶縁膜に形成する溝に対応する溝用透光パターンと該絶縁膜に形成するコンタクトホールに対応するホール用透光パターンとが形成されていることを特徴とする請求項９記載の半導体装置用基板の製造装置。
【請求項１１】
上記レチクルには上記溝用透光パターンが直交する方向に２本形成されていることを特徴とする請求項９或いは１０記載の半導体装置用基板の製造装置。
【請求項１２】
上記溝用透光パターンは上記縮小投影露光装置に備えられているレチクルブラインドにて一方又は双方がステップ移動毎に隠されて、上記絶縁膜上に設定パターンの上記溝を形成することを特徴とする請求項１１記載の半導体装置用基板の製造装置。
【請求項１３】
請求項１〜６の何れかに記載の半導体装置用基板に形成された素子基板を用いて構成されることを特徴とする電気光学装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−３０８３０（Ｐ２００６−３０８３０Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２１２６１１（Ｐ２００４−２１２６１１）
【出願日】平成１６年７月２１日（２００４．７．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月２１日（２００４．７．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]