【課題】信頼性の劣化及び素子のばらつきを抑制しつつ、所望の閾値電圧を実現する。
【解決手段】実施形態による複数の閾値電圧を有する半導体装置５００は、基板５０２と、第１の閾値電圧を有する基板上の第１のトランジスタ５１０と、第２の閾値電圧を有する基板上の第２のトランジスタ５３０とを具備する。第１のトランジスタは、基板の第１のチャネル領域上に形成された第１の界面層５１６と、第１の界面層上に形成された第１のゲート誘電体層５１８と、第１のゲート誘電体層上に形成された第１のゲート電極５２０，５２２とを具備する。第２のトランジスタは、基板の第２のチャネル領域上に形成された第２の界面層５３６と、第２の界面層上に形成された第２のゲート誘電体層５３８と、第２のゲート誘電体層上に形成された第２のゲート電極５４０，５４２とを具備する。第２の界面層は第１の界面層内になくかつＳｉ、Ｏ及びＮと異なる添加元素を有する。第１及び第２の閾値電圧は異なる。第１及び第２のトランジスタは同一の導電型である。 （もっと読む）

【課題】ＣＭＯＳトランジスタにおいて、ボロンの染み出しを抑制して閾値電圧を安定させると共に、ノイズを低減できるようにした半導体装置及びその製造方法を提供する。
【解決手段】ＣＭＯＳトランジスタをシリコン基板１上に備える半導体装置であって、
シリコン基板１上に設けられ、窒素とフッ素とを含有するシリコン酸化膜からなるゲート酸化膜５と、ゲート酸化膜５上に設けられ、ポリシリコンからなるゲート電極７、８と、を有し、ゲート酸化膜５中のゲート電極７、８近傍の位置に窒素濃度のピークがあり、ゲート酸化膜５とシリコン基板１との界面付近の窒素濃度は０．５atom％以下であり、ゲート酸化膜５中におけるフッ素濃度は１atom％以上であり、当該フッ素によりゲート酸化膜５とシリコン基板１との界面のダングリングボンドが終端化されている。 （もっと読む）

【課題】ゲート絶縁膜の形成を１０００℃以上で行う場合に、Ｇｒｏｗ−ｉｎ欠陥の発生の抑制と、ＢＭＤを用いたゲッタリング効果の向上を両立させる。
【解決手段】初期状態での酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下の半導体基板に素子分離領域３を形成し、ゲート絶縁膜５ａを１０００℃以上の熱酸化により形成した後、酸素をイオン注入して熱処理することで、ＢＭＤ層３０を素子分離領域３の底面よりも下方に形成する。 （もっと読む）

【課題】高品質な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板と、基板上に形成される半導体領域、半導体領域内に形成され、互いに分離されているソース領域及びドレイン領域、半導体領域内に形成され、ソース領域及びドレイン領域を分離するチャネル領域、チャネル領域上に形成され、１×１０^１９ａｔｏｍｓ／ｃｍ^２よりも大きいピーク濃度で、Ｓｉ、Ｏ、またはＮとは異なる少なくとも一つの要素を有する界面酸化層、及び界面酸化層上に形成され、実質的に界面酸化層に隣接する深さでｈｉｇｈ―ｋ／界面酸化層接合面を有するｈｉｇｈ―ｋ絶縁層を有するＭＯＳ（metal-oxide-semiconductor）トランジスタを備え、少なくとも一つの要素のピーク濃度の少なくとも一つの深さは、実質的にｈｉｇｈ―ｋ／界面酸化層接合面よりも下に位置する。 （もっと読む）

【課題】チャネル移動度と閾値電圧とのトレードオフの関係を打破し、チャネル移動度を向上させ、かつ、閾値電圧の低下を抑えた炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】この発明に係る炭化珪素半導体装置１ａの製造方法は、炭化珪素エピタキシャル層６を有する炭化珪素基板２の炭化珪素エピタキシャル層６上に、リンをドープした多結晶珪素膜１８を形成する工程と、多結晶珪素膜１８を熱酸化してゲート絶縁膜１２を形成する工程と、を備えた。 （もっと読む）

【課題】調整用金属を含む高誘電率膜を有するゲート絶縁膜を備えたＭＩＳトランジスタを有する半導体装置において、ＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】半導体装置は、ＭＩＳトランジスタｎＴｒを備えている。ＭＩＳトランジスタは、半導体基板１０における素子分離領域１１に囲まれた活性領域１０ａと、活性領域及び素子分離領域上に形成され、高誘電率膜１５ａを有するゲート絶縁膜１６ａと、ゲート絶縁膜上に形成されたゲート電極１９ａとを備えている。ゲート絶縁膜における素子分離領域上に位置する部分のうち、少なくとも一部分には、窒化領域２０ｘ，２０ｙが設けられている。窒化領域２０ｘ，２０ｙに含まれる窒素の窒素濃度をｎ１，ｎ２とし、ゲート絶縁膜における活性領域上に位置する部分に含まれる窒素の窒素濃度をｎとしたとき、ｎ１＞ｎ、且つ、ｎ２＞ｎの関係式が成り立っている。 （もっと読む）

【課題】工数を大幅に増加せず且つ高誘電体からなるゲート絶縁膜にダメージを与えることがない、仕事関数変更用金属不純物膜の効果を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｐ型活性領域１１０と、ｐ型活性領域１１０の上に形成されたゲート絶縁膜１５０と、ゲート絶縁膜１５０の上に形成されたゲート電極１０６とを有している。ゲート絶縁膜１５０は、二酸化シリコンよりも大きい誘電率を有する高誘電体膜１０３と、高誘電体膜１０３の上に形成され、炭素を含む炭素含有膜１０４とを有している。高誘電体膜１０３及び炭素含有膜１０４は、第１の金属としてランタン又はマグネシウムを含み、ゲート電極１０６は、第２の金属を含む。 （もっと読む）

【課題】エンハンスメントモードのＩＩＩ族窒化物トランジスタを提供する。
【解決手段】第１のＩＩＩ族窒化物体１１０と第２のＩＩＩ族窒化物体１１２との間に形成されているとともに二次元電子ガスを有している伝導チャネルを具えるＩＩＩ族窒化物トランジスタ１００において、伝導チャネルに中断領域を生ぜしめるために電荷を内部に閉じ込めた少なくとも１つのゲート誘電体層１２５と、伝導チャネルの中断領域を復元するように作用しうるゲート電極１２３とを具える。 （もっと読む）

【課題】 ＤＭＯＳトランジスタのオン抵抗のバラツキをなくすために、チャネル抵抗のバラツキが生じない製造方法を提供する。
【解決手段】 半導体基板上に第１ボディー領域を形成した後、ゲート酸化膜上にゲート電極膜を積層する。第２ボディー領域を形成するためフォトレジストをマスクとして使用し、開口を形成する。本発明は、フォトレジストを残したまま開口内に不純物イオンを注入し、チャネル領域を構成する第２ボディー領域を形成する。さらに同じマスクを使用して第１ソース領域を形成する。次に、ゲート電極を形成し、サイドスペーサーを形成した後、第２ソース領域とドレイン領域とを同時に形成する。 （もっと読む）

【課題】ノーマリオフ動作を達成し、十分なチャネル電流が得られ、かつ、しきい値電圧制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供する。
【解決手段】ＧａＮ層１０とＡｌＧａＮ層１１のヘテロ接合界面をチャネルとする電界効果トランジスタにおいて、負の電荷を有する第三の層４０をゲート電極３４下のゲート絶縁膜３１中に設けるとともに、ヘテロ接合を形成する窒化物半導体内にフッ素イオンＦ⁻等の負のイオン４１を注入する。第三の層４０はＣｌ⁻等の負のイオンが注入される。ゲート絶縁膜３１中およびＡｌＧａＮ層１１中に適量の負のイオンを注入することにより、しきい値電圧が上がりノーマリオフ動作を確実に達成するとともに、十分なチャネル電流が得られる。 （もっと読む）

【課題】ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡
散するのを抑制し、ソース・ドレイン領域の不純物イオンが部分的にチャネル領
域方向に異常拡散するのを防ぐ。
【解決手段】ゲート絶縁膜３上に、ポリシリコン膜４を被着してゲート電極５
パターンにパターンニングした後、ソース・ドレイン領域９を形成する前に、窒
素を含む雰囲気中で窒化処理を行って、ゲート電極５端部付近のゲート絶縁膜３
中に新たに窒素を導入する。または、ゲート電極５のパターンニング後、ソース
・ドレイン領域９を形成する前に、酸化処理を行うことによってゲート電極５の
パターンニングの際に生じるダメージや汚染の一部を酸化膜中に取り込んで基板
から除去する。その後、窒化処理を行うことにより、酸化処理によってゲート電
極５端部付近に形成され、ダメージを含む酸化膜に積極的に窒素を導入する。 （もっと読む）

【課題】ゲート絶縁膜とゲート電極との間の界面層にカーボン層を導入して、低い閾値電圧を実現している例では、カーボン層中のカーボンはＳｉ半導体基板中に入り、欠陥準位を形成するため、ＥＷＦが不安定であった。本発明は上記問題点を解決するためになされたもので、ｐ−ｍｅｔａｌを用いたＭＩＳ型半導体装置において、ＥＷＦを安定して増加させることが可能な半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基１０上に形成された絶縁膜２０と、絶縁膜２０上に形成され、且つ、ＣＮ基又はＣＯ基を含む界面層３０と、界面層３０上に形成された金属層４０とを備えて半導体装置を構成する。 （もっと読む）

【課題】膜厚が薄い場合や導入物質の濃度が低い場合であっても、導入物質を導入することのできる基板処理方法を提供する。
【解決手段】基板１上に薄膜２を形成する工程と、薄膜２に、導入物質のガスクラスターをイオン化して加速したガスクラスターイオンビーム３を照射して薄膜中２に導入物質を導入する工程とを具備し、基板１上に導入物質が導入された薄膜２を形成する。 （もっと読む）

【課題】ＳｉＯ_２／ＳｉＣ構造を備える、たとえばＭＯＳＦＥＴなどの半導体装置は、界面準位密度の低減が不十分である。
【解決手段】ＳｉＣ基板１の一方の主表面上に形成させたＳｉＣエピタキシャル層２の一方の主表面上に、あらかじめＳｉ薄膜３を形成させて、このＳｉ薄膜３の内部に窒素原子を注入させる。この状態で、ＳｉＣエピタキシャル層２の一方の主表面上を酸窒化させる。 （もっと読む）

【課題】 本発明は、良好な移動度を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 第一の発明の半導体装置は、基板と、基板表面に形成され、Geを主成分とする半導体領域と、半導体領域上に形成された非金属Ge化合物層と、非金属Ge化合物層上に形成された絶縁膜と、絶縁膜上に形成された電極と、前記電極を挟む前記基板表面に形成されたソース・ドレイン領域とを備えることを特徴とする。非金属Ge化合物層は、例えばSrとGeの化合物、BaとGeの化合物もしくはBaとSiとGeの化合物を有する。 （もっと読む）

【課題】III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供すること。
【解決手段】本発明の半導体装置では、III族窒化物系化合物半導体３の表面上に、Ａｌを組成に含みスピネル構造をもつ酸化物４が形成されている。III族窒化物系化合物半導体３は、例えばＧａＮからなる。酸化物４は、例えばＭｇＡｌ_２Ｏ_４、ＭｎＡｌ_２Ｏ_４、ＣｏＡｌ_２Ｏ_４、ＮｉＡｌ_２Ｏ_４からなる。 （もっと読む）

【課題】ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域において最適なHigh-kゲート絶縁膜を実現する。
【解決手段】Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを含む半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７を導入することにより、Ｐ型トランジスタ用キャップ膜１０８を形成する。金属含有膜１０５上にポリシリコン膜１１１を堆積した後、パターニングにより、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４を形成する。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、高誘電率ゲート絶縁膜／多結晶シリコン界面におけるダイマーの発生を既存の製造工程になじみやすい工程により抑制して、フェルミレベルピンニングを除去する。
【解決手段】 半導体基板上方に形成されたＨｆ、Ｚｒ或いはＡｌの少なくとも一つと酸素とを含むゲート絶縁膜とシリコンを含むゲート電極との間に、炭素を含むキャップ層を設ける。 （もっと読む）

【課題】ゲート絶縁膜とゲート電極を工夫することにより、ゲート空乏化を抑制しつつ実効仕事関数を制御することを可能とする。
【解決手段】Ｐ型の絶縁ゲート型電界効果トランジスタの第１トランジスタ２と、Ｎ型の絶縁ゲート型電界効果トランジスタの第２トランジスタ３とを有し、前記第１トランジスタ２のゲート絶縁膜２１と前記第２トランジスタ３のゲート絶縁膜２１は、前記ゲート電極側に金属不純物２２が存在していて、前記第１トランジスタ２のゲート電極２３ＮがＮ型のポリシリコンである、もしくは前記第２トランジスタ３のゲート電極２３ＰがＰ型のポリシリコンである、もしくは前記第１トランジスタ２のゲート電極２３ＮがＰ型のポリシリコンであり前記第２トランジスタ３のゲート電極２３ＰがＰ型のポリシリコンであることを特徴とする。 （もっと読む）

【課題】 メタルゲート電極及び高誘電率ゲート絶縁膜を用いたｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタの双方において適正なしきい値電圧を得る。
【解決手段】 半導体基板３０の表面部に形成された第１及び第２の半導体領域１０，２０と、第１の半導体領域１０上に形成された、Ｌａ及びＡｌを含む第１のゲート絶縁膜１１及び第１のゲート電極１２を有するｎ型ＭＩＳトランジスタと、第２の半導体領域２０上に形成された、Ｌａ及びＡｌを含む第２のゲート絶縁膜２１及び第２のゲート電極２２を有するｐ型ＭＩＳトランジスタと、を備えた相補型半導体装置であって、第２のゲート絶縁膜２２における原子濃度比Ａｌ／Ｌａが、第１のゲート絶縁膜１１における原子濃度比Ａｌ／Ｌａよりも大きい。 （もっと読む）