半導体装置及びその製造方法
【課題】ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域において最適なHigh-kゲート絶縁膜を実現する。
【解決手段】Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを含む半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７を導入することにより、Ｐ型トランジスタ用キャップ膜１０８を形成する。金属含有膜１０５上にポリシリコン膜１１１を堆積した後、パターニングにより、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４を形成する。
【解決手段】Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを含む半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７を導入することにより、Ｐ型トランジスタ用キャップ膜１０８を形成する。金属含有膜１０５上にポリシリコン膜１１１を堆積した後、パターニングにより、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に所定の導電型トランジスタ領域に対する、High-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造及びその形成方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化のためのトランジスタサイズ微細化に伴い、ゲート絶縁膜のEquivalent Oxide Thickness（以下、ＥＯＴと称する）を小さくすることが必要となっている。しかしながら、ゲート絶縁膜として従来用いられているシリコン酸化膜を用いて目標とするＥＯＴを実現しようとすると、ゲート電極とチャネルとの間で直接トンネル電流が著しく増大し、トランジスタ動作が困難となる。そこで、高誘電率絶縁膜（以下、High-k絶縁膜と称する）をゲート絶縁膜に用いることで、物理膜厚は厚い膜厚のままで目標とするＥＯＴを実効的に実現する技術が提案されている。
【０００３】
例えば、High-k絶縁膜としてハフニウム酸化膜（ＨｆＯ）を用いると、物理膜厚２．０ｎｍでＥＯＴ＝１．０ｎｍ程度を実現することが可能である。但し、High-k絶縁膜をトランジスタに適用する際には、Ｎ型ＭＩＳトランジスタ（以下、「Ｎ型トランジスタ」と称する）及びＰ型ＭＩＳトランジスタ（以下、「Ｐ型トランジスタ」と称する）のそれぞれについて最適な実効仕事関数を持ったゲートスタック構成が必要となるため、Ｎ型トランジスタとＰ型トランジスタとでゲートスタック構造の作り分けが必要となる。
【０００４】
非特許文献１には、このような技術の例として、一導電型トランジスタのHigh-k絶縁膜を基板全面に形成した後、当該High-k絶縁膜のうち他導電型トランジスタ領域に位置する部分を除去し、その後、他導電型トランジスタのHigh-k絶縁膜を基板全面に形成した後、当該High-k絶縁膜のうち一導電型トランジスタ領域に位置する部分を除去する方法が開示されている。
【０００５】
しかしながら、非特許文献１の方法によれば、High-k絶縁膜の除去工程においてHigh-k絶縁膜にダメージが生じやすいという問題点がある。
【０００６】
それに対して、High-k絶縁膜の除去工程を伴わないHigh-k技術として、以下のような方法が提案されている。図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｄ）は、High-k絶縁膜をゲート絶縁膜として用いた従来の半導体装置の製造方法の各工程を示す断面図である。
【０００７】
まず、図１１（ａ）に示すように、半導体基板７０１中に素子分離領域７０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板７０１上の全面にHigh-k絶縁膜７０３及びＮ型トランジスタ用キャップ膜７０４を順次堆積する。
【０００８】
次に、図１１（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト７０５をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜７０４を除去する。
【０００９】
次に、図１１（ｃ）に示すように、フォトレジスト７０５を除去した後、半導体基板７０１上の全面にＰ型トランジスタ用キャップ膜７０６を堆積する。
【００１０】
その後、図１１（ｄ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト７０７をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜７０６を除去する。
【００１１】
次に、図１２（ａ）に示すように、フォトレジスト７０７を除去した後、半導体基板７０１上の全面に金属膜７１０及びポリシリコン膜７１１を堆積し、その後、ポリシリコン膜７１１上にフォトレジストからなるゲート電極形成用パターン７１２を形成する。ここで、ポリシリコン膜７１１の形成工程等に伴う加熱により、High-k絶縁膜７０３とＮ型トランジスタ用キャップ膜７０４とが反応してＮ型トランジスタ用High-kゲート絶縁膜７０８が形成されると共にHigh-k絶縁膜７０３とＰ型トランジスタ用キャップ膜７０６とが反応してＰ型トランジスタ用High-kゲート絶縁膜７０９が形成される。
【００１２】
次に、ゲート電極形成用パターン７１２をマスクとして、ポリシリコン膜７１１及び金属膜７１０に対して順次エッチングを行った後、ゲート電極形成用パターン７１２を除去する。これにより、図１２（ｂ）に示すように、Ｎ型トランジスタ用ゲート電極７１３及びＰ型トランジスタ用ゲート電極７１４が形成される。その後、各ゲート電極７１３及び７１４の側壁上にオフセットスペーサー７１５を形成した後、イオン注入により、Ｎ型エクステンション領域７１６及びＰ型エクステンション領域７１７を形成する。
【００１３】
次に、図１２（ｃ）に示すように、半導体基板７０１上の全面にシリコン酸化膜７１８及びシリコン窒化膜７１９を順次堆積した後、シリコン窒化膜７１９及びシリコン酸化膜７１８に対してエッチバックを行うことにより、各ゲート電極７１３及び７１４の側壁上にオフセットスペーサー７１５を介して、シリコン酸化膜７１８及びシリコン窒化膜７１９からなるサイドウォールスペーサー７２０を形成する。
【００１４】
その後、図１２（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域７２１及びＰ型ソース・ドレイン領域７２２を形成し、トランジスタ構造を完成させる。
【００１５】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに最適なゲートスタック構造を形成することが可能となる。
【非特許文献１】S.C.Song他、Highly Manufacturable 45nm LSTP CMOSFET Using Novel Dual Metal Gate CMOS Integration、2006 Symposium on VLSI Technology technical digest、pp16-17
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｄ）に示す従来技術においては、図１１（ｂ）に示す工程でＰ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜７０４を除去する際に、Ｐ型トランジスタ領域Ｒｐに位置するHigh-k絶縁膜７０３に膜減りやダメージ等が発生する可能性がある。また、図１１（ｄ）に示す工程でもＮ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜７０６を除去する際に、Ｎ型トランジスタ用キャップ膜７０４に膜減りやダメージ等が発生する可能性がある。
【００１７】
また、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト７０５とＮ型トランジスタ領域Ｒｎに開口を有するフォトレジスト７０７との合わせズレがｐｎ境界部において発生した場合、High-k絶縁膜７０３や各キャップ膜７０４、７０５が不要な除去工程にさらされる危険が生じる。一般的に、ｐｎ境界部は素子分離（具体的にはShallow Trench Isolation（ＳＴＩ））上に設けられるが、前述の危険を回避するためには、合わせずれを考慮してＳＴＩ幅を増加させなければならないという新たな問題が生じる。
【００１８】
さらに、ｐｎ境界部上でのキャップ膜除去時に発生したサイドエッチングがＮ型トランジスタ領域ＲｎやＰ型トランジスタ領域Ｒｐにまで到達してしまうことを回避するためにも、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとの間の距離つまりＳＴＩ幅の短縮は困難である。
【００１９】
前記に鑑み、本発明は、ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００２０】
前記の目的を達成するために、本発明に係る第１の半導体装置は、半導体基板上にＮ型ＭＩＳトランジスタとＰ型ＭＩＳトランジスタとを備えた半導体装置であって、前記Ｎ型ＭＩＳトランジスタは、前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、前記Ｐ型ＭＩＳトランジスタは、前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は共にランタノイドを含み、前記第２の高誘電率ゲート絶縁膜のみがさらに III族元素を含む。
【００２１】
尚、本願において、高誘電率膜（High-k膜）とは、比誘電率が１０以上の誘電体膜を意味する。
【００２２】
本発明に係る第１の半導体装置において、前記第１のゲート電極及び前記第２のゲート電極は、同じ厚さを持つ同組成の金属含有膜を有していてもよい。
【００２３】
本発明に係る第１の半導体装置において、前記ランタノイドはランタンであってもよい。
【００２４】
本発明に係る第１の半導体装置において、前記 III族元素はアルミニウムであってもよい。
【００２５】
本発明に係る第２の半導体装置は、半導体基板上に第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタとを備えた半導体装置であって、前記第１導電型ＭＩＳトランジスタは、前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、前記第２導電型ＭＩＳトランジスタは、前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は同じ高誘電率膜からなり、前記第１のゲート電極及び前記第２のゲート電極は、実質的に同じ厚さを持つ異なる組成の金属含有膜を有する。
【００２６】
本発明に係る第２の半導体装置において、前記第２のゲート電極を構成する前記金属含有膜のみに所定の元素が導入されていてもよい。この場合、前記所定の元素は窒素又は炭素であってもよい。
【００２７】
本発明に係る第２の半導体装置において、前記高誘電率膜の材料は、前記第１のゲート電極が所定の仕事関数を持つように選択されていてもよい。
【００２８】
本発明に係る第１の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｂ）と、前記第１導電型ＭＩＳトランジスタ用キャップ膜上に金属含有膜を堆積する工程（ｃ）と、前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用キャップ膜にイオンを導入して第２導電型ＭＩＳトランジスタ用キャップ膜に改質した後、前記マスクパターンを除去する工程（ｄ）と、前記工程（ｄ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｅ）と、前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｆ）とを備えている。
【００２９】
尚、キャップ膜は高誘電率絶縁膜と比較して薄く形成されるため、キャップ膜と高誘電率絶縁膜とを反応させて高誘電率ゲート絶縁膜を形成した場合、高誘電率ゲート絶縁膜の比誘電率は元の高誘電率絶縁膜の比誘電率と比べてほとんど変化しない。
【００３０】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第１導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成すると共に前記高誘電率絶縁膜と前記第２導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第２導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成する工程をさらに備えていてもよい。
【００３１】
本発明に係る第１の半導体装置の製造方法において、前記第１導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、前記第２導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、前記第１導電型ＭＩＳトランジスタ用キャップ膜はランタノイド含有酸化膜であり、前記イオンは III族元素含有イオンであってもよい。
【００３２】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）において、イオン注入法又はプラズマドーピング法を用いて前記第１導電型ＭＩＳトランジスタ用キャップ膜に前記イオンを導入してもよい。
【００３３】
本発明に係る第２の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に金属含有膜を堆積する工程（ｂ）と、前記工程（ｂ）よりも後に、前記第１導電型ＭＩＳトランジスタ領域を覆う第１のマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第１のイオンを導入して第２導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第１のマスクパターンを除去する工程（ｃ）と、前記工程（ｃ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えている。
【００３４】
本発明に係る第２の半導体装置の製造方法において、前記第１導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、前記第２導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、前記第１のイオンはランタノイド含有イオンであってもよい。
【００３５】
本発明に係る第２の半導体装置の製造方法において、前記高誘電率絶縁膜は、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であってもよい。
【００３６】
本発明に係る第２の半導体装置の製造方法において、前記工程（ｂ）の後で前記工程（ｄ）の前に、前記第２導電型ＭＩＳトランジスタ領域を覆う第２のマスクパターンを用いて、前記第１導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第２のイオンを導入して第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第２のマスクパターンを除去する工程（ｆ）をさらに備えていてもよい。
【００３７】
本発明に係る第２の半導体装置の製造方法において、前記第２のイオンは III族元素含有イオンであってもよい。
【００３８】
本発明に係る第３の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用金属含有膜を堆積する工程（ｂ）と、前記工程（ｂ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用金属含有膜にイオンを導入して第２導電型ＭＩＳトランジスタ用金属含有膜に改質した後、前記マスクパターンを除去する工程（ｃ）と、前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ用金属含有膜上及び前記第２導電型ＭＩＳトランジスタ用金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、前記第１導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第１導電型ＭＩＳトランジスタ用ゲート電極を形成すると共に前記第２導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えている。
【００３９】
本発明に係る第３の半導体装置の製造方法において、前記工程（ｃ）は、熱処理を行って、前記イオンと前記第１導電型ＭＩＳトランジスタ用金属含有膜とを合金化して前記第２導電型ＭＩＳトランジスタ用金属含有膜を形成する工程を含んでいてもよい。
【００４０】
本発明に係る第３の半導体装置の製造方法において、前記イオンは窒素又は炭素を含有するイオンであってもよい。
【００４１】
本発明に係る第３の半導体装置の製造方法において、前記高誘電率絶縁膜は第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であってもよい。
【００４２】
本発明に係る第３の半導体装置の製造方法において、前記工程（ａ）と前記工程（ｂ）との間に、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｆ）をさらに備え、前記工程（ｆ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜を形成する工程（ｇ）をさらに備えていてもよい。
【発明の効果】
【００４３】
本発明によると、Ｎ型トランジスタ領域及びＰ型トランジスタ領域のそれぞれにおいてキャップ膜除去工程及びHigh-k絶縁膜除去工程が必要ないため、キャップ膜及びHigh-k絶縁膜に膜減りやダメージ等が発生することを防止できるので、ゲート絶縁膜の信頼性を向上させることができる。また、Ｎ型トランジスタ領域及びＰ型トランジスタ領域のそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、キャップ膜、High-k絶縁膜又は金属含有膜に対してイオンの導入を行うため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００４４】
従って、本発明によると、ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【発明を実施するための最良の形態】
【００４５】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４６】
まず、図１（ａ）に示すように、半導体基板１０１中に素子分離領域１０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。ここで、High-k絶縁膜１０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、Ｎ型トランジスタ用キャップ膜１０４としては例えば厚さ０．３〜１．０ｎｍ程度の酸化ランタン（ＬａＯ）膜を、金属含有膜１０５としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。また、High-k絶縁膜１０３と金属含有膜１０５つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．５程度であるが、この値はＴｉＮ膜の堆積法等により調整可能である。
【００４７】
尚、本願においては、金属含有膜（メタルゲート電極材料）のみによって決まる通常の仕事関数と区別して、ゲート絶縁膜材料と金属含有膜との関係によって決まる仕事関数を実効仕事関数と称する。
【００４８】
次に、図１（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト１０６をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７をイオン注入法により導入した後、図１（ｃ）に示すように、フォトレジスト１０６を除去する。これにより、Ｐ型トランジスタ領域ＲｐにＮ型トランジスタ用キャップ膜１０４が改質されてなるＰ型トランジスタ用キャップ膜１０８が形成される。ここで、導入されるイオン１０７としては、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンが望ましく、イオン１０７の加速エネルギーについては、Ｐ型トランジスタ用キャップ膜１０８におけるHigh-k絶縁膜１０３との界面近傍に、イオン１０７として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、前述の界面近傍にＡｌダイポール層を効率的に形成することが可能となる。このＡｌダイポール層は、Ｎ型トランジスタ用キャップ膜１０４を構成するランタン酸化膜によって低減されたＰ型トランジスタゲート構造の実効仕事関数Ｗeff を増加させる作用を有している。すなわち、この作用によって、Ｎ型トランジスタ用キャップ膜１０４がＰ型トランジスタ用キャップ膜１０８に改質されるのである。
【００４９】
次に、図１（ｄ）に示すように、半導体基板１０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜１１１を堆積した後、アニールを行うことにより、High-k絶縁膜１０３とＮ型トランジスタ用キャップ膜１０４とを反応させてＮ型トランジスタ用High-kゲート絶縁膜１０９を形成すると共にHigh-k絶縁膜１０３とＰ型トランジスタ用キャップ膜１０８とを反応させてＰ型トランジスタ用High-kゲート絶縁膜１１０を形成する。ここで、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０は共に酸化ハフニウム（ＨｆＯ）を主成分とし且つランタン（Ｌａ）を含み、Ｐ型トランジスタ用High-kゲート絶縁膜１１０のみがアルミニウム（Ａｌ）を含む。ここで、Ｎ型トランジスタ用High-kゲート絶縁膜１０９と金属膜（ＴｉＮ膜）１０５との関係によって決まるＮ型トランジスタゲート構造の実効仕事関数Ｗeff は４．２程度以下であり、Ｐ型トランジスタ用High-kゲート絶縁膜１１０と金属膜（ＴｉＮ膜）１０５との関係によって決まるＰ型トランジスタゲート構造の実効仕事関数Ｗeff は４．８程度である。
【００５０】
尚、本実施形態では、ポリシリコン膜１１１の堆積工程とは別にアニール工程を行ったが、このアニール工程を行わなくても、ポリシリコン膜１１１の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０を形成することができる。
【００５１】
その後、図２（ａ）に示すように、ポリシリコン膜１１１上にフォトレジストからなるゲート電極形成用パターン１１２を形成した後、ゲート電極形成用パターン１１２をマスクとして、ポリシリコン膜１１１及び金属含有膜１０５に対して順次エッチングを行い、その後、ゲート電極形成用パターン１１２を除去する。これにより、図２（ｂ）に示すように、半導体基板１０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜１０９を介して、金属含有膜１０５及びポリシリコン膜１１１からなるＮ型トランジスタ用ゲート電極１１３が形成される一方、半導体基板１０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜１１０を介して、金属含有膜１０５及びポリシリコン膜１１１からなるＰ型トランジスタ用ゲート電極１１４が形成される。すなわち、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜１０５を有している。その後、各ゲート電極１１３及び１１４の側壁上にオフセットスペーサー１１５を形成した後、イオン注入により、Ｎ型エクステンション領域１１６及びＰ型エクステンション領域１１７を形成する。ここで、オフセットスペーサー１１５としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００５２】
次に、図２（ｃ）に示すように、半導体基板１０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜１１８及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜１１９を順次堆積した後、シリコン窒化膜１１９及びシリコン酸化膜１１８に対してエッチバックを行うことにより、各ゲート電極１１３及び１１４の側壁上にオフセットスペーサー１１５を介して、シリコン酸化膜１１８及びシリコン窒化膜１１９からなるサイドウォールスペーサー１２０を形成する。
【００５３】
その後、図２（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域１２１及びＰ型ソース・ドレイン領域１２２を形成し、トランジスタ構造を完成させる。
【００５４】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００５５】
以上に説明したように、第１の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-k絶縁膜１０３及び各キャップ膜１０４、１０８のいずれもキャップ膜除去工程にさらされることが全くないため、High-k絶縁膜１０３及び各キャップ膜１０４、１０８に膜減りやダメージ等が発生することを防止できるので、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０の信頼性を向上させることができる。
【００５６】
また、第１の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｎ型トランジスタ用キャップ膜１０４に対してイオン１０７の導入を行ってＰ型トランジスタ用キャップ膜１０８に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００５７】
従って、第１の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００５８】
尚、第１の実施形態において、半導体基板１０１上の全面にＮ型トランジスタ用キャップ膜１０４を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４をＰ型トランジスタ用キャップ膜１０８に改質した。しかし、これに代えて、半導体基板１０１上の全面にＰ型トランジスタ用キャップ膜を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜をＮ型トランジスタ用キャップ膜に改質してもよいことは言うまでもない。
【００５９】
また、第１の実施形態において、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７をイオン注入法によって導入したが、これに代えて、イオン１０７をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【００６０】
また、第１の実施形態において、Ｎ型トランジスタ用キャップ膜１０４として酸化ランタン（ＬａＯ）膜を用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有する酸化膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６１】
また、第１の実施形態において、Ｎ型トランジスタ用キャップ膜１０４をＰ型トランジスタ用キャップ膜１０８に改質するためのイオン１０７として、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンを用いたが、これに代えて、他の III族元素（Ｂ、Ｇａ等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【００６２】
また、第１の実施形態において、High-k絶縁膜１０３の材料として酸化ハフニウム（ＨｆＯ）を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６３】
また、第１の実施形態において、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４に含まれる金属含有膜１０５としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６４】
また、第１の実施形態において、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４に含まれるシリコン含有膜としてポリシリコン膜１１１を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図３（ａ）〜（ｄ）及び図４（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６６】
まず、図３（ａ）に示すように、半導体基板２０１中に素子分離領域２０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板２０１上の全面にＰ型トランジスタ用High-kゲート絶縁膜２０３及び金属含有膜２０４を順次堆積する。ここで、Ｐ型トランジスタ用High-kゲート絶縁膜２０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、金属含有膜２０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。これにより、Ｐ型トランジスタ用High-kゲート絶縁膜２０３と金属含有膜２０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff を４．８以上に設定することができる。尚、この値はＴｉＮ膜の堆積法等により調整可能である。
【００６７】
次に、図３（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト２０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３にイオン２０６をイオン注入法により導入した後、図３（ｃ）に示すように、フォトレジスト２０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにＰ型トランジスタ用High-kゲート絶縁膜２０３が改質されてなるＮ型トランジスタ用High-kゲート絶縁膜２０７が形成される。ここで、導入されるイオン２０６としては、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンが望ましく、イオン２０６の加速エネルギーについては、Ｎ型トランジスタ用High-kゲート絶縁膜２０７における金属含有膜２０４との界面近傍に、イオン２０６として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、Ｎ型トランジスタ用High-kゲート絶縁膜２０７中のＬａ濃度分布を金属含有膜２０４から半導体基板２０１に向けて徐々に減少させることが可能となる。ここで、注入されたランタニウム（Ｌａ）は、Ｎ型トランジスタ用High-kゲート絶縁膜２０７と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させる作用を有している。すなわち、この作用によって、Ｐ型トランジスタ用High-kゲート絶縁膜２０３がＮ型トランジスタ用High-kゲート絶縁膜２０７に改質されるのである。
【００６８】
尚、本実施形態において、Ｐ型トランジスタ用High-kゲート絶縁膜２０３とイオン２０６とを十分に反応させるために、イオン２０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｐ型トランジスタ用High-kゲート絶縁膜２０３とイオン２０６とを反応させてＮ型トランジスタ用High-kゲート絶縁膜２０７を形成することができる。
【００６９】
次に、図３（ｄ）に示すように、半導体基板２０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜２０８を堆積する。
【００７０】
その後、図４（ａ）に示すように、ポリシリコン膜２０８上にフォトレジストからなるゲート電極形成用パターン２０９を形成した後、ゲート電極形成用パターン２０９をマスクとして、ポリシリコン膜２０８及び金属含有膜２０４に対して順次エッチングを行い、その後、ゲート電極形成用パターン２０９を除去する。これにより、図４（ｂ）に示すように、半導体基板２０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜２０７を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＮ型トランジスタ用ゲート電極２１０が形成される一方、半導体基板２０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜２０３を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＰ型トランジスタ用ゲート電極２１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜２０４を有している。その後、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を形成した後、イオン注入により、Ｎ型エクステンション領域２１３及びＰ型エクステンション領域２１４を形成する。ここで、オフセットスペーサー２１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００７１】
次に、図４（ｃ）に示すように、半導体基板２０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜２１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜２１６を順次堆積した後、シリコン窒化膜２１６及びシリコン酸化膜２１５に対してエッチバックを行うことにより、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を介して、シリコン酸化膜２１５及びシリコン窒化膜２１６からなるサイドウォールスペーサー２１７を形成する。
【００７２】
その後、図４（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域２１８及びＰ型ソース・ドレイン領域２１９を形成し、トランジスタ構造を完成させる。
【００７３】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００７４】
以上に説明したように、第２の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜２０３及び２０７のいずれもHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜２０３及び２０７に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜２０３及び２０７、具体的にはＰ型トランジスタ用High-kゲート絶縁膜２０３及びＮ型トランジスタ用High-kゲート絶縁膜２０７の信頼性を向上させることができる。
【００７５】
また、第２の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｐ型トランジスタ用High-kゲート絶縁膜２０３に対してイオン２０６の導入を行ってＮ型トランジスタ用High-kゲート絶縁膜２０７に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００７６】
従って、第２の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００７７】
尚、第２の実施形態において、半導体基板２０１上の全面にＰ型トランジスタ用High-kゲート絶縁膜２０３を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質した。しかし、これに代えて、半導体基板２０１上の全面にＮ型トランジスタ用High-kゲート絶縁膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用High-kゲート絶縁膜をＰ型トランジスタ用High-kゲート絶縁膜に改質してもよいことは言うまでもない。
【００７８】
また、第２の実施形態において、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３にイオン２０６をイオン注入法によって導入したが、これに代えて、イオン２０６をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【００７９】
また、第２の実施形態において、Ｐ型トランジスタ用High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質するためのイオン２０６として、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンを用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【００８０】
また、第２の実施形態において、High-kゲート絶縁膜２０３及び２０７の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８１】
また、第２の実施形態において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれる金属含有膜２０４としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８２】
また、第２の実施形態において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれるシリコン含有膜としてポリシリコン膜２０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８３】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図５（ａ）〜（ｃ）及び図６（ａ）〜（ｄ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００８４】
まず、第２の実施形態と同様に、図３（ａ）に示すように、半導体基板２０１中に素子分離領域２０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板２０１上の全面にHigh-kゲート絶縁膜２０３及び金属含有膜２０４を順次堆積する。すなわち、第２の実施形態ではＰ型トランジスタ用High-kゲート絶縁膜２０３を堆積したのに対して、本変形例ではHigh-kゲート絶縁膜２０３を堆積する。ここで、High-kゲート絶縁膜２０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、金属含有膜２０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。また、High-k絶縁膜２０３と金属含有膜２０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．５程度であるが、この値はＴｉＮ膜の堆積法等により調整可能である。
【００８５】
次に、第２の実施形態と同様に、図３（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト２０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するHigh-kゲート絶縁膜２０３にイオン２０６をイオン注入法により導入した後、第２の実施形態と同様に、図３（ｃ）に示すように、フォトレジスト２０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにHigh-kゲート絶縁膜２０３が改質されてなるＮ型トランジスタ用High-kゲート絶縁膜２０７が形成される。ここで、導入されるイオン２０６としては、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンが望ましく、イオン２０６の加速エネルギーについては、Ｎ型トランジスタ用High-kゲート絶縁膜２０７における金属含有膜２０４との界面近傍に、イオン２０６として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、Ｎ型トランジスタ用High-kゲート絶縁膜２０７中のＬａ濃度分布を金属含有膜２０４から半導体基板２０１に向けて徐々に減少させることが可能となる。ここで、注入されたランタニウム（Ｌａ）は、Ｎ型トランジスタ用High-kゲート絶縁膜２０７と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させる作用を有している。すなわち、この作用によって、High-kゲート絶縁膜２０３がＮ型トランジスタ用High-kゲート絶縁膜２０７に改質されるのである。
【００８６】
尚、本変形例において、High-kゲート絶縁膜２０３とイオン２０６とを十分に反応させるために、イオン２０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、High-kゲート絶縁膜２０３とイオン２０６とを反応させてＮ型トランジスタ用High-kゲート絶縁膜２０７を形成することができる。
【００８７】
次に、図５（ａ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト２２１をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するHigh-kゲート絶縁膜２０３にイオン２２２をイオン注入法により導入した後、図５（ｂ）に示すように、フォトレジスト２２１を除去する。これにより、Ｐ型トランジスタ領域ＲｐにHigh-kゲート絶縁膜２０３が改質されてなるＰ型トランジスタ用High-kゲート絶縁膜２２３が形成される。ここで、導入されるイオン２２２としては、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンが望ましく、イオン２２２の加速エネルギーについては、Ｐ型トランジスタ用High-kゲート絶縁膜２２３における金属含有膜２０４との界面近傍に、イオン２２２として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、前述の界面近傍にＡｌダイポール層を効率的に形成することが可能となる。このＡｌダイポール層は、Ｐ型トランジスタ用High-kゲート絶縁膜２２３と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．８程度以上に増加させる作用を有している。すなわち、この作用によって、High-kゲート絶縁膜２０３がＰ型トランジスタ用High-kゲート絶縁膜２２３に改質されるのである。
【００８８】
尚、本変形例において、High-kゲート絶縁膜２０３とイオン２２２とを十分に反応させるために、イオン２２２の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、High-kゲート絶縁膜２０３とイオン２０６とを反応させてＰ型トランジスタ用High-kゲート絶縁膜２２３を形成することができる。
【００８９】
次に、図５（ｃ）に示すように、半導体基板２０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜２０８を堆積する。
【００９０】
その後、図６（ａ）に示すように、ポリシリコン膜２０８上にフォトレジストからなるゲート電極形成用パターン２０９を形成した後、ゲート電極形成用パターン２０９をマスクとして、ポリシリコン膜２０８及び金属含有膜２０４に対して順次エッチングを行い、その後、ゲート電極形成用パターン２０９を除去する。これにより、図６（ｂ）に示すように、半導体基板２０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜２０７を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＮ型トランジスタ用ゲート電極２１０が形成される一方、半導体基板２０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜２２３を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＰ型トランジスタ用ゲート電極２１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜２０４を有している。その後、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を形成した後、イオン注入により、Ｎ型エクステンション領域２１３及びＰ型エクステンション領域２１４を形成する。ここで、オフセットスペーサー２１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００９１】
次に、図６（ｃ）に示すように、半導体基板２０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜２１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜２１６を順次堆積した後、シリコン窒化膜２１６及びシリコン酸化膜２１５に対してエッチバックを行うことにより、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を介して、シリコン酸化膜２１５及びシリコン窒化膜２１６からなるサイドウォールスペーサー２１７を形成する。
【００９２】
その後、図６（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域２１８及びＰ型ソース・ドレイン領域２１９を形成し、トランジスタ構造を完成させる。
【００９３】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００９４】
以上に説明したように、第２の実施形態の変形例によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜２０７及び２２３のいずれもHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜２０７及び２２３に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜２０７及び２２３、具体的にはＮ型トランジスタ用High-kゲート絶縁膜２０７及びＰ型トランジスタ用High-kゲート絶縁膜２２３の信頼性を向上させることができる。
【００９５】
また、第２の実施形態の変形例によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、High-kゲート絶縁膜２０３に対してイオン２０６及び２２２の導入を行ってＮ型トランジスタ用High-kゲート絶縁膜２０７及びＰ型トランジスタ用High-kゲート絶縁膜２２３に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００９６】
従って、第２の実施形態の変形例によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００９７】
尚、第２の実施形態の変形例において、High-kゲート絶縁膜２０３にイオン２０６及び２２２をイオン注入法によって導入したが、これに代えて、イオン２０６及び２２２をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本変形例と同等の効果を得ることができる。
【００９８】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質するためのイオン２０６として、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンを用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有するイオンを用いた場合にも本変形例と同等の効果を得ることができる。
【００９９】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３をＰ型トランジスタ用High-kゲート絶縁膜２２３に改質するためのイオン２２２として、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンを用いたが、これに代えて、他の III族元素（Ｂ、Ｇａ等）を含有するイオンを用いた場合にも本変形例と同等の効果を得ることができる。
【０１００】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本変形例と同等の効果を得ることができる。
【０１０１】
また、第２の実施形態の変形例において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれる金属含有膜２０４としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１０２】
また、第２の実施形態の変形例において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれるシリコン含有膜としてポリシリコン膜２０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１０３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【０１０４】
まず、図７（ａ）に示すように、半導体基板３０１中に素子分離領域３０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板３０１上の全面にHigh-kゲート絶縁膜３０３及びＰ型トランジスタ用金属含有膜３０４を順次堆積する。ここで、High-kゲート絶縁膜３０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、Ｐ型トランジスタ用金属含有膜３０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。これにより、High-kゲート絶縁膜３０３とＰ型トランジスタ用金属含有膜３０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff を４．８以上に設定することができる。すなわち、本実施形態において、High-kゲート絶縁膜３０３はＰ型トランジスタ用High-kゲート絶縁膜である。尚、前述の実効仕事関数Ｗeff の値はＴｉＮ膜の堆積法等により調整可能である。
【０１０５】
次に、図７（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト３０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４にイオン３０６をイオン注入法により導入した後、図７（ｃ）に示すように、フォトレジスト３０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにＰ型トランジスタ用金属含有膜３０４が改質されてなるＮ型トランジスタ用金属含有膜３０７が形成される。ここで、導入されるイオン３０６としては、窒素又は炭素を含むイオンが望ましい。このようにすると、High-kゲート絶縁膜３０３とＮ型トランジスタ用金属含有膜３０７との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させることができる。このとき、Ｎ型トランジスタ用金属含有膜３０７の厚さはＰ型トランジスタ用金属含有膜３０４の厚さと実質的に同じであるが、イオン３０６の導入によってＮ型トランジスタ用金属含有膜３０７の組成はＰ型トランジスタ用金属含有膜３０４の組成とは異なるものになる。
【０１０６】
尚、本実施形態において、Ｐ型トランジスタ用金属含有膜３０４とイオン３０６とを十分に反応させるために、イオン３０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜３０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｐ型トランジスタ用金属含有膜３０４とイオン３０６とを反応させてＮ型トランジスタ用金属含有膜３０７を形成することができる。
【０１０７】
次に、図７（ｄ）に示すように、半導体基板３０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜３０８を堆積する。
【０１０８】
その後、図８（ａ）に示すように、ポリシリコン膜３０８上にフォトレジストからなるゲート電極形成用パターン３０９を形成した後、ゲート電極形成用パターン３０９をマスクとして、ポリシリコン膜３０８並びにＰ型トランジスタ用金属含有膜３０４及びＮ型トランジスタ用金属含有膜３０７に対して順次エッチングを行い、その後、ゲート電極形成用パターン３０９を除去する。これにより、図８（ｂ）に示すように、半導体基板３０１におけるＮ型トランジスタ領域Ｒｎ上には、High-kゲート絶縁膜３０３を介して、Ｎ型トランジスタ用金属含有膜３０７及びポリシリコン膜３０８からなるＮ型トランジスタ用ゲート電極３１０が形成される一方、半導体基板３０１におけるＰ型トランジスタ領域Ｒｐ上には、High-kゲート絶縁膜３０３を介して、Ｐ型トランジスタ用金属含有膜３０４及びポリシリコン膜３０８からなるＰ型トランジスタ用ゲート電極３１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１は実質的に同じ厚さを持つ異なる組成の金属含有膜を有している。その後、各ゲート電極３１０及び３１１の側壁上にオフセットスペーサー３１２を形成した後、イオン注入により、Ｎ型エクステンション領域３１３及びＰ型エクステンション領域３１４を形成する。ここで、オフセットスペーサー３１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【０１０９】
次に、図８（ｃ）に示すように、半導体基板３０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜３１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜３１６を順次堆積した後、シリコン窒化膜３１６及びシリコン酸化膜３１５に対してエッチバックを行うことにより、各ゲート電極３１０及び３１１の側壁上にオフセットスペーサー３１２を介して、シリコン酸化膜３１５及びシリコン窒化膜３１６からなるサイドウォールスペーサー３１７を形成する。
【０１１０】
その後、図８（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域３１８及びＰ型ソース・ドレイン領域３１９を形成し、トランジスタ構造を完成させる。
【０１１１】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【０１１２】
以上に説明したように、第３の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜３０３がHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜３０３に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜３０３の信頼性を向上させることができる。
【０１１３】
また、第３の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｐ型トランジスタ用金属含有膜３０４に対してイオン３０６の導入を行ってＮ型トランジスタ用金属含有膜３０７に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【０１１４】
従って、第３の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【０１１５】
尚、第３の実施形態において、半導体基板３０１上の全面にＰ型トランジスタ用金属含有膜３０４を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４をＮ型トランジスタ用金属含有膜３０７に改質した。しかし、これに代えて、半導体基板３０１上の全面にＮ型トランジスタ用金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜をＰ型トランジスタ用金属含有膜に改質してもよいことは言うまでもない。或いは、半導体基板３０１上の全面に金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置する当該金属含有膜をＰ型トランジスタ用金属含有膜に改質すると共にＮ型トランジスタ領域Ｒｎに位置する当該金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよい。
【０１１６】
また、第３の実施形態において、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４にイオン３０６をイオン注入法によって導入したが、これに代えて、イオン３０６をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【０１１７】
また、第３の実施形態において、Ｐ型トランジスタ用金属含有膜３０４をＮ型トランジスタ用金属含有膜３０７に改質するためのイオン３０６として、窒素又は炭素を含有するイオンを用いたが、これに代えて、他の元素（シリコン（Ｓｉ）等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【０１１８】
また、第３の実施形態において、High-kゲート絶縁膜３０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１１９】
また、第３の実施形態において、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１に含まれる金属含有膜としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１２０】
また、第３の実施形態において、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１に含まれるシリコン含有膜としてポリシリコン膜３０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１２１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｄ）は、第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【０１２２】
まず、図９（ａ）に示すように、半導体基板４０１中に素子分離領域４０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板４０１上の全面にHigh-k絶縁膜４０３、キャップ膜４０４及びＮ型トランジスタ用金属含有膜４０５を順次堆積する。ここで、High-k絶縁膜４０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、キャップ膜４０４としては例えば厚さ０．３〜１．０ｎｍ程度の酸化ランタン（ＬａＯ）膜を、Ｎ型トランジスタ用金属含有膜４０５としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。尚、後述するように、High-k絶縁膜４０３とキャップ膜４０４とから、ランタンを含むHigh-kゲート絶縁膜（ランタン含有High-kゲート絶縁膜）が形成されるが、当該ランタン含有High-kゲート絶縁膜とＮ型トランジスタ用金属含有膜４０５つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．２以下に設定されている。すなわち、本実施形態において、キャップ膜４０４はＮ型トランジスタ用キャップ膜である。尚、前述の実効仕事関数Ｗeff の値はＴｉＮ膜の堆積法等により調整可能である。
【０１２３】
次に、図９（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト４０６をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５にイオン４０７をイオン注入法により導入した後、図９（ｃ）に示すように、フォトレジスト４０６を除去する。これにより、Ｐ型トランジスタ領域ＲｐにＮ型トランジスタ用金属含有膜４０５が改質されてなるＰ型トランジスタ用金属含有膜４０８が形成される。ここで、導入されるイオン４０７としては、窒素又は炭素を含むイオンが望ましい。このようにすると、ランタン含有High-kゲート絶縁膜（High-k絶縁膜４０３とキャップ膜４０４とによって形成される）とＰ型トランジスタ用金属含有膜４０８との関係によって決まる実効仕事関数Ｗeff を４．８程度以上に増加させることができる。このとき、Ｐ型トランジスタ用金属含有膜４０８の厚さはＮ型トランジスタ用金属含有膜４０５の厚さと実質的に同じであるが、イオン４０７の導入によってＰ型トランジスタ用金属含有膜４０８の組成はＮ型トランジスタ用金属含有膜４０５の組成とは異なるものになる。
【０１２４】
尚、本実施形態において、Ｎ型トランジスタ用金属含有膜４０５とイオン４０７とを十分に反応させるために、イオン４０７の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜４０９の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｎ型トランジスタ用金属含有膜４０５とイオン４０７とを反応させてＰ型トランジスタ用金属含有膜４０８を形成することができる。
【０１２５】
次に、図９（ｄ）に示すように、半導体基板４０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜４０９を堆積した後、アニールを行うことにより、High-k絶縁膜４０３とキャップ膜４０４とを反応させてランタン含有High-kゲート絶縁膜（Ｎ型トランジスタ用High-kゲート絶縁膜）４１０を形成する。
【０１２６】
尚、本実施形態では、ポリシリコン膜４０９の堆積工程とは別にアニール工程を行ったが、このアニール工程を行わなくても、ポリシリコン膜４０９の形成工程に伴う加熱処理やその後の工程での加熱処理によって、ランタン含有High-kゲート絶縁膜４１０を形成することができる。
【０１２７】
その後、図１０（ａ）に示すように、ポリシリコン膜４０９上にフォトレジストからなるゲート電極形成用パターン４１１を形成した後、ゲート電極形成用パターン４１１をマスクとして、ポリシリコン膜４０９並びにＮ型トランジスタ用金属含有膜４０５及びＰ型トランジスタ用金属含有膜４０８に対して順次エッチングを行い、その後、ゲート電極形成用パターン４１１を除去する。これにより、図１０（ｂ）に示すように、半導体基板４０１におけるＮ型トランジスタ領域Ｒｎ上には、ランタン含有High-kゲート絶縁膜４１０を介して、Ｎ型トランジスタ用金属含有膜４０５及びポリシリコン膜４０９からなるＮ型トランジスタ用ゲート電極４１２が形成される一方、半導体基板４０１におけるＰ型トランジスタ領域Ｒｐ上には、ランタン含有High-kゲート絶縁膜４１０を介して、Ｐ型トランジスタ用金属含有膜４０８及びポリシリコン膜４０９からなるＰ型トランジスタ用ゲート電極４１３が形成される。すなわち、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３は実質的に同じ厚さを持つ異なる組成の金属含有膜を有している。その後、各ゲート電極４１２及び４１３の側壁上にオフセットスペーサー４１４を形成した後、イオン注入により、Ｎ型エクステンション領域４１５及びＰ型エクステンション領域４１６を形成する。ここで、オフセットスペーサー４１４としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【０１２８】
次に、図１０（ｃ）に示すように、半導体基板４０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜４１７及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜４１８を順次堆積した後、シリコン窒化膜４１８及びシリコン酸化膜４１７に対してエッチバックを行うことにより、各ゲート電極４１２及び４１３の側壁上にオフセットスペーサー４１４を介して、シリコン酸化膜４１７及びシリコン窒化膜４１８からなるサイドウォールスペーサー４１９を形成する。
【０１２９】
その後、図１０（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域４２０及びＰ型ソース・ドレイン領域４２１を形成し、トランジスタ構造を完成させる。
【０１３０】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【０１３１】
以上に説明したように、第４の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-k絶縁膜４０３及びキャップ膜４０４のいずれもキャップ膜除去工程にさらされることが全くないため、High-k絶縁膜４０３及びキャップ膜４０４に膜減りやダメージ等が発生することを防止できるので、ランタン含有High-kゲート絶縁膜４１０の信頼性を向上させることができる。
【０１３２】
また、第４の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｎ型トランジスタ用金属含有膜４０５に対してイオン４０７の導入を行ってＰ型トランジスタ用金属含有膜４０８に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【０１３３】
従って、第４の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【０１３４】
尚、第４の実施形態において、半導体基板４０１上の全面にＮ型トランジスタ用金属含有膜４０５を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５をＰ型トランジスタ用金属含有膜４０８に改質した。しかし、これに代えて、半導体基板４０１上の全面にＰ型トランジスタ用金属含有膜を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよいことは言うまでもない。或いは、半導体基板４０１上の全面に金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置する当該金属含有膜をＰ型トランジスタ用金属含有膜に改質すると共にＮ型トランジスタ領域Ｒｎに位置する当該金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよい。
【０１３５】
また、第４の実施形態において、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５にイオン４０７をイオン注入法によって導入したが、これに代えて、イオン４０７をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【０１３６】
また、第４の実施形態において、Ｎ型トランジスタ用金属含有膜４０５をＰ型トランジスタ用金属含有膜４０８に改質するためのイオン４０７として、窒素又は炭素を含有するイオンを用いたが、これに代えて、他の元素（シリコン（Ｓｉ）等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３７】
また、第４の実施形態において、High-kゲート絶縁膜４０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３８】
また、第４の実施形態において、キャップ膜４０４として酸化ランタン（ＬａＯ）膜を用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有する酸化膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３９】
また、第４の実施形態において、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３に含まれる金属含有膜としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１４０】
また、第４の実施形態において、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３に含まれるシリコン含有膜としてポリシリコン膜４０９を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【産業上の利用可能性】
【０１４１】
本発明は、半導体装置及びその製造方法に関し、特に所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現するために有用である。
【図面の簡単な説明】
【０１４２】
【図１】図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）〜（ｄ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】図７（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】図８（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】図９（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】図１０（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図１２】図１２（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
【０１４３】
１０１ 半導体基板
１０２ 素子分離領域
１０３ High-k絶縁膜
１０４ Ｎ型トランジスタ用キャップ膜
１０５ 金属含有膜
１０６ フォトレジスト
１０７ イオン
１０８ Ｐ型トランジスタ用キャップ膜
１０９ Ｎ型トランジスタ用High-kゲート絶縁膜
１１０ Ｐ型トランジスタ用High-kゲート絶縁膜
１１１ ポリシリコン膜
１１２ ゲート形成用パターン
１１３ Ｎ型トランジスタ用ゲート電極
１１４ Ｐ型トランジスタ用ゲート電極
１１５ オフセットスペーサー
１１６ Ｎ型エクステンション領域
１１７ Ｐ型エクステンション領域
１１８ シリコン酸化膜
１１９ シリコン窒化膜
１２０ サイドウォールスペーサー
１２１ Ｎ型ソース・ドレイン領域
１２２ Ｐ型ソース・ドレイン領域
２０１ 半導体基板
２０２ 素子分離領域
２０３ High-kゲート絶縁膜（Ｐ型トランジスタ用High-kゲート絶縁膜）
２０４ 金属含有膜
２０５ フォトレジスト
２０６ イオン
２０７ Ｎ型トランジスタ用High-kゲート絶縁膜
２０８ ポリシリコン膜
２０９ ゲート形成用パターン
２１０ Ｎ型トランジスタ用ゲート電極
２１１ Ｐ型トランジスタ用ゲート電極
２１２ オフセットスペーサー
２１３ Ｎ型エクステンション領域
２１４ Ｐ型エクステンション領域
２１５ シリコン酸化膜
２１６ シリコン窒化膜
２１７ サイドウォールスペーサー
２１８ Ｎ型ソース・ドレイン領域
２１９ Ｐ型ソース・ドレイン領域
２２１ フォトレジスト
２２２ イオン
２２３ Ｐ型トランジスタ用High-kゲート絶縁膜
３０１ 半導体基板
３０２ 素子分離領域
３０３ High-kゲート絶縁膜
３０４ Ｐ型トランジスタ用金属含有膜
３０５ フォトレジスト
３０６ イオン
３０７ Ｎ型トランジスタ用金属含有膜
３０８ ポリシリコン膜
３０９ ゲート形成用パターン
３１０ Ｎ型トランジスタ用ゲート電極
３１１ Ｐ型トランジスタ用ゲート電極
３１２ オフセットスペーサー
３１３ Ｎ型エクステンション領域
３１４ Ｐ型エクステンション領域
３１５ シリコン酸化膜
３１６ シリコン窒化膜
３１７ サイドウォールスペーサー
３１８ Ｎ型ソース・ドレイン領域
３１９ Ｐ型ソース・ドレイン領域
４０１ 半導体基板
４０２ 素子分離領域
４０３ High-k絶縁膜
４０４ キャップ膜
４０５ Ｎ型トランジスタ用金属含有膜
４０６ フォトレジスト
４０７ イオン
４０８ Ｐ型トランジスタ用金属含有膜
４０９ ポリシリコン膜
４１０ ランタン含有High-kゲート絶縁膜
４１１ ゲート形成用パターン
４１２ Ｎ型トランジスタ用ゲート電極
４１３ Ｐ型トランジスタ用ゲート電極
４１４ オフセットスペーサー
４１５ Ｎ型エクステンション領域
４１６ Ｐ型エクステンション領域
４１７ シリコン酸化膜
４１８ シリコン窒化膜
４１９ サイドウォールスペーサー
４２０ Ｎ型ソース・ドレイン領域
４２１ Ｐ型ソース・ドレイン領域
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に所定の導電型トランジスタ領域に対する、High-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造及びその形成方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化のためのトランジスタサイズ微細化に伴い、ゲート絶縁膜のEquivalent Oxide Thickness（以下、ＥＯＴと称する）を小さくすることが必要となっている。しかしながら、ゲート絶縁膜として従来用いられているシリコン酸化膜を用いて目標とするＥＯＴを実現しようとすると、ゲート電極とチャネルとの間で直接トンネル電流が著しく増大し、トランジスタ動作が困難となる。そこで、高誘電率絶縁膜（以下、High-k絶縁膜と称する）をゲート絶縁膜に用いることで、物理膜厚は厚い膜厚のままで目標とするＥＯＴを実効的に実現する技術が提案されている。
【０００３】
例えば、High-k絶縁膜としてハフニウム酸化膜（ＨｆＯ）を用いると、物理膜厚２．０ｎｍでＥＯＴ＝１．０ｎｍ程度を実現することが可能である。但し、High-k絶縁膜をトランジスタに適用する際には、Ｎ型ＭＩＳトランジスタ（以下、「Ｎ型トランジスタ」と称する）及びＰ型ＭＩＳトランジスタ（以下、「Ｐ型トランジスタ」と称する）のそれぞれについて最適な実効仕事関数を持ったゲートスタック構成が必要となるため、Ｎ型トランジスタとＰ型トランジスタとでゲートスタック構造の作り分けが必要となる。
【０００４】
非特許文献１には、このような技術の例として、一導電型トランジスタのHigh-k絶縁膜を基板全面に形成した後、当該High-k絶縁膜のうち他導電型トランジスタ領域に位置する部分を除去し、その後、他導電型トランジスタのHigh-k絶縁膜を基板全面に形成した後、当該High-k絶縁膜のうち一導電型トランジスタ領域に位置する部分を除去する方法が開示されている。
【０００５】
しかしながら、非特許文献１の方法によれば、High-k絶縁膜の除去工程においてHigh-k絶縁膜にダメージが生じやすいという問題点がある。
【０００６】
それに対して、High-k絶縁膜の除去工程を伴わないHigh-k技術として、以下のような方法が提案されている。図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｄ）は、High-k絶縁膜をゲート絶縁膜として用いた従来の半導体装置の製造方法の各工程を示す断面図である。
【０００７】
まず、図１１（ａ）に示すように、半導体基板７０１中に素子分離領域７０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板７０１上の全面にHigh-k絶縁膜７０３及びＮ型トランジスタ用キャップ膜７０４を順次堆積する。
【０００８】
次に、図１１（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト７０５をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜７０４を除去する。
【０００９】
次に、図１１（ｃ）に示すように、フォトレジスト７０５を除去した後、半導体基板７０１上の全面にＰ型トランジスタ用キャップ膜７０６を堆積する。
【００１０】
その後、図１１（ｄ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト７０７をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜７０６を除去する。
【００１１】
次に、図１２（ａ）に示すように、フォトレジスト７０７を除去した後、半導体基板７０１上の全面に金属膜７１０及びポリシリコン膜７１１を堆積し、その後、ポリシリコン膜７１１上にフォトレジストからなるゲート電極形成用パターン７１２を形成する。ここで、ポリシリコン膜７１１の形成工程等に伴う加熱により、High-k絶縁膜７０３とＮ型トランジスタ用キャップ膜７０４とが反応してＮ型トランジスタ用High-kゲート絶縁膜７０８が形成されると共にHigh-k絶縁膜７０３とＰ型トランジスタ用キャップ膜７０６とが反応してＰ型トランジスタ用High-kゲート絶縁膜７０９が形成される。
【００１２】
次に、ゲート電極形成用パターン７１２をマスクとして、ポリシリコン膜７１１及び金属膜７１０に対して順次エッチングを行った後、ゲート電極形成用パターン７１２を除去する。これにより、図１２（ｂ）に示すように、Ｎ型トランジスタ用ゲート電極７１３及びＰ型トランジスタ用ゲート電極７１４が形成される。その後、各ゲート電極７１３及び７１４の側壁上にオフセットスペーサー７１５を形成した後、イオン注入により、Ｎ型エクステンション領域７１６及びＰ型エクステンション領域７１７を形成する。
【００１３】
次に、図１２（ｃ）に示すように、半導体基板７０１上の全面にシリコン酸化膜７１８及びシリコン窒化膜７１９を順次堆積した後、シリコン窒化膜７１９及びシリコン酸化膜７１８に対してエッチバックを行うことにより、各ゲート電極７１３及び７１４の側壁上にオフセットスペーサー７１５を介して、シリコン酸化膜７１８及びシリコン窒化膜７１９からなるサイドウォールスペーサー７２０を形成する。
【００１４】
その後、図１２（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域７２１及びＰ型ソース・ドレイン領域７２２を形成し、トランジスタ構造を完成させる。
【００１５】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに最適なゲートスタック構造を形成することが可能となる。
【非特許文献１】S.C.Song他、Highly Manufacturable 45nm LSTP CMOSFET Using Novel Dual Metal Gate CMOS Integration、2006 Symposium on VLSI Technology technical digest、pp16-17
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｄ）に示す従来技術においては、図１１（ｂ）に示す工程でＰ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜７０４を除去する際に、Ｐ型トランジスタ領域Ｒｐに位置するHigh-k絶縁膜７０３に膜減りやダメージ等が発生する可能性がある。また、図１１（ｄ）に示す工程でもＮ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜７０６を除去する際に、Ｎ型トランジスタ用キャップ膜７０４に膜減りやダメージ等が発生する可能性がある。
【００１７】
また、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト７０５とＮ型トランジスタ領域Ｒｎに開口を有するフォトレジスト７０７との合わせズレがｐｎ境界部において発生した場合、High-k絶縁膜７０３や各キャップ膜７０４、７０５が不要な除去工程にさらされる危険が生じる。一般的に、ｐｎ境界部は素子分離（具体的にはShallow Trench Isolation（ＳＴＩ））上に設けられるが、前述の危険を回避するためには、合わせずれを考慮してＳＴＩ幅を増加させなければならないという新たな問題が生じる。
【００１８】
さらに、ｐｎ境界部上でのキャップ膜除去時に発生したサイドエッチングがＮ型トランジスタ領域ＲｎやＰ型トランジスタ領域Ｒｐにまで到達してしまうことを回避するためにも、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとの間の距離つまりＳＴＩ幅の短縮は困難である。
【００１９】
前記に鑑み、本発明は、ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００２０】
前記の目的を達成するために、本発明に係る第１の半導体装置は、半導体基板上にＮ型ＭＩＳトランジスタとＰ型ＭＩＳトランジスタとを備えた半導体装置であって、前記Ｎ型ＭＩＳトランジスタは、前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、前記Ｐ型ＭＩＳトランジスタは、前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は共にランタノイドを含み、前記第２の高誘電率ゲート絶縁膜のみがさらに III族元素を含む。
【００２１】
尚、本願において、高誘電率膜（High-k膜）とは、比誘電率が１０以上の誘電体膜を意味する。
【００２２】
本発明に係る第１の半導体装置において、前記第１のゲート電極及び前記第２のゲート電極は、同じ厚さを持つ同組成の金属含有膜を有していてもよい。
【００２３】
本発明に係る第１の半導体装置において、前記ランタノイドはランタンであってもよい。
【００２４】
本発明に係る第１の半導体装置において、前記 III族元素はアルミニウムであってもよい。
【００２５】
本発明に係る第２の半導体装置は、半導体基板上に第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタとを備えた半導体装置であって、前記第１導電型ＭＩＳトランジスタは、前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、前記第２導電型ＭＩＳトランジスタは、前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は同じ高誘電率膜からなり、前記第１のゲート電極及び前記第２のゲート電極は、実質的に同じ厚さを持つ異なる組成の金属含有膜を有する。
【００２６】
本発明に係る第２の半導体装置において、前記第２のゲート電極を構成する前記金属含有膜のみに所定の元素が導入されていてもよい。この場合、前記所定の元素は窒素又は炭素であってもよい。
【００２７】
本発明に係る第２の半導体装置において、前記高誘電率膜の材料は、前記第１のゲート電極が所定の仕事関数を持つように選択されていてもよい。
【００２８】
本発明に係る第１の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｂ）と、前記第１導電型ＭＩＳトランジスタ用キャップ膜上に金属含有膜を堆積する工程（ｃ）と、前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用キャップ膜にイオンを導入して第２導電型ＭＩＳトランジスタ用キャップ膜に改質した後、前記マスクパターンを除去する工程（ｄ）と、前記工程（ｄ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｅ）と、前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｆ）とを備えている。
【００２９】
尚、キャップ膜は高誘電率絶縁膜と比較して薄く形成されるため、キャップ膜と高誘電率絶縁膜とを反応させて高誘電率ゲート絶縁膜を形成した場合、高誘電率ゲート絶縁膜の比誘電率は元の高誘電率絶縁膜の比誘電率と比べてほとんど変化しない。
【００３０】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第１導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成すると共に前記高誘電率絶縁膜と前記第２導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第２導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成する工程をさらに備えていてもよい。
【００３１】
本発明に係る第１の半導体装置の製造方法において、前記第１導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、前記第２導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、前記第１導電型ＭＩＳトランジスタ用キャップ膜はランタノイド含有酸化膜であり、前記イオンは III族元素含有イオンであってもよい。
【００３２】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）において、イオン注入法又はプラズマドーピング法を用いて前記第１導電型ＭＩＳトランジスタ用キャップ膜に前記イオンを導入してもよい。
【００３３】
本発明に係る第２の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に金属含有膜を堆積する工程（ｂ）と、前記工程（ｂ）よりも後に、前記第１導電型ＭＩＳトランジスタ領域を覆う第１のマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第１のイオンを導入して第２導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第１のマスクパターンを除去する工程（ｃ）と、前記工程（ｃ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えている。
【００３４】
本発明に係る第２の半導体装置の製造方法において、前記第１導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、前記第２導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、前記第１のイオンはランタノイド含有イオンであってもよい。
【００３５】
本発明に係る第２の半導体装置の製造方法において、前記高誘電率絶縁膜は、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であってもよい。
【００３６】
本発明に係る第２の半導体装置の製造方法において、前記工程（ｂ）の後で前記工程（ｄ）の前に、前記第２導電型ＭＩＳトランジスタ領域を覆う第２のマスクパターンを用いて、前記第１導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第２のイオンを導入して第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第２のマスクパターンを除去する工程（ｆ）をさらに備えていてもよい。
【００３７】
本発明に係る第２の半導体装置の製造方法において、前記第２のイオンは III族元素含有イオンであってもよい。
【００３８】
本発明に係る第３の半導体装置の製造方法は、第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用金属含有膜を堆積する工程（ｂ）と、前記工程（ｂ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用金属含有膜にイオンを導入して第２導電型ＭＩＳトランジスタ用金属含有膜に改質した後、前記マスクパターンを除去する工程（ｃ）と、前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ用金属含有膜上及び前記第２導電型ＭＩＳトランジスタ用金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、前記第１導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第１導電型ＭＩＳトランジスタ用ゲート電極を形成すると共に前記第２導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えている。
【００３９】
本発明に係る第３の半導体装置の製造方法において、前記工程（ｃ）は、熱処理を行って、前記イオンと前記第１導電型ＭＩＳトランジスタ用金属含有膜とを合金化して前記第２導電型ＭＩＳトランジスタ用金属含有膜を形成する工程を含んでいてもよい。
【００４０】
本発明に係る第３の半導体装置の製造方法において、前記イオンは窒素又は炭素を含有するイオンであってもよい。
【００４１】
本発明に係る第３の半導体装置の製造方法において、前記高誘電率絶縁膜は第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であってもよい。
【００４２】
本発明に係る第３の半導体装置の製造方法において、前記工程（ａ）と前記工程（ｂ）との間に、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｆ）をさらに備え、前記工程（ｆ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜を形成する工程（ｇ）をさらに備えていてもよい。
【発明の効果】
【００４３】
本発明によると、Ｎ型トランジスタ領域及びＰ型トランジスタ領域のそれぞれにおいてキャップ膜除去工程及びHigh-k絶縁膜除去工程が必要ないため、キャップ膜及びHigh-k絶縁膜に膜減りやダメージ等が発生することを防止できるので、ゲート絶縁膜の信頼性を向上させることができる。また、Ｎ型トランジスタ領域及びＰ型トランジスタ領域のそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、キャップ膜、High-k絶縁膜又は金属含有膜に対してイオンの導入を行うため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００４４】
従って、本発明によると、ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【発明を実施するための最良の形態】
【００４５】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４６】
まず、図１（ａ）に示すように、半導体基板１０１中に素子分離領域１０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。ここで、High-k絶縁膜１０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、Ｎ型トランジスタ用キャップ膜１０４としては例えば厚さ０．３〜１．０ｎｍ程度の酸化ランタン（ＬａＯ）膜を、金属含有膜１０５としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。また、High-k絶縁膜１０３と金属含有膜１０５つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．５程度であるが、この値はＴｉＮ膜の堆積法等により調整可能である。
【００４７】
尚、本願においては、金属含有膜（メタルゲート電極材料）のみによって決まる通常の仕事関数と区別して、ゲート絶縁膜材料と金属含有膜との関係によって決まる仕事関数を実効仕事関数と称する。
【００４８】
次に、図１（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト１０６をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７をイオン注入法により導入した後、図１（ｃ）に示すように、フォトレジスト１０６を除去する。これにより、Ｐ型トランジスタ領域ＲｐにＮ型トランジスタ用キャップ膜１０４が改質されてなるＰ型トランジスタ用キャップ膜１０８が形成される。ここで、導入されるイオン１０７としては、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンが望ましく、イオン１０７の加速エネルギーについては、Ｐ型トランジスタ用キャップ膜１０８におけるHigh-k絶縁膜１０３との界面近傍に、イオン１０７として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、前述の界面近傍にＡｌダイポール層を効率的に形成することが可能となる。このＡｌダイポール層は、Ｎ型トランジスタ用キャップ膜１０４を構成するランタン酸化膜によって低減されたＰ型トランジスタゲート構造の実効仕事関数Ｗeff を増加させる作用を有している。すなわち、この作用によって、Ｎ型トランジスタ用キャップ膜１０４がＰ型トランジスタ用キャップ膜１０８に改質されるのである。
【００４９】
次に、図１（ｄ）に示すように、半導体基板１０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜１１１を堆積した後、アニールを行うことにより、High-k絶縁膜１０３とＮ型トランジスタ用キャップ膜１０４とを反応させてＮ型トランジスタ用High-kゲート絶縁膜１０９を形成すると共にHigh-k絶縁膜１０３とＰ型トランジスタ用キャップ膜１０８とを反応させてＰ型トランジスタ用High-kゲート絶縁膜１１０を形成する。ここで、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０は共に酸化ハフニウム（ＨｆＯ）を主成分とし且つランタン（Ｌａ）を含み、Ｐ型トランジスタ用High-kゲート絶縁膜１１０のみがアルミニウム（Ａｌ）を含む。ここで、Ｎ型トランジスタ用High-kゲート絶縁膜１０９と金属膜（ＴｉＮ膜）１０５との関係によって決まるＮ型トランジスタゲート構造の実効仕事関数Ｗeff は４．２程度以下であり、Ｐ型トランジスタ用High-kゲート絶縁膜１１０と金属膜（ＴｉＮ膜）１０５との関係によって決まるＰ型トランジスタゲート構造の実効仕事関数Ｗeff は４．８程度である。
【００５０】
尚、本実施形態では、ポリシリコン膜１１１の堆積工程とは別にアニール工程を行ったが、このアニール工程を行わなくても、ポリシリコン膜１１１の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０を形成することができる。
【００５１】
その後、図２（ａ）に示すように、ポリシリコン膜１１１上にフォトレジストからなるゲート電極形成用パターン１１２を形成した後、ゲート電極形成用パターン１１２をマスクとして、ポリシリコン膜１１１及び金属含有膜１０５に対して順次エッチングを行い、その後、ゲート電極形成用パターン１１２を除去する。これにより、図２（ｂ）に示すように、半導体基板１０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜１０９を介して、金属含有膜１０５及びポリシリコン膜１１１からなるＮ型トランジスタ用ゲート電極１１３が形成される一方、半導体基板１０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜１１０を介して、金属含有膜１０５及びポリシリコン膜１１１からなるＰ型トランジスタ用ゲート電極１１４が形成される。すなわち、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜１０５を有している。その後、各ゲート電極１１３及び１１４の側壁上にオフセットスペーサー１１５を形成した後、イオン注入により、Ｎ型エクステンション領域１１６及びＰ型エクステンション領域１１７を形成する。ここで、オフセットスペーサー１１５としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００５２】
次に、図２（ｃ）に示すように、半導体基板１０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜１１８及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜１１９を順次堆積した後、シリコン窒化膜１１９及びシリコン酸化膜１１８に対してエッチバックを行うことにより、各ゲート電極１１３及び１１４の側壁上にオフセットスペーサー１１５を介して、シリコン酸化膜１１８及びシリコン窒化膜１１９からなるサイドウォールスペーサー１２０を形成する。
【００５３】
その後、図２（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域１２１及びＰ型ソース・ドレイン領域１２２を形成し、トランジスタ構造を完成させる。
【００５４】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００５５】
以上に説明したように、第１の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-k絶縁膜１０３及び各キャップ膜１０４、１０８のいずれもキャップ膜除去工程にさらされることが全くないため、High-k絶縁膜１０３及び各キャップ膜１０４、１０８に膜減りやダメージ等が発生することを防止できるので、Ｎ型トランジスタ用High-kゲート絶縁膜１０９及びＰ型トランジスタ用High-kゲート絶縁膜１１０の信頼性を向上させることができる。
【００５６】
また、第１の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｎ型トランジスタ用キャップ膜１０４に対してイオン１０７の導入を行ってＰ型トランジスタ用キャップ膜１０８に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００５７】
従って、第１の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００５８】
尚、第１の実施形態において、半導体基板１０１上の全面にＮ型トランジスタ用キャップ膜１０４を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４をＰ型トランジスタ用キャップ膜１０８に改質した。しかし、これに代えて、半導体基板１０１上の全面にＰ型トランジスタ用キャップ膜を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用キャップ膜をＮ型トランジスタ用キャップ膜に改質してもよいことは言うまでもない。
【００５９】
また、第１の実施形態において、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７をイオン注入法によって導入したが、これに代えて、イオン１０７をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【００６０】
また、第１の実施形態において、Ｎ型トランジスタ用キャップ膜１０４として酸化ランタン（ＬａＯ）膜を用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有する酸化膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６１】
また、第１の実施形態において、Ｎ型トランジスタ用キャップ膜１０４をＰ型トランジスタ用キャップ膜１０８に改質するためのイオン１０７として、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンを用いたが、これに代えて、他の III族元素（Ｂ、Ｇａ等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【００６２】
また、第１の実施形態において、High-k絶縁膜１０３の材料として酸化ハフニウム（ＨｆＯ）を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６３】
また、第１の実施形態において、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４に含まれる金属含有膜１０５としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６４】
また、第１の実施形態において、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４に含まれるシリコン含有膜としてポリシリコン膜１１１を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００６５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図３（ａ）〜（ｄ）及び図４（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００６６】
まず、図３（ａ）に示すように、半導体基板２０１中に素子分離領域２０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板２０１上の全面にＰ型トランジスタ用High-kゲート絶縁膜２０３及び金属含有膜２０４を順次堆積する。ここで、Ｐ型トランジスタ用High-kゲート絶縁膜２０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、金属含有膜２０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。これにより、Ｐ型トランジスタ用High-kゲート絶縁膜２０３と金属含有膜２０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff を４．８以上に設定することができる。尚、この値はＴｉＮ膜の堆積法等により調整可能である。
【００６７】
次に、図３（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト２０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３にイオン２０６をイオン注入法により導入した後、図３（ｃ）に示すように、フォトレジスト２０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにＰ型トランジスタ用High-kゲート絶縁膜２０３が改質されてなるＮ型トランジスタ用High-kゲート絶縁膜２０７が形成される。ここで、導入されるイオン２０６としては、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンが望ましく、イオン２０６の加速エネルギーについては、Ｎ型トランジスタ用High-kゲート絶縁膜２０７における金属含有膜２０４との界面近傍に、イオン２０６として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、Ｎ型トランジスタ用High-kゲート絶縁膜２０７中のＬａ濃度分布を金属含有膜２０４から半導体基板２０１に向けて徐々に減少させることが可能となる。ここで、注入されたランタニウム（Ｌａ）は、Ｎ型トランジスタ用High-kゲート絶縁膜２０７と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させる作用を有している。すなわち、この作用によって、Ｐ型トランジスタ用High-kゲート絶縁膜２０３がＮ型トランジスタ用High-kゲート絶縁膜２０７に改質されるのである。
【００６８】
尚、本実施形態において、Ｐ型トランジスタ用High-kゲート絶縁膜２０３とイオン２０６とを十分に反応させるために、イオン２０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｐ型トランジスタ用High-kゲート絶縁膜２０３とイオン２０６とを反応させてＮ型トランジスタ用High-kゲート絶縁膜２０７を形成することができる。
【００６９】
次に、図３（ｄ）に示すように、半導体基板２０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜２０８を堆積する。
【００７０】
その後、図４（ａ）に示すように、ポリシリコン膜２０８上にフォトレジストからなるゲート電極形成用パターン２０９を形成した後、ゲート電極形成用パターン２０９をマスクとして、ポリシリコン膜２０８及び金属含有膜２０４に対して順次エッチングを行い、その後、ゲート電極形成用パターン２０９を除去する。これにより、図４（ｂ）に示すように、半導体基板２０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜２０７を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＮ型トランジスタ用ゲート電極２１０が形成される一方、半導体基板２０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜２０３を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＰ型トランジスタ用ゲート電極２１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜２０４を有している。その後、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を形成した後、イオン注入により、Ｎ型エクステンション領域２１３及びＰ型エクステンション領域２１４を形成する。ここで、オフセットスペーサー２１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００７１】
次に、図４（ｃ）に示すように、半導体基板２０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜２１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜２１６を順次堆積した後、シリコン窒化膜２１６及びシリコン酸化膜２１５に対してエッチバックを行うことにより、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を介して、シリコン酸化膜２１５及びシリコン窒化膜２１６からなるサイドウォールスペーサー２１７を形成する。
【００７２】
その後、図４（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域２１８及びＰ型ソース・ドレイン領域２１９を形成し、トランジスタ構造を完成させる。
【００７３】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００７４】
以上に説明したように、第２の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜２０３及び２０７のいずれもHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜２０３及び２０７に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜２０３及び２０７、具体的にはＰ型トランジスタ用High-kゲート絶縁膜２０３及びＮ型トランジスタ用High-kゲート絶縁膜２０７の信頼性を向上させることができる。
【００７５】
また、第２の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｐ型トランジスタ用High-kゲート絶縁膜２０３に対してイオン２０６の導入を行ってＮ型トランジスタ用High-kゲート絶縁膜２０７に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００７６】
従って、第２の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００７７】
尚、第２の実施形態において、半導体基板２０１上の全面にＰ型トランジスタ用High-kゲート絶縁膜２０３を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質した。しかし、これに代えて、半導体基板２０１上の全面にＮ型トランジスタ用High-kゲート絶縁膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用High-kゲート絶縁膜をＰ型トランジスタ用High-kゲート絶縁膜に改質してもよいことは言うまでもない。
【００７８】
また、第２の実施形態において、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用High-kゲート絶縁膜２０３にイオン２０６をイオン注入法によって導入したが、これに代えて、イオン２０６をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【００７９】
また、第２の実施形態において、Ｐ型トランジスタ用High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質するためのイオン２０６として、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンを用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【００８０】
また、第２の実施形態において、High-kゲート絶縁膜２０３及び２０７の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８１】
また、第２の実施形態において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれる金属含有膜２０４としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８２】
また、第２の実施形態において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれるシリコン含有膜としてポリシリコン膜２０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【００８３】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図５（ａ）〜（ｃ）及び図６（ａ）〜（ｄ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００８４】
まず、第２の実施形態と同様に、図３（ａ）に示すように、半導体基板２０１中に素子分離領域２０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板２０１上の全面にHigh-kゲート絶縁膜２０３及び金属含有膜２０４を順次堆積する。すなわち、第２の実施形態ではＰ型トランジスタ用High-kゲート絶縁膜２０３を堆積したのに対して、本変形例ではHigh-kゲート絶縁膜２０３を堆積する。ここで、High-kゲート絶縁膜２０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、金属含有膜２０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。また、High-k絶縁膜２０３と金属含有膜２０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．５程度であるが、この値はＴｉＮ膜の堆積法等により調整可能である。
【００８５】
次に、第２の実施形態と同様に、図３（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト２０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するHigh-kゲート絶縁膜２０３にイオン２０６をイオン注入法により導入した後、第２の実施形態と同様に、図３（ｃ）に示すように、フォトレジスト２０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにHigh-kゲート絶縁膜２０３が改質されてなるＮ型トランジスタ用High-kゲート絶縁膜２０７が形成される。ここで、導入されるイオン２０６としては、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンが望ましく、イオン２０６の加速エネルギーについては、Ｎ型トランジスタ用High-kゲート絶縁膜２０７における金属含有膜２０４との界面近傍に、イオン２０６として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、Ｎ型トランジスタ用High-kゲート絶縁膜２０７中のＬａ濃度分布を金属含有膜２０４から半導体基板２０１に向けて徐々に減少させることが可能となる。ここで、注入されたランタニウム（Ｌａ）は、Ｎ型トランジスタ用High-kゲート絶縁膜２０７と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させる作用を有している。すなわち、この作用によって、High-kゲート絶縁膜２０３がＮ型トランジスタ用High-kゲート絶縁膜２０７に改質されるのである。
【００８６】
尚、本変形例において、High-kゲート絶縁膜２０３とイオン２０６とを十分に反応させるために、イオン２０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、High-kゲート絶縁膜２０３とイオン２０６とを反応させてＮ型トランジスタ用High-kゲート絶縁膜２０７を形成することができる。
【００８７】
次に、図５（ａ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト２２１をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するHigh-kゲート絶縁膜２０３にイオン２２２をイオン注入法により導入した後、図５（ｂ）に示すように、フォトレジスト２２１を除去する。これにより、Ｐ型トランジスタ領域ＲｐにHigh-kゲート絶縁膜２０３が改質されてなるＰ型トランジスタ用High-kゲート絶縁膜２２３が形成される。ここで、導入されるイオン２２２としては、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンが望ましく、イオン２２２の加速エネルギーについては、Ｐ型トランジスタ用High-kゲート絶縁膜２２３における金属含有膜２０４との界面近傍に、イオン２２２として注入される不純物の濃度ピークが位置するように設定することが望ましい。このようにすると、前述の界面近傍にＡｌダイポール層を効率的に形成することが可能となる。このＡｌダイポール層は、Ｐ型トランジスタ用High-kゲート絶縁膜２２３と金属含有膜２０４との関係によって決まる実効仕事関数Ｗeff を４．８程度以上に増加させる作用を有している。すなわち、この作用によって、High-kゲート絶縁膜２０３がＰ型トランジスタ用High-kゲート絶縁膜２２３に改質されるのである。
【００８８】
尚、本変形例において、High-kゲート絶縁膜２０３とイオン２２２とを十分に反応させるために、イオン２２２の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜２０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、High-kゲート絶縁膜２０３とイオン２０６とを反応させてＰ型トランジスタ用High-kゲート絶縁膜２２３を形成することができる。
【００８９】
次に、図５（ｃ）に示すように、半導体基板２０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜２０８を堆積する。
【００９０】
その後、図６（ａ）に示すように、ポリシリコン膜２０８上にフォトレジストからなるゲート電極形成用パターン２０９を形成した後、ゲート電極形成用パターン２０９をマスクとして、ポリシリコン膜２０８及び金属含有膜２０４に対して順次エッチングを行い、その後、ゲート電極形成用パターン２０９を除去する。これにより、図６（ｂ）に示すように、半導体基板２０１におけるＮ型トランジスタ領域Ｒｎ上には、Ｎ型トランジスタ用High-kゲート絶縁膜２０７を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＮ型トランジスタ用ゲート電極２１０が形成される一方、半導体基板２０１におけるＰ型トランジスタ領域Ｒｐ上には、Ｐ型トランジスタ用High-kゲート絶縁膜２２３を介して、金属含有膜２０４及びポリシリコン膜２０８からなるＰ型トランジスタ用ゲート電極２１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１は同じ厚さを持つ同じ組成（ＴｉＮ）の金属含有膜２０４を有している。その後、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を形成した後、イオン注入により、Ｎ型エクステンション領域２１３及びＰ型エクステンション領域２１４を形成する。ここで、オフセットスペーサー２１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【００９１】
次に、図６（ｃ）に示すように、半導体基板２０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜２１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜２１６を順次堆積した後、シリコン窒化膜２１６及びシリコン酸化膜２１５に対してエッチバックを行うことにより、各ゲート電極２１０及び２１１の側壁上にオフセットスペーサー２１２を介して、シリコン酸化膜２１５及びシリコン窒化膜２１６からなるサイドウォールスペーサー２１７を形成する。
【００９２】
その後、図６（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域２１８及びＰ型ソース・ドレイン領域２１９を形成し、トランジスタ構造を完成させる。
【００９３】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【００９４】
以上に説明したように、第２の実施形態の変形例によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜２０７及び２２３のいずれもHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜２０７及び２２３に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜２０７及び２２３、具体的にはＮ型トランジスタ用High-kゲート絶縁膜２０７及びＰ型トランジスタ用High-kゲート絶縁膜２２３の信頼性を向上させることができる。
【００９５】
また、第２の実施形態の変形例によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、High-kゲート絶縁膜２０３に対してイオン２０６及び２２２の導入を行ってＮ型トランジスタ用High-kゲート絶縁膜２０７及びＰ型トランジスタ用High-kゲート絶縁膜２２３に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【００９６】
従って、第２の実施形態の変形例によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【００９７】
尚、第２の実施形態の変形例において、High-kゲート絶縁膜２０３にイオン２０６及び２２２をイオン注入法によって導入したが、これに代えて、イオン２０６及び２２２をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本変形例と同等の効果を得ることができる。
【００９８】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３をＮ型トランジスタ用High-kゲート絶縁膜２０７に改質するためのイオン２０６として、ランタニウム（Ｌａ）や酸化ランタン（ＬａＯ）等のイオンを用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有するイオンを用いた場合にも本変形例と同等の効果を得ることができる。
【００９９】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３をＰ型トランジスタ用High-kゲート絶縁膜２２３に改質するためのイオン２２２として、アルミニウム（Ａｌ）やアルミナ（ＡｌＯ）等のイオンを用いたが、これに代えて、他の III族元素（Ｂ、Ｇａ等）を含有するイオンを用いた場合にも本変形例と同等の効果を得ることができる。
【０１００】
また、第２の実施形態の変形例において、High-kゲート絶縁膜２０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本変形例と同等の効果を得ることができる。
【０１０１】
また、第２の実施形態の変形例において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれる金属含有膜２０４としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１０２】
また、第２の実施形態の変形例において、Ｎ型トランジスタ用ゲート電極２１０及びＰ型トランジスタ用ゲート電極２１１に含まれるシリコン含有膜としてポリシリコン膜２０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１０３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【０１０４】
まず、図７（ａ）に示すように、半導体基板３０１中に素子分離領域３０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板３０１上の全面にHigh-kゲート絶縁膜３０３及びＰ型トランジスタ用金属含有膜３０４を順次堆積する。ここで、High-kゲート絶縁膜３０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、Ｐ型トランジスタ用金属含有膜３０４としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。これにより、High-kゲート絶縁膜３０３とＰ型トランジスタ用金属含有膜３０４つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff を４．８以上に設定することができる。すなわち、本実施形態において、High-kゲート絶縁膜３０３はＰ型トランジスタ用High-kゲート絶縁膜である。尚、前述の実効仕事関数Ｗeff の値はＴｉＮ膜の堆積法等により調整可能である。
【０１０５】
次に、図７（ｂ）に示すように、Ｎ型トランジスタ領域Ｒｎに開口を有するフォトレジスト３０５をマスクとして、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４にイオン３０６をイオン注入法により導入した後、図７（ｃ）に示すように、フォトレジスト３０５を除去する。これにより、Ｎ型トランジスタ領域ＲｎにＰ型トランジスタ用金属含有膜３０４が改質されてなるＮ型トランジスタ用金属含有膜３０７が形成される。ここで、導入されるイオン３０６としては、窒素又は炭素を含むイオンが望ましい。このようにすると、High-kゲート絶縁膜３０３とＮ型トランジスタ用金属含有膜３０７との関係によって決まる実効仕事関数Ｗeff を４．２程度以下に低減させることができる。このとき、Ｎ型トランジスタ用金属含有膜３０７の厚さはＰ型トランジスタ用金属含有膜３０４の厚さと実質的に同じであるが、イオン３０６の導入によってＮ型トランジスタ用金属含有膜３０７の組成はＰ型トランジスタ用金属含有膜３０４の組成とは異なるものになる。
【０１０６】
尚、本実施形態において、Ｐ型トランジスタ用金属含有膜３０４とイオン３０６とを十分に反応させるために、イオン３０６の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜３０８の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｐ型トランジスタ用金属含有膜３０４とイオン３０６とを反応させてＮ型トランジスタ用金属含有膜３０７を形成することができる。
【０１０７】
次に、図７（ｄ）に示すように、半導体基板３０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜３０８を堆積する。
【０１０８】
その後、図８（ａ）に示すように、ポリシリコン膜３０８上にフォトレジストからなるゲート電極形成用パターン３０９を形成した後、ゲート電極形成用パターン３０９をマスクとして、ポリシリコン膜３０８並びにＰ型トランジスタ用金属含有膜３０４及びＮ型トランジスタ用金属含有膜３０７に対して順次エッチングを行い、その後、ゲート電極形成用パターン３０９を除去する。これにより、図８（ｂ）に示すように、半導体基板３０１におけるＮ型トランジスタ領域Ｒｎ上には、High-kゲート絶縁膜３０３を介して、Ｎ型トランジスタ用金属含有膜３０７及びポリシリコン膜３０８からなるＮ型トランジスタ用ゲート電極３１０が形成される一方、半導体基板３０１におけるＰ型トランジスタ領域Ｒｐ上には、High-kゲート絶縁膜３０３を介して、Ｐ型トランジスタ用金属含有膜３０４及びポリシリコン膜３０８からなるＰ型トランジスタ用ゲート電極３１１が形成される。すなわち、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１は実質的に同じ厚さを持つ異なる組成の金属含有膜を有している。その後、各ゲート電極３１０及び３１１の側壁上にオフセットスペーサー３１２を形成した後、イオン注入により、Ｎ型エクステンション領域３１３及びＰ型エクステンション領域３１４を形成する。ここで、オフセットスペーサー３１２としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【０１０９】
次に、図８（ｃ）に示すように、半導体基板３０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜３１５及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜３１６を順次堆積した後、シリコン窒化膜３１６及びシリコン酸化膜３１５に対してエッチバックを行うことにより、各ゲート電極３１０及び３１１の側壁上にオフセットスペーサー３１２を介して、シリコン酸化膜３１５及びシリコン窒化膜３１６からなるサイドウォールスペーサー３１７を形成する。
【０１１０】
その後、図８（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域３１８及びＰ型ソース・ドレイン領域３１９を形成し、トランジスタ構造を完成させる。
【０１１１】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【０１１２】
以上に説明したように、第３の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-kゲート絶縁膜３０３がHigh-kゲート絶縁膜除去工程や金属含有膜除去工程にさらされることがないため、High-kゲート絶縁膜３０３に膜減りやダメージ等が発生することを防止できるので、High-kゲート絶縁膜３０３の信頼性を向上させることができる。
【０１１３】
また、第３の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｐ型トランジスタ用金属含有膜３０４に対してイオン３０６の導入を行ってＮ型トランジスタ用金属含有膜３０７に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【０１１４】
従って、第３の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【０１１５】
尚、第３の実施形態において、半導体基板３０１上の全面にＰ型トランジスタ用金属含有膜３０４を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４をＮ型トランジスタ用金属含有膜３０７に改質した。しかし、これに代えて、半導体基板３０１上の全面にＮ型トランジスタ用金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜をＰ型トランジスタ用金属含有膜に改質してもよいことは言うまでもない。或いは、半導体基板３０１上の全面に金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置する当該金属含有膜をＰ型トランジスタ用金属含有膜に改質すると共にＮ型トランジスタ領域Ｒｎに位置する当該金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよい。
【０１１６】
また、第３の実施形態において、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜３０４にイオン３０６をイオン注入法によって導入したが、これに代えて、イオン３０６をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【０１１７】
また、第３の実施形態において、Ｐ型トランジスタ用金属含有膜３０４をＮ型トランジスタ用金属含有膜３０７に改質するためのイオン３０６として、窒素又は炭素を含有するイオンを用いたが、これに代えて、他の元素（シリコン（Ｓｉ）等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【０１１８】
また、第３の実施形態において、High-kゲート絶縁膜３０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１１９】
また、第３の実施形態において、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１に含まれる金属含有膜としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１２０】
また、第３の実施形態において、Ｎ型トランジスタ用ゲート電極３１０及びＰ型トランジスタ用ゲート電極３１１に含まれるシリコン含有膜としてポリシリコン膜３０８を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１２１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｄ）は、第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【０１２２】
まず、図９（ａ）に示すように、半導体基板４０１中に素子分離領域４０２を形成することにより、Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを区画する。続いて、半導体基板４０１上の全面にHigh-k絶縁膜４０３、キャップ膜４０４及びＮ型トランジスタ用金属含有膜４０５を順次堆積する。ここで、High-k絶縁膜４０３としては例えば厚さ１．０〜３．０ｎｍ程度の酸化ハフニウム（ＨｆＯ）膜を、キャップ膜４０４としては例えば厚さ０．３〜１．０ｎｍ程度の酸化ランタン（ＬａＯ）膜を、Ｎ型トランジスタ用金属含有膜４０５としては例えば厚さ２．０〜１０ｎｍ程度の窒化チタン（ＴｉＮ）膜を用いる。尚、後述するように、High-k絶縁膜４０３とキャップ膜４０４とから、ランタンを含むHigh-kゲート絶縁膜（ランタン含有High-kゲート絶縁膜）が形成されるが、当該ランタン含有High-kゲート絶縁膜とＮ型トランジスタ用金属含有膜４０５つまりＴｉＮ膜との関係によって決まる実効仕事関数Ｗeff は４．２以下に設定されている。すなわち、本実施形態において、キャップ膜４０４はＮ型トランジスタ用キャップ膜である。尚、前述の実効仕事関数Ｗeff の値はＴｉＮ膜の堆積法等により調整可能である。
【０１２３】
次に、図９（ｂ）に示すように、Ｐ型トランジスタ領域Ｒｐに開口を有するフォトレジスト４０６をマスクとして、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５にイオン４０７をイオン注入法により導入した後、図９（ｃ）に示すように、フォトレジスト４０６を除去する。これにより、Ｐ型トランジスタ領域ＲｐにＮ型トランジスタ用金属含有膜４０５が改質されてなるＰ型トランジスタ用金属含有膜４０８が形成される。ここで、導入されるイオン４０７としては、窒素又は炭素を含むイオンが望ましい。このようにすると、ランタン含有High-kゲート絶縁膜（High-k絶縁膜４０３とキャップ膜４０４とによって形成される）とＰ型トランジスタ用金属含有膜４０８との関係によって決まる実効仕事関数Ｗeff を４．８程度以上に増加させることができる。このとき、Ｐ型トランジスタ用金属含有膜４０８の厚さはＮ型トランジスタ用金属含有膜４０５の厚さと実質的に同じであるが、イオン４０７の導入によってＰ型トランジスタ用金属含有膜４０８の組成はＮ型トランジスタ用金属含有膜４０５の組成とは異なるものになる。
【０１２４】
尚、本実施形態において、Ｎ型トランジスタ用金属含有膜４０５とイオン４０７とを十分に反応させるために、イオン４０７の導入後にアニールを実施してもよいが、当該アニールを行わない場合にも、後述するポリシリコン膜４０９の形成工程での加熱処理やその後の工程での加熱処理（例えば注入イオンに対する活性化アニール等）によって、Ｎ型トランジスタ用金属含有膜４０５とイオン４０７とを反応させてＰ型トランジスタ用金属含有膜４０８を形成することができる。
【０１２５】
次に、図９（ｄ）に示すように、半導体基板４０１上の全面に厚さ８０〜１２０ｎｍ程度のポリシリコン膜４０９を堆積した後、アニールを行うことにより、High-k絶縁膜４０３とキャップ膜４０４とを反応させてランタン含有High-kゲート絶縁膜（Ｎ型トランジスタ用High-kゲート絶縁膜）４１０を形成する。
【０１２６】
尚、本実施形態では、ポリシリコン膜４０９の堆積工程とは別にアニール工程を行ったが、このアニール工程を行わなくても、ポリシリコン膜４０９の形成工程に伴う加熱処理やその後の工程での加熱処理によって、ランタン含有High-kゲート絶縁膜４１０を形成することができる。
【０１２７】
その後、図１０（ａ）に示すように、ポリシリコン膜４０９上にフォトレジストからなるゲート電極形成用パターン４１１を形成した後、ゲート電極形成用パターン４１１をマスクとして、ポリシリコン膜４０９並びにＮ型トランジスタ用金属含有膜４０５及びＰ型トランジスタ用金属含有膜４０８に対して順次エッチングを行い、その後、ゲート電極形成用パターン４１１を除去する。これにより、図１０（ｂ）に示すように、半導体基板４０１におけるＮ型トランジスタ領域Ｒｎ上には、ランタン含有High-kゲート絶縁膜４１０を介して、Ｎ型トランジスタ用金属含有膜４０５及びポリシリコン膜４０９からなるＮ型トランジスタ用ゲート電極４１２が形成される一方、半導体基板４０１におけるＰ型トランジスタ領域Ｒｐ上には、ランタン含有High-kゲート絶縁膜４１０を介して、Ｐ型トランジスタ用金属含有膜４０８及びポリシリコン膜４０９からなるＰ型トランジスタ用ゲート電極４１３が形成される。すなわち、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３は実質的に同じ厚さを持つ異なる組成の金属含有膜を有している。その後、各ゲート電極４１２及び４１３の側壁上にオフセットスペーサー４１４を形成した後、イオン注入により、Ｎ型エクステンション領域４１５及びＰ型エクステンション領域４１６を形成する。ここで、オフセットスペーサー４１４としては、例えば厚さ３〜６ｎｍ程度のシリコン酸化膜又はシリコン窒化膜を用いる。
【０１２８】
次に、図１０（ｃ）に示すように、半導体基板４０１上の全面に厚さ５〜１０ｎｍ程度のシリコン酸化膜４１７及び厚さ１５〜３０ｎｍ程度のシリコン窒化膜４１８を順次堆積した後、シリコン窒化膜４１８及びシリコン酸化膜４１７に対してエッチバックを行うことにより、各ゲート電極４１２及び４１３の側壁上にオフセットスペーサー４１４を介して、シリコン酸化膜４１７及びシリコン窒化膜４１８からなるサイドウォールスペーサー４１９を形成する。
【０１２９】
その後、図１０（ｄ）に示すように、イオン注入により、Ｎ型ソース・ドレイン領域４２０及びＰ型ソース・ドレイン領域４２１を形成し、トランジスタ構造を完成させる。
【０１３０】
以上のような工程を行うことにより、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれに異なる最適ゲートスタック構造を形成することが可能となる。
【０１３１】
以上に説明したように、第４の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域ＲｐのそれぞれにおいてHigh-k絶縁膜４０３及びキャップ膜４０４のいずれもキャップ膜除去工程にさらされることが全くないため、High-k絶縁膜４０３及びキャップ膜４０４に膜減りやダメージ等が発生することを防止できるので、ランタン含有High-kゲート絶縁膜４１０の信頼性を向上させることができる。
【０１３２】
また、第４の実施形態によると、Ｎ型トランジスタ領域Ｒｎ及びＰ型トランジスタ領域Ｒｐのそれぞれにおいて所望の実効仕事関数を持つゲート構造を実現するために、Ｎ型トランジスタ用金属含有膜４０５に対してイオン４０７の導入を行ってＰ型トランジスタ用金属含有膜４０８に改質する。このため、キャップ膜、High-k絶縁膜又は金属含有膜に対してマスクパターンを用いてエッチングを行う従来方法のようにマスクパターンの合わせズレやサイドエッチングを考慮してｐｎ境界部幅（ＳＴＩ幅）を増大させる必要がないので、半導体装置を微細化することが可能となる。
【０１３３】
従って、第４の実施形態によると、ＳＴＩ幅の増加や信頼性の低下を防止しつつ、所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現することができる。
【０１３４】
尚、第４の実施形態において、半導体基板４０１上の全面にＮ型トランジスタ用金属含有膜４０５を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５をＰ型トランジスタ用金属含有膜４０８に改質した。しかし、これに代えて、半導体基板４０１上の全面にＰ型トランジスタ用金属含有膜を堆積した後、Ｎ型トランジスタ領域Ｒｎに位置するＰ型トランジスタ用金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよいことは言うまでもない。或いは、半導体基板４０１上の全面に金属含有膜を堆積した後、Ｐ型トランジスタ領域Ｒｐに位置する当該金属含有膜をＰ型トランジスタ用金属含有膜に改質すると共にＮ型トランジスタ領域Ｒｎに位置する当該金属含有膜をＮ型トランジスタ用金属含有膜に改質してもよい。
【０１３５】
また、第４の実施形態において、Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用金属含有膜４０５にイオン４０７をイオン注入法によって導入したが、これに代えて、イオン４０７をプラズマドーピング等のプラズマ処理を用いて導入した場合にも本実施形態と同等の効果を得ることができる。
【０１３６】
また、第４の実施形態において、Ｎ型トランジスタ用金属含有膜４０５をＰ型トランジスタ用金属含有膜４０８に改質するためのイオン４０７として、窒素又は炭素を含有するイオンを用いたが、これに代えて、他の元素（シリコン（Ｓｉ）等）を含有するイオンを用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３７】
また、第４の実施形態において、High-kゲート絶縁膜４０３の材料として酸化ハフニウム（ＨｆＯ）膜を用いたが、これに代えて、他のHigh-k材料（酸化ジルコニウム（ＺｒＯ）等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３８】
また、第４の実施形態において、キャップ膜４０４として酸化ランタン（ＬａＯ）膜を用いたが、これに代えて、他のランタノイド（Ｃｅ、Ｐｒ等）を含有する酸化膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１３９】
また、第４の実施形態において、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３に含まれる金属含有膜としてＴｉＮ膜を用いたが、これに代えて、他の金属含有膜（ＴｉＮＯ膜、ＴａＮ膜、ＴａＣＮ膜又はＴａＣＮＯ膜等）を用いた場合にも本実施形態と同等の効果を得ることができる。
【０１４０】
また、第４の実施形態において、Ｎ型トランジスタ用ゲート電極４１２及びＰ型トランジスタ用ゲート電極４１３に含まれるシリコン含有膜としてポリシリコン膜４０９を用いたが、これに代えて、アモルファスシリコン膜等の他のシリコン含有膜を用いた場合にも本実施形態と同等の効果を得ることができる。
【産業上の利用可能性】
【０１４１】
本発明は、半導体装置及びその製造方法に関し、特に所定の導電型トランジスタ領域においてHigh-kゲート絶縁膜と金属含有膜を有するゲート電極とからなる最適なゲート構造を実現するために有用である。
【図面の簡単な説明】
【０１４２】
【図１】図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｃ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）〜（ｄ）は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】図７（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】図８（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】図９（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】図１０（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図１２】図１２（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
【０１４３】
１０１ 半導体基板
１０２ 素子分離領域
１０３ High-k絶縁膜
１０４ Ｎ型トランジスタ用キャップ膜
１０５ 金属含有膜
１０６ フォトレジスト
１０７ イオン
１０８ Ｐ型トランジスタ用キャップ膜
１０９ Ｎ型トランジスタ用High-kゲート絶縁膜
１１０ Ｐ型トランジスタ用High-kゲート絶縁膜
１１１ ポリシリコン膜
１１２ ゲート形成用パターン
１１３ Ｎ型トランジスタ用ゲート電極
１１４ Ｐ型トランジスタ用ゲート電極
１１５ オフセットスペーサー
１１６ Ｎ型エクステンション領域
１１７ Ｐ型エクステンション領域
１１８ シリコン酸化膜
１１９ シリコン窒化膜
１２０ サイドウォールスペーサー
１２１ Ｎ型ソース・ドレイン領域
１２２ Ｐ型ソース・ドレイン領域
２０１ 半導体基板
２０２ 素子分離領域
２０３ High-kゲート絶縁膜（Ｐ型トランジスタ用High-kゲート絶縁膜）
２０４ 金属含有膜
２０５ フォトレジスト
２０６ イオン
２０７ Ｎ型トランジスタ用High-kゲート絶縁膜
２０８ ポリシリコン膜
２０９ ゲート形成用パターン
２１０ Ｎ型トランジスタ用ゲート電極
２１１ Ｐ型トランジスタ用ゲート電極
２１２ オフセットスペーサー
２１３ Ｎ型エクステンション領域
２１４ Ｐ型エクステンション領域
２１５ シリコン酸化膜
２１６ シリコン窒化膜
２１７ サイドウォールスペーサー
２１８ Ｎ型ソース・ドレイン領域
２１９ Ｐ型ソース・ドレイン領域
２２１ フォトレジスト
２２２ イオン
２２３ Ｐ型トランジスタ用High-kゲート絶縁膜
３０１ 半導体基板
３０２ 素子分離領域
３０３ High-kゲート絶縁膜
３０４ Ｐ型トランジスタ用金属含有膜
３０５ フォトレジスト
３０６ イオン
３０７ Ｎ型トランジスタ用金属含有膜
３０８ ポリシリコン膜
３０９ ゲート形成用パターン
３１０ Ｎ型トランジスタ用ゲート電極
３１１ Ｐ型トランジスタ用ゲート電極
３１２ オフセットスペーサー
３１３ Ｎ型エクステンション領域
３１４ Ｐ型エクステンション領域
３１５ シリコン酸化膜
３１６ シリコン窒化膜
３１７ サイドウォールスペーサー
３１８ Ｎ型ソース・ドレイン領域
３１９ Ｐ型ソース・ドレイン領域
４０１ 半導体基板
４０２ 素子分離領域
４０３ High-k絶縁膜
４０４ キャップ膜
４０５ Ｎ型トランジスタ用金属含有膜
４０６ フォトレジスト
４０７ イオン
４０８ Ｐ型トランジスタ用金属含有膜
４０９ ポリシリコン膜
４１０ ランタン含有High-kゲート絶縁膜
４１１ ゲート形成用パターン
４１２ Ｎ型トランジスタ用ゲート電極
４１３ Ｐ型トランジスタ用ゲート電極
４１４ オフセットスペーサー
４１５ Ｎ型エクステンション領域
４１６ Ｐ型エクステンション領域
４１７ シリコン酸化膜
４１８ シリコン窒化膜
４１９ サイドウォールスペーサー
４２０ Ｎ型ソース・ドレイン領域
４２１ Ｐ型ソース・ドレイン領域
【特許請求の範囲】
【請求項１】
半導体基板上にＮ型ＭＩＳトランジスタとＰ型ＭＩＳトランジスタとを備えた半導体装置であって、
前記Ｎ型ＭＩＳトランジスタは、
前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記Ｐ型ＭＩＳトランジスタは、
前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は共にランタノイドを含み、前記第２の高誘電率ゲート絶縁膜のみがさらに III族元素を含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のゲート電極及び前記第２のゲート電極は、同じ厚さを持つ同組成の金属含有膜を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ランタノイドはランタンであることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記 III族元素はアルミニウムであることを特徴とする半導体装置。
【請求項５】
半導体基板上に第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタとを備えた半導体装置であって、
前記第１導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記第２導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は同じ高誘電率膜からなり、
前記第１のゲート電極及び前記第２のゲート電極は、実質的に同じ厚さを持つ異なる組成の金属含有膜を有することを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２のゲート電極を構成する金属含有膜のみに所定の元素が導入されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記所定の元素は窒素又は炭素であることを特徴とする半導体装置。
【請求項８】
請求項５〜７のいずれか１項に記載の半導体装置において、
前記高誘電率膜の材料は前記第１のゲート電極が所定の仕事関数を持つように選択されていることを特徴とする半導体装置。
【請求項９】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｂ）と、
前記第１導電型ＭＩＳトランジスタ用キャップ膜上に金属含有膜を堆積する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用キャップ膜にイオンを導入して第２導電型ＭＩＳトランジスタ用キャップ膜に改質した後、前記マスクパターンを除去する工程（ｄ）と、
前記工程（ｄ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｅ）と、
前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記工程（ｄ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第１導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成すると共に前記高誘電率絶縁膜と前記第２導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第２導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９又は１０に記載の半導体装置の製造方法において、
前記第１導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、
前記第２導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、
前記第１導電型ＭＩＳトランジスタ用キャップ膜はランタノイド含有酸化膜であり、
前記イオンは III族元素含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９〜１１のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｄ）において、イオン注入法又はプラズマドーピング法を用いて前記第１導電型ＭＩＳトランジスタ用キャップ膜に前記イオンを導入することを特徴とする半導体装置の製造方法。
【請求項１３】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記第１導電型ＭＩＳトランジスタ領域を覆う第１のマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第１のイオンを導入して第２導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第１のマスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
前記第１導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、
前記第２導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、
前記第１のイオンはランタノイド含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１３又は１４に記載の半導体装置の製造方法において、
前記高誘電率絶縁膜は、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１３又は１４に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｄ）の前に、前記第２導電型ＭＩＳトランジスタ領域を覆う第２のマスクパターンを用いて、前記第１導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第２のイオンを導入して第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第２のマスクパターンを除去する工程（ｆ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記第２のイオンは III族元素含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１８】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用金属含有膜にイオンを導入して第２導電型ＭＩＳトランジスタ用金属含有膜に改質した後、前記マスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ用金属含有膜上及び前記第２導電型ＭＩＳトランジスタ用金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記第１導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第１導電型ＭＩＳトランジスタ用ゲート電極を形成すると共に前記第２導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記工程（ｃ）は、熱処理を行って、前記イオンと前記第１導電型ＭＩＳトランジスタ用金属含有膜とを合金化して前記第２導電型ＭＩＳトランジスタ用金属含有膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１８又は１９に記載の半導体装置の製造方法において、
前記イオンは窒素又は炭素を含有するイオンであることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１８〜２０のいずれか１項に記載の半導体装置の製造方法において、
前記高誘電率絶縁膜は第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１８〜２０のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ａ）と前記工程（ｂ）との間に、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｆ）をさらに備え、
前記工程（ｆ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜を形成する工程（ｇ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上にＮ型ＭＩＳトランジスタとＰ型ＭＩＳトランジスタとを備えた半導体装置であって、
前記Ｎ型ＭＩＳトランジスタは、
前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記Ｐ型ＭＩＳトランジスタは、
前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は共にランタノイドを含み、前記第２の高誘電率ゲート絶縁膜のみがさらに III族元素を含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のゲート電極及び前記第２のゲート電極は、同じ厚さを持つ同組成の金属含有膜を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ランタノイドはランタンであることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記 III族元素はアルミニウムであることを特徴とする半導体装置。
【請求項５】
半導体基板上に第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタとを備えた半導体装置であって、
前記第１導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第１の高誘電率ゲート絶縁膜と、
前記第１の高誘電率ゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記第２導電型ＭＩＳトランジスタは、
前記半導体基板上に形成された第２の高誘電率ゲート絶縁膜と、
前記第２の高誘電率ゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１の高誘電率ゲート絶縁膜及び前記第２の高誘電率ゲート絶縁膜は同じ高誘電率膜からなり、
前記第１のゲート電極及び前記第２のゲート電極は、実質的に同じ厚さを持つ異なる組成の金属含有膜を有することを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２のゲート電極を構成する金属含有膜のみに所定の元素が導入されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記所定の元素は窒素又は炭素であることを特徴とする半導体装置。
【請求項８】
請求項５〜７のいずれか１項に記載の半導体装置において、
前記高誘電率膜の材料は前記第１のゲート電極が所定の仕事関数を持つように選択されていることを特徴とする半導体装置。
【請求項９】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｂ）と、
前記第１導電型ＭＩＳトランジスタ用キャップ膜上に金属含有膜を堆積する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用キャップ膜にイオンを導入して第２導電型ＭＩＳトランジスタ用キャップ膜に改質した後、前記マスクパターンを除去する工程（ｄ）と、
前記工程（ｄ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｅ）と、
前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記工程（ｄ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第１導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成すると共に前記高誘電率絶縁膜と前記第２導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより第２導電型ＭＩＳトランジスタ用ゲート絶縁膜を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９又は１０に記載の半導体装置の製造方法において、
前記第１導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、
前記第２導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、
前記第１導電型ＭＩＳトランジスタ用キャップ膜はランタノイド含有酸化膜であり、
前記イオンは III族元素含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９〜１１のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｄ）において、イオン注入法又はプラズマドーピング法を用いて前記第１導電型ＭＩＳトランジスタ用キャップ膜に前記イオンを導入することを特徴とする半導体装置の製造方法。
【請求項１３】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記第１導電型ＭＩＳトランジスタ領域を覆う第１のマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第１のイオンを導入して第２導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第１のマスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記金属含有膜及び前記シリコン含有膜をパターニングすることにより、第１導電型ＭＩＳトランジスタ用ゲート電極及び第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
前記第１導電型ＭＩＳトランジスタはＰ型ＭＩＳトランジスタであり、
前記第２導電型ＭＩＳトランジスタはＮ型ＭＩＳトランジスタであり、
前記第１のイオンはランタノイド含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１３又は１４に記載の半導体装置の製造方法において、
前記高誘電率絶縁膜は、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１３又は１４に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｄ）の前に、前記第２導電型ＭＩＳトランジスタ領域を覆う第２のマスクパターンを用いて、前記第１導電型ＭＩＳトランジスタ領域に位置する前記高誘電率絶縁膜に第２のイオンを導入して第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜に改質した後、前記第２のマスクパターンを除去する工程（ｆ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記第２のイオンは III族元素含有イオンであることを特徴とする半導体装置の製造方法。
【請求項１８】
第１導電型ＭＩＳトランジスタ領域及び第２導電型ＭＩＳトランジスタ領域を含む半導体基板の上に高誘電率絶縁膜を形成する工程（ａ）と、
前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用金属含有膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１導電型ＭＩＳトランジスタ領域を覆うマスクパターンを用いて、前記第２導電型ＭＩＳトランジスタ領域に位置する前記第１導電型ＭＩＳトランジスタ用金属含有膜にイオンを導入して第２導電型ＭＩＳトランジスタ用金属含有膜に改質した後、前記マスクパターンを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１導電型ＭＩＳトランジスタ用金属含有膜上及び前記第２導電型ＭＩＳトランジスタ用金属含有膜上にシリコン含有膜を堆積する工程（ｄ）と、
前記第１導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第１導電型ＭＩＳトランジスタ用ゲート電極を形成すると共に前記第２導電型ＭＩＳトランジスタ用金属含有膜及び前記シリコン含有膜をパターニングすることにより第２導電型ＭＩＳトランジスタ用ゲート電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記工程（ｃ）は、熱処理を行って、前記イオンと前記第１導電型ＭＩＳトランジスタ用金属含有膜とを合金化して前記第２導電型ＭＩＳトランジスタ用金属含有膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１８又は１９に記載の半導体装置の製造方法において、
前記イオンは窒素又は炭素を含有するイオンであることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１８〜２０のいずれか１項に記載の半導体装置の製造方法において、
前記高誘電率絶縁膜は第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１８〜２０のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ａ）と前記工程（ｂ）との間に、前記高誘電率絶縁膜上に第１導電型ＭＩＳトランジスタ用キャップ膜を形成する工程（ｆ）をさらに備え、
前記工程（ｆ）の後に、熱処理を行って、前記高誘電率絶縁膜と前記第１導電型ＭＩＳトランジスタ用キャップ膜とを反応させることにより、第１導電型ＭＩＳトランジスタ用高誘電率絶縁膜を形成する工程（ｇ）をさらに備えていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−４０７１０（Ｐ２０１０−４０７１０Ａ）
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００８−２００８６０（Ｐ２００８−２００８６０）
【出願日】平成２０年８月４日（２００８．８．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成２０年８月４日（２００８．８．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]