半導体装置の製造方法および半導体装置
【課題】ＳｉＯ２／ＳｉＣ構造を備える、たとえばＭＯＳＦＥＴなどの半導体装置は、界面準位密度の低減が不十分である。
【解決手段】ＳｉＣ基板１の一方の主表面上に形成させたＳｉＣエピタキシャル層２の一方の主表面上に、あらかじめＳｉ薄膜３を形成させて、このＳｉ薄膜３の内部に窒素原子を注入させる。この状態で、ＳｉＣエピタキシャル層２の一方の主表面上を酸窒化させる。
【解決手段】ＳｉＣ基板１の一方の主表面上に形成させたＳｉＣエピタキシャル層２の一方の主表面上に、あらかじめＳｉ薄膜３を形成させて、このＳｉ薄膜３の内部に窒素原子を注入させる。この状態で、ＳｉＣエピタキシャル層２の一方の主表面上を酸窒化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関するものであり、より特定的には、珪素薄膜の内部に窒素原子を注入させる工程を行なった上で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程を行なう半導体装置の製造方法、および上記製造方法により製造した半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置が使用される装置の高性能化に伴い、半導体装置に対しては動作の高速化、低損失化がますます要求されるようになっている。そのためには、半導体装置には高い耐電圧と低損失とを両立させることが重要である。
【０００３】
たとえばＭＯＳＦＥＴなどの半導体装置（半導体素子）を形成するにあたり、半導体基板として炭化珪素（ＳｉＣ）が利用される。この理由としてＳｉＣは、珪素（シリコン：Ｓｉ）と比較してバンドギャップ（禁止帯幅）が約３倍と広く、絶縁破壊電界強度が約１０倍高いため、耐熱性や耐電圧性に優れているとともに、電子ドリフト速度が大きいことが挙げられる。さらに、ＳｉＣには、半導体装置を不活性化するために使用することができる安定した酸化物、すなわち珪素酸化膜（ＳｉＯ２）を容易に形成することができる。以上の理由により、ＳｉＣは、Ｓｉに置き換わる高速で超低電力損失なたとえば高周波パワーデバイスを形成する半導体材料として注目されており、世界中で研究・開発が進められている。
【０００４】
しかし、上述したＳｉＣによる半導体装置は、Ｓｉによる半導体装置と比較して、ＳｉＣの一方の主表面上に形成したＳｉＯ２の薄膜と、ＳｉＣとの界面付近の領域において界面準位密度が高いという問題がある。たとえば、ｎチャネルＭＯＳＦＥＴにおいては、導電帯近傍のエネルギー領域における界面準位密度が特に高い。なお、以下では主表面とは、薄膜や素子などを形成させるための、最も面積の大きい主要な面のことを指す。
【０００５】
上述した界面準位密度に関して、たとえばＳｉＣの一方の主表面上に熱酸化によりＳｉＯ２の薄膜を形成させる場合には、酸化過程において余剰な炭素（Ｃ）原子や、ダングリングボンドと呼ばれる未結合の原子が、ＳｉＣとＳｉＯ２との界面付近の領域において形成されることがある。このダングリングボンド等が、界面準位として多数存在し得るため、界面準位密度が高くなることがある。界面準位は、ＳｉＣを用いた半導体装置のチャネル移動度を低下させ、損失が増大する要因となっていることがわかっている。そこで、たとえば特開平７−６６１９２号公報（以下、「特許文献１」）においては、ＳｉＣの一方の主表面上に直接ＳｉＯ２の薄膜を形成させる工程を行なう代わりに、ＳｉＣの一方の主表面上にまずＳｉからなる薄膜を形成し、その上でＳｉ薄膜を酸化することにより、ＳｉＣとの界面付近における界面準位密度を低減させた高品質なＳｉＯ２の薄膜を形成する製造方法が開示されている。さらに、たとえば以下に記す非特許文献１においては、たとえば通常の熱酸化処理によりＳｉＯ２の薄膜を形成させた後に、一酸化窒素（ＮＯ）雰囲気中で熱処理を行なうことにより、界面準位密度を低減させることができることが述べられている。
【特許文献１】特開平７−６６１９２号公報
【非特許文献１】G.Y.Chung et al、「Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide」、APPLIED PHYSICS LETTERS、第７６巻、（米国）、２０００年３月２７日、ｐ．１７１３−１７１５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した非特許文献１に示す、ＮＯ雰囲気中で熱処理を行なうことにより、ＳｉＣとＳｉＯ２薄膜との界面付近の領域における界面準位密度を低減させようとする方法は、たとえばＳｉＣの余剰なＣ原子によるダングリングボンドが、炭素と原子半径が近いＮＯガスの窒素原子により終端されることにより、ダングリングボンドの密度を低減させることに基づく。たとえばＳｉＣの伝導帯付近のエネルギー領域については、非特許文献１に示すように、ＮＯ雰囲気中での熱処理を行なうことにより、ＮＯ雰囲気中での熱処理を行なわない場合に比べて界面準位密度を大幅に低減させることができている。しかしながら非特許文献１にて、価電子帯付近のエネルギー領域については、逆にＮＯ雰囲気中での熱処理を行なうことにより、ＮＯ雰囲気中での熱処理を行なわない場合に比べて界面準位密度が増加する結果となっている。非特許文献１においては、１気圧中でＮＯガスを１分間に０．５リットルずつ流入させながら１１５０℃で熱処理を行なった結果が示されているが、上述したように界面準位密度は十分に低減できていない。その結果、当該方法を用いて形成させたＳｉＯ２／ＳｉＣ構造を備える、たとえばＭＯＳＦＥＴなどの半導体装置は、界面準位密度の低減が不十分であり、半導体装置のオン抵抗におけるチャネル抵抗成分は依然として大きいものと思われる。
【０００７】
また、特許文献１においては、高品質なＳｉＯ２の薄膜を形成させた半導体装置（ＭＯＳＦＥＴ）における、ドレイン電流値の増加を示すデータが開示されている。しかしながら、昨今の半導体装置に期待される、高速で超低電力損失なたとえば高周波パワーデバイスを実現するためには、さらなる界面準位密度の低減や、ドレイン電流値の増加が必要と考えられる。
【０００８】
本発明は、上述した各問題に鑑みなされたものであり、その目的は、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法および、上述した製造方法を用いて製造した半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一の局面における半導体装置の製造方法は、炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、窒素原子を注入させた珪素薄膜を酸化させることにより酸化膜を形成させる工程とを備えている。そして、酸化膜が存在する状態で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法である。
【００１０】
炭化珪素エピタキシャル層の一方の主表面を酸窒化させる前に、炭化珪素エピタキシャル層の一方の主表面上に、窒素原子を注入させた珪素薄膜を形成させておく。その上で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる。このようにすれば、珪素薄膜中の窒素原子が、珪素薄膜中および、炭化珪素エピタキシャル層の一方の主表面を酸窒化したときに形成される酸窒化層中を容易に拡散することができる。したがって窒素原子が、当該酸窒化層と炭化珪素エピタキシャル層との界面付近の領域に容易に到達することができる。当該界面付近の領域に到達した窒素原子が、たとえば炭化珪素中の炭素原子の空孔に侵入して、炭化珪素のダングリングボンドを終端することにより、ダングリングボンドの密度を低減させる。
【００１１】
上述したように、形成中の半導体装置を構成する薄膜の内部に窒素原子を拡散させる方法を用いた方が、形成中の半導体装置を窒素雰囲気中に曝露させる方法を用いるよりも、容易にかつ確実に、炭化珪素エピタキシャル層と、その一方の主表面上に形成させた酸窒化層（絶縁膜層）との界面付近の領域に存在するダングリングボンドに窒素原子を到達させることができる。したがって、ダングリングボンドを窒素原子で終端させることにより、容易にかつ確実に、界面準位密度を低減させることができる。
【００１２】
また、珪素薄膜の内部に窒素原子を注入させる際には、たとえばイオン注入などの方法を用いるが、この方法を用いれば、注入させたい窒素原子の量を任意に制御することができる。このため、ダングリングボンドを終端させるために必要な量の窒素原子を注入させることにより、界面準位密度を低減させるために十分な量の窒素原子を、炭化珪素エピタキシャル層の界面付近の領域へ供給させることができる。
【００１３】
なお、上述した半導体装置の製造方法においては、珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備えていてもよい。また、上述した一方の主表面を酸窒化させる工程では、上述した窒素原子を注入された珪素薄膜を酸化させることにより形成させた酸化膜および、堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。
【００１４】
上述した珪素酸化膜は、窒素原子を注入させた珪素薄膜中の窒素原子が、珪素薄膜から見て、炭化珪素エピタキシャル層と反対側へ拡散し、炭化珪素エピタキシャル層と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。この珪素酸化膜が、窒素原子を形成中の半導体装置の薄膜の内部に捕捉し、形成中の半導体装置の薄膜の外部へ放出するのを抑制するガードの役割を有する。そのため、窒素原子を、より確実に、炭化珪素エピタキシャル層（炭化珪素エピタキシャル層との界面）側へ移動させることができる。
【００１５】
ここで、窒素原子を注入させた珪素薄膜を酸化させることにより酸化膜を形成させる工程（珪素薄膜を酸化させる工程）においては、たとえば熱酸化を用いて酸化膜を形成させてもよい。しかし、この珪素薄膜を酸化させる工程および、上述した珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、珪素酸化膜を堆積させる工程とは、炭化珪素エピタキシャル層の酸化温度未満の温度にて行なうことがより好ましい。したがって、熱酸化より低温で珪素薄膜を酸化させることができる代替手段を用いて、珪素薄膜を酸化させる工程を行なってもよい。代替手段としては、たとえば酸素プラズマ処理などが挙げられる。酸素プラズマ処理を用いれば、熱酸化を用いた場合よりも十分低い温度で表面を酸化させることができる。
【００１６】
このように、炭化珪素エピタキシャル層の酸化温度未満の温度で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程の前工程を行なう。そのようにすれば、上述した前工程を行なう際には、炭化珪素エピタキシャル層が酸化ないし窒化することを抑制することができる。上述したたとえば窒素原子を注入させた酸化膜が存在しない状態で、炭化珪素エピタキシャル層が酸化されると、その際に炭化珪素エピタキシャル層とその酸化により形成されるたとえば酸化物層との界面付近の領域において界面準位密度が高密度に発生する可能性がある。したがって、上述したたとえば窒素原子を注入させた酸化膜を形成させる工程等を完了させた後に、炭化珪素エピタキシャル層の一方の主表面に対して酸窒化を行なうことが好ましい。このようにすれば、炭化珪素エピタキシャル層の一方の主表面を酸窒化する際には、窒素原子を注入された酸化膜が存在することになる。このため、先述したように、窒素原子を炭化珪素エピタキシャル層の界面付近に存在するダングリングボンドに容易に到達させることができる。その結果、界面準位密度を低下させることができる。
【００１７】
ところで、一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、酸化膜が形成された炭化珪素エピタキシャル層を加熱処理させることもできる。窒素と酸素との両方を含む窒素酸化物としては、たとえば一酸化窒素や一酸化二窒素を挙げることができるが、これらは他の窒素酸化物よりも安価で入手できるため、製造工程のコスト削減に寄与することができる。また、窒素と酸素との両方を含む窒素酸化物を用いて、炭化珪素エピタキシャル層の一方の主表面の酸窒化（酸化および窒化）、および窒素原子を注入された珪素薄膜（窒素原子を注入した後で行なう酸化により酸化膜となる）、さらに珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に堆積させる珪素酸化膜の窒化をすべて同時に行なうことができる。このため、製造工程のタクトタイムを大幅に短縮させることができる。
【００１８】
本発明の他の局面における半導体装置の製造方法は、炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、窒素原子を注入された珪素薄膜を酸化させることにより酸化膜を形成させる工程とを備えている。そして、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程とを備えており、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう、半導体装置の製造方法である。
【００１９】
本発明の一の局面における半導体装置の製造方法においては、窒素原子を注入された珪素薄膜を酸化させることにより酸化膜を形成させる工程（珪素薄膜を酸化させる工程）を行なった後に、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程を行なう。しかし、本発明の他の局面における半導体装置の製造方法は、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう。この点においてのみ、両半導体装置の製造方法は異なっている。したがって、本発明の他の局面における半導体装置の製造方法は、本発明の一の局面における半導体装置の製造方法よりもさらに、製造工程数を削減することができるため、製造工程のタクトタイムを短縮させることができる。
【００２０】
本発明の他の局面における半導体装置の製造方法においても、珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備えていてもよい。また、上述した一方の主表面を酸窒化させる工程では、上述した堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。
【００２１】
本発明の他の局面における半導体装置の製造方法においては、先述のとおり、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう。したがって、一方の主表面を酸窒化させる工程と珪素酸化膜を窒化させる工程とを同時に行なうことにより、珪素薄膜を酸化させる工程と、珪素酸化膜を窒化させる工程と、一方の主表面を酸窒化させる工程とのすべてを同時に行なうことができる。
【００２２】
また、本発明の他の局面における半導体装置の製造方法においても、珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、珪素酸化膜を堆積させる工程とを、炭化珪素エピタキシャル層の酸化温度未満の温度にて行なうことが好ましい。このように、炭化珪素エピタキシャル層の酸化温度未満の温度で、珪素薄膜を酸化させる工程および炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程の前工程を行なう。そのようにすれば、上述した前工程を行なう際には、炭化珪素エピタキシャル層が酸化ないし窒化することを抑制することができるため、先述した本発明の一の局面における半導体装置の製造方法と同様に、界面準位密度を低下させることができる。
【００２３】
また、本発明の他の局面における半導体装置の製造方法においても、一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、炭化珪素エピタキシャル層を加熱処理させることもできる。
【００２４】
また、本発明の一の局面および他の局面における半導体装置の製造方法においては、先述したように、一方の主表面を酸窒化させる工程では、上述した窒素原子を注入された珪素薄膜を酸化させることにより形成させた酸化膜および、堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。ただし、一方の主表面を酸窒化させる際に、窒素と酸素との両方を含む窒素酸化物を用いるため、同時に窒化される上述した酸化膜および珪素酸化膜は、結果的に同時に酸化されることもある。したがって、一方の主表面を酸窒化させる工程において、上述した酸化膜および珪素酸化膜が同時に酸窒化される条件で処理を行なってもよい。
【００２５】
本発明の他の局面における半導体装置の製造方法に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の一の局面における半導体装置の製造方法に順ずる。
【００２６】
なお、本発明の半導体装置の各製造方法においては、炭化珪素エピタキシャル層を加熱処理する際の加熱温度としては１０００℃以上１２００℃以下とすることが好ましい。このようにすれば、たとえば一酸化窒素や一酸化二窒素による酸窒化反応をスムーズに行なうことができる。
【発明の効果】
【００２７】
本発明によれば、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法および、上述した製造方法を用いて製造した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の製造方法における工程の手順を示すフローチャートである。先述したように、本発明における半導体装置の製造方法は、界面準位密度をさらに減少させることが可能な、炭化珪素（ＳｉＣ）を用いた半導体装置の製造方法である。ここでいう半導体装置とはたとえば、ＳｉＣの一方の主表面上にたとえばＳｉＯ２などの絶縁膜を形成させ、ＳｉＣとＳｉＯ２との界面付近の領域における界面準位の密度を低減させたＭＯＳＦＥＴのことである。
【００３０】
その工程としては、図１に示すように、ＳｉＣエピタキシャル層を堆積させる工程（Ｓ１０）、Ｓｉ薄膜を堆積させる工程（Ｓ２０）、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）、Ｓｉ薄膜を酸化させる工程（Ｓ５０）、高温アニールを行なう工程（Ｓ６０）がある。実際にＳｉＣを用いた半導体装置を製造する際における処理は、これらの工程を適宜組み合わせることにより実施される。
【００３１】
まず、ＳｉＣエピタキシャル層を堆積させる工程（Ｓ１０）を行なう。これは、半導体装置としてたとえば横型ＭＯＳＦＥＴを形成する場合においてはチャネルになる層を、半導体装置としてたとえば縦型ＭＯＳＦＥＴを形成する場合においてはドリフト層として用いる、ＳｉＣエピタキシャル層を堆積させることにより形成する工程である。
【００３２】
図２は、ＳｉＣ基板の一方の主表面上に、ＳｉＣのエピタキシャル層を形成させる工程を示す概略断面図である。図２に示す、ＳｉＣエピタキシャル層２を形成させるＳｉＣ基板１は、ｐ型のＳｉＣであってもよいし、ｎ型のＳｉＣであってもよい。ただし、ＳｉＣ基板１としてたとえばｐ型のＳｉＣを用いた場合には、ＳｉＣエピタキシャル層２を横型ＭＯＳＦＥＴのｎチャネル層として用いる場合は、ＳｉＣエピタキシャル層２についてはｎ型のＳｉＣとする方がより好ましい。なお、ＳｉＣ基板１としてたとえばｎ型のＳｉＣを用いて、ＳｉＣエピタキシャル層２を横型ＭＯＳＦＥＴのｎチャネル層として用いる場合は、たとえば横型ＭＯＳＦＥＴのソース近傍の領域に電位固定用のｐ＋領域を設けることが好ましい。
【００３３】
また、ここでＳｉＣエピタキシャル層２を形成させるためには、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスおよびプロパン（Ｃ３Ｈ８）ガスを用い、キャリアガスとして水素（Ｈ２）ガスを採用することができる。また、ｐ型のＳｉＣエピタキシャル層２を形成するためのｐ型不純物源としては、たとえばジボラン（Ｂ２Ｈ６）やトリメチルアルミニウム（ＴＭＡ）を採用することができる。また、ｎ型のＳｉＣエピタキシャル層２を形成するためのｎ型不純物源としては、たとえば窒素（Ｎ２）ガスを採用することができる。
【００３４】
上述したＳｉＣエピタキシャル層２を形成させる方法は、非金属材料の水素化物ガスを加熱したＳｉＣ基板１の主表面上に吹きつけ、熱分解させて半導体結晶を得る、ＣＶＤ法である。
【００３５】
次に、Ｓｉ薄膜を堆積させる工程（Ｓ２０）を行なう。これは具体的には、実際に形成させる半導体装置における、ＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に供給させる窒素原子を添加させるために用いるＳｉ薄膜を、工程（Ｓ１０）で形成させたＳｉＣエピタキシャル層２の一方の（ＳｉＣ基板１と対向しない）主表面上に堆積させる工程である。
【００３６】
図３は、ＳｉＣエピタキシャル層の一方の主表面上にＳｉ薄膜を形成させた状態を示す概略断面図である。図３に示すように、珪素（シリコン：Ｓｉ）からなるＳｉ薄膜３を、ＳｉＣエピタキシャル層２の一方の主表面上に形成させる。Ｓｉ薄膜３は、用途に応じてｐ型のＳｉとしても、ｎ型のＳｉとしてもよい。
【００３７】
Ｓｉ薄膜３は、多結晶のＳｉであってもよいし、非晶質のＳｉであってもよい。このＳｉ薄膜３を形成させる方法としては、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスを用いた減圧ＣＶＤにより多結晶のＳｉ薄膜３を堆積させる方法を用いてもよい。あるいは、たとえばスパッタリング法による非晶質のＳｉ薄膜３を堆積させる方法を用いてもよい。これらの方法ではいずれも、Ｓｉ薄膜３を堆積させる際には、ＳｉＣエピタキシャル層２を７００℃程度以下の温度に加熱すればよい。この加熱温度はＳｉＣエピタキシャル層２が酸化される温度よりも低いため、これらの方法を用いてＳｉ薄膜３を堆積させる場合には、ＳｉＣエピタキシャル層２の主表面が酸化されることはない。
【００３８】
つまり、上述したように、工程（Ｓ２０）を行なう際に、たとえばＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。このようにすれば、たとえば工程（Ｓ２０）を行なう時点のように、ＳｉＣエピタキシャル層２とその主表面上に形成されるＳｉＯ２の薄膜との界面付近の領域に対して、供給しうる窒素原子が存在しない状態において、ＳｉＣエピタキシャル層２の主表面が積極的に酸化されることにより、その界面付近の領域に界面準位が高密度に発生する可能性を小さくすることができる。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、Ｓｉ薄膜３を堆積させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ２０）を実施してもよい。
【００３９】
続いて、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）を実施する。これは具体的には、工程（Ｓ２０）で形成させたＳｉ薄膜３の内部に、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に供給させるための窒素原子を注入させる工程である。
【００４０】
Ｓｉ薄膜３の内部に窒素原子を注入させるために、たとえば窒素イオンをイオン注入法により、図３中に下向きの矢印で示すように、Ｓｉ薄膜３の内部にドーパントとして注入させる。イオン注入法を用いれば、注入させたい窒素原子の量を任意に制御させることができる。このため、ダングリングボンドを終端させるために必要な量の窒素原子を注入させることにより、界面準位密度を低減させるために十分な量の窒素原子を、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域へ供給させることができる。
【００４１】
なお、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に形成されるダングリングボンドを終端させるためには、窒素原子の代わりに、水素原子を用いることがある。したがって、工程（Ｓ３０）においては、たとえば窒素イオンおよび水素イオンをドーパントとしてイオン注入法によりＳｉ薄膜３の内部に注入させてもよい。
【００４２】
なお、工程（Ｓ３０）を行なう際においても、工程を行なう途上でＳｉＣエピタキシャル層２の主表面が積極的に酸化されることを抑制するために、たとえばＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、窒素原子を注入させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ３０）を実施してもよい。
【００４３】
次に、場合によってはＳｉＯ２薄膜を堆積させる工程（Ｓ４０）を行なうことがある。具体的には、Ｓｉ薄膜３の、ＳｉＣエピタキシャル層２と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させる工程である。
【００４４】
図４は、Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。図４におけるＳｉＯ２の薄膜としての堆積ＳｉＯ２膜４は、窒素原子を注入されたＳｉ薄膜３中の窒素原子が、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と反対側へ拡散し、ＳｉＣエピタキシャル層２と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。すなわち、図４に示すように、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と対向しない主表面上（図４における上側）に、堆積ＳｉＯ２膜４が存在すれば、Ｓｉ薄膜３中の窒素原子は、堆積ＳｉＯ２膜４側に拡散したとしても、堆積ＳｉＯ２膜４を形成するＳｉ原子とＯ（酸素）原子との結合により移動を遮断されることになる。したがって、Ｓｉ薄膜３中の窒素原子が、堆積ＳｉＯ２膜４の、Ｓｉ薄膜３と対向しない主表面（図４における上側の主表面）から外部へ放出されることを抑制させることができる。以上の役割を果たすための堆積ＳｉＯ２膜４を形成させる工程が、工程（Ｓ４０）である。
【００４５】
この堆積ＳｉＯ２膜４は、たとえばスパッタリング法を用いて堆積させてもよいし、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスやテトラエトキシシラン（ＴＥＯＳ）ガスを用いてプラズマＣＶＤ法により堆積させてもよい。
【００４６】
上述したいずれの方法を用いても、５００℃程度以下の温度にて処理を行なうことができる。したがって、これらの方法による工程（Ｓ４０）を行なう途上で、ＳｉＣエピタキシャル層２の主表面が積極的に酸化される可能性は小さい。このように、工程（Ｓ４０）を行なう場合においても、ＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、堆積ＳｉＯ２膜４を堆積させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ４０）を実施してもよい。
【００４７】
工程（Ｓ４０）で形成される堆積ＳｉＯ２膜４は、形成した半導体装置のゲート絶縁膜を堅牢なものとするための酸窒化膜となりうるものである。しかし、少々の窒素原子が、形成中の半導体装置の薄膜の外部へ放出されても、十分な量の窒素原子がＳｉ薄膜３の内部に存在していれば、界面準位密度を低減させるために十分な量の窒素原子を、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域へ供給させることができる。したがって、工程（Ｓ４０）は、省略することができる。
【００４８】
また、工程（Ｓ４０）においては、上述した堆積ＳｉＯ２膜４の代わりに、後工程にて実施する熱処理の温度に対する耐性を有する絶縁材料である、たとえば窒化アルミ（ＡｌＮ）、酸化アルミ（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）の薄膜を形成させてもよい。
【００４９】
続いて、Ｓｉ薄膜を酸化させる工程（Ｓ５０）を行なう。これは、先の工程（Ｓ２０）および工程（Ｓ３０）にて形成された、窒素原子を注入されたＳｉ薄膜３を酸化させることにより、Ｓｉ薄膜３を酸化膜とする工程である。
【００５０】
工程（Ｓ５０）においても、上述した工程（Ｓ２０）、（Ｓ３０）、（Ｓ４０）と同様に、ＳｉＣエピタキシャル層２の酸化温度未満の温度で処理を行なうことが好ましい。したがって、工程（Ｓ５０）においては、熱酸化によりＳｉ薄膜３を酸化させてもよいが、その場合、通常の熱酸化よりも低温である、たとえば６００℃以上７００℃以下の温度範囲にて行なうことが好ましい。また、ドライ酸素雰囲気中における熱酸化を行なう代わりに、ウェット酸素雰囲気中における熱酸化を行なってもよい。
【００５１】
図５は、Ｓｉ薄膜を酸化させた状態を示す概略断面図である。図５においては、図４におけるＳｉ薄膜３が酸化膜である酸化Ｓｉ薄膜５となっている。また酸化Ｓｉ薄膜５の内部には、イオン注入法により添加量を自在に制御された窒素原子が含有されている。
【００５２】
そして、高温アニールを行なう工程（Ｓ６０）を実施する。図６は、図５に示す形成中の半導体装置に対して、工程（Ｓ６０）を行なった後における状態を示す概略断面図である。高温アニールを行なう工程（Ｓ６０）を行なうことにより、ＳｉＣエピタキシャル層２の一方の主表面上（図６におけるＳｉＣエピタキシャル層２の上側）には、窒化されたＳｉＯ２の薄膜である、窒化ＳｉＯ２膜６が形成されている。また、堆積ＳｉＯ２膜４も、工程（Ｓ６０）により、窒化ＳｉＯ２膜６に変化している。
【００５３】
工程（Ｓ６０）を行なう方法としては、具体的には、たとえば窒素酸化物ガスを雰囲気ガスとして用い、その雰囲気中で酸化Ｓｉ薄膜５が形成されたＳｉＣエピタキシャル層２を高温アニール（高温にて加熱処理）することができる。窒素酸化物ガスとしては、たとえば比較的安価に入手できる一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ２Ｏ）を用いることが好ましい。このようにすれば、ＳｉＣエピタキシャル層２の一方の主表面（図６におけるＳｉＣエピタキシャル層２の上側）を酸窒化、すなわち酸化と窒化とを同時に行なうことができる。ＮＯやＮ２Ｏなどの窒素酸化物ガスに含まれる酸素原子による熱酸化と、窒素原子による窒化とを同時に行なうことができる。
【００５４】
このように、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させることにより、図６に示すように、ＳｉＣエピタキシャル層２の一方の主表面上に窒化ＳｉＯ２膜６が形成される。すると、工程（Ｓ６０）においては、高温アニールによる熱酸化を行なっているため、ＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域には、界面準位が高密度に発生する可能性がある。
【００５５】
しかし、ここでは先の工程（Ｓ２０）、（Ｓ３０）、（Ｓ５０）にて、窒化ＳｉＯ２膜６の上層に、十分な量の窒素原子をイオン注入された酸化Ｓｉ薄膜５が形成されている。このため、酸化Ｓｉ薄膜５が存在する状態で、工程（Ｓ６０）により、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させることになる。すると、酸化Ｓｉ薄膜５の内部に含まれる窒素原子が、拡散により移動して、ＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域まで容易に到達する。そして、当該界面付近の領域に到達した窒素原子が、たとえばＳｉＣエピタキシャル層２中の炭素原子の空孔（ダングリングボンドを形成する）に侵入して、炭素原子の空孔を窒素原子で充填（置換）する。このようにして、ＳｉＣのダングリングボンドを窒素原子で終端することにより、ダングリングボンドの密度を低減させる。ダングリングボンドの密度を低減させれば、それに伴って当該界面付近の領域における界面準位密度を低減させることができる。
【００５６】
図７は、工程（Ｓ６０）に含まれる各工程を示すフローチャートである。先述したように、高温アニールを行なう工程（Ｓ６０）とは、窒素酸化物ガスを用いて、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化する工程である。したがって、図７に示すように、工程（Ｓ６０）には、ＳｉＣエピタキシャル層を熱酸化させる工程（Ｓ６１）およびＳｉＣエピタキシャル層を窒化させる工程（Ｓ６２）を含み、これらは同時に行なわれる。
【００５７】
また、先述した工程（Ｓ４０）により、酸化Ｓｉ薄膜５（Ｓｉ薄膜３）の、ＳｉＣエピタキシャル層２と対向しない主表面上（図７における酸化Ｓｉ薄膜５の上側）に、堆積ＳｉＯ２膜４を形成させる場合があるが、この場合、堆積ＳｉＯ２膜４も、工程（Ｓ６１）および工程（Ｓ６２）と同時に、工程（Ｓ６０）により付随的に窒化させて、窒化ＳｉＯ２膜６とすることができる。さらに、堆積ＳｉＯ２膜４は既に酸化膜の形相をなしているが、熱酸化によりさらに酸化させて良好な膜質の膜へと改質することもできる。その結果、堆積により形成させた酸化膜よりも絶縁性に優れた、稠密性のある堅牢な熱酸化膜である窒化ＳｉＯ２膜６とすることができる。以上より、工程（Ｓ６１）および工程（Ｓ６２）と同時に、堆積ＳｉＯ２膜４に対してはＳｉＯ２薄膜を熱酸化させる工程（Ｓ６３）およびＳｉＯ２薄膜を窒化させる工程（Ｓ６４）を実施させることができる。
【００５８】
さらに、先述した工程（Ｓ２０）、（Ｓ３０）、（Ｓ５０）にて形成させた酸化Ｓｉ薄膜５についても、既にイオン注入により窒素原子が含有されているが、工程（Ｓ６０）を行なうことにより付随的に窒化させることができる。また、酸化Ｓｉ薄膜５についても、既に酸化膜の形相をなしているが、高温での熱酸化によりさらに酸化させ、より絶縁性に優れた、稠密性のある堅牢な熱酸化膜とすることができる。以上より、図７に示すように、工程（Ｓ６１）〜工程（Ｓ６４）と同時に、Ｓｉ薄膜を熱酸化させる工程（Ｓ６５）およびＳｉ薄膜を窒化させる工程（Ｓ６６）をも実施させることができる。
【００５９】
なお、ここでの高温アニールにおける加熱温度としては、酸窒化を行なうことにより形成される熱酸化膜を稠密化させ、絶縁性に優れた堅牢な酸化膜とするために、１０００℃以上１３００℃以下の温度とすることが好ましい。１０００℃以下の温度で行なうと、ＳｉＣエピタキシャル層２の酸化がスムーズに行なえない場合がある。なお、上述した加熱温度は、１１００℃以上１２００℃以下とすることがさらに好ましい。
【００６０】
以上に述べた、図７に示す工程（Ｓ６１）〜工程（Ｓ６６）を、工程（Ｓ６０）としてすべて同時に行なうことが可能である。窒素酸化物であるたとえばＮＯやＮ２Ｏのガスを用いてＳｉＣエピタキシャル層２の一方の主表面上を酸窒化することにより、このような処理を行なうことができる。このようにすれば、ＳｉＣエピタキシャル層２の一方の主表面上を酸窒化すると、同時にＳｉＣエピタキシャル層２の一方の主表面上に存在する薄膜層についてもすべて酸窒化することができる。このため、製造工程数を削減することができ、製造工程のタクトタイムを短縮させることができる。
【００６１】
また、上述した製造方法を用いることにより形成される窒化ＳｉＯ２膜６には高温での熱酸化により稠密化された、絶縁性に優れる酸化膜としての性質と、拡散により容易にＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域に窒素原子を供給するための窒化膜としての性質とを兼ねている。以上により、上述した製造方法を用いることにより、少ない工程数にて、絶縁性に優れ、界面準位を低減させた絶縁膜を、ＳｉＣエピタキシャル層２の一方の主表面上に形成させることができる。
【００６２】
なお、本発明の実施の形態においては、ＳｉＣエピタキシャル層２の一方の主表面上に形成される絶縁膜が、ＳｉＯ２に窒素原子を含むものとなっているが、この窒素原子は、絶縁膜としての正常な機能を妨げるものではない。
【００６３】
図８は、ＳｉＣエピタキシャル層の一方の主表面上に存在する薄膜層がすべて酸窒化された状態を示す概略断面図である。図８に示すように、工程（Ｓ６０）に含まれる工程（Ｓ６１）〜工程（Ｓ６６）すべてを行なえば、ＳｉＣエピタキシャル層２の一方の主表面上（図における上側）に形成されていた堆積ＳｉＯ２膜４や酸化Ｓｉ薄膜５がすべて窒化ＳｉＯ２膜６となり、これらすべてを１層の堅牢な窒化ＳｉＯ２膜６とすることができる。
【００６４】
（実施の形態２）
図９は、Ｓｉ薄膜の、ＳｉＣエピタキシャル層と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させた状態で、Ｓｉ薄膜の内部に窒素原子を注入させた状態を示す概略断面図である。先述した実施の形態１においては、工程（Ｓ３０）として、図３に示すように、ＳｉＣエピタキシャル層２の一方の主表面上にＳｉ薄膜３を堆積させた状態で、Ｓｉ薄膜３の内部に窒素原子をたとえばイオン注入法により注入させる。その後に、図４に示すＳｉＯ２の薄膜としての堆積ＳｉＯ２膜４を形成させる工程（Ｓ４０）を行なっている。しかし、図９中に下向きの矢印で示すように、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）として、堆積ＳｉＯ２膜４を形成させた後に、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）として、Ｓｉ薄膜３の内部に窒素原子を注入させる工程を行なってもよい。ここでも窒素原子を注入させる方法としては、たとえばイオン注入法を用いることができる。
【００６５】
先述したように、図９における堆積ＳｉＯ２膜４は、窒素原子を注入されたＳｉ薄膜３中の窒素原子が、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と反対側へ拡散し、ＳｉＣエピタキシャル層２と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。しかし、窒素原子のイオン注入を行なう際に、窒素原子に与えられるエネルギー値を調節することにより、イオン注入法によりイオン注入装置から放出される窒素原子は、堆積ＳｉＯ２膜４の内部を容易に通過して、Ｓｉ薄膜３の内部に到達させ、そこに捕捉させることができる。
【００６６】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の実施の形態１に順ずる。
【００６７】
（実施の形態３）
たとえば本発明の実施の形態１においては、先述したように、Ｓｉ薄膜を酸化させる工程（Ｓ５０）として、窒素原子を注入されたＳｉ薄膜３のみを酸化させることにより、Ｓｉ薄膜３を酸化膜として形成させる工程を行なっている。たとえばＳｉ薄膜３を形成する多結晶Ｓｉは、ＳｉＣよりも低温にて酸化することができる。このため、本発明の実施の形態１においては、Ｓｉ薄膜３を、ＳｉＣエピタキシャル層２の酸化温度未満の温度（低温）にて、ＳｉＣエピタキシャル層２よりも先にたとえば熱酸化させている。
【００６８】
しかし、Ｓｉ薄膜３は本来、ＳｉＣエピタキシャル層２を酸窒化させる際に、その内部にあらかじめ注入させた窒素原子を、ＳｉＣエピタキシャル層２と、その一方の主表面上に形成される窒化ＳｉＯ２膜６（図６参照）との界面付近の領域に供給させるためのものである。したがって、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させる工程（Ｓ６０）を行なう段階にて、必ずしもＳｉ薄膜３が酸化されている必要はない。実施の形態１に示すように、あらかじめ工程（Ｓ５０）を行なうことにより、Ｓｉ薄膜３を酸化膜である酸化Ｓｉ薄膜５とさせたとしても、続く高温アニールを行なう工程（Ｓ６０）において、図２に示すＳｉ薄膜を熱酸化させる工程（Ｓ６５）が行なわれることにより、酸化Ｓｉ薄膜５は再度熱酸化されることになる。
【００６９】
そこで、本発明の実施の形態３においては、以下の手順により、半導体装置の製造を行なう。まず、本発明の実施の形態１と同様に、工程（Ｓ１０）で形成させたＳｉＣエピタキシャル層２の一方の（ＳｉＣ基板１と対向しない）主表面上にＳｉ薄膜３を堆積させる工程（Ｓｉ薄膜を堆積させる工程（Ｓ２０））を行なう。そして、工程（Ｓ２０）で形成させたＳｉ薄膜３の内部に、窒素原子を注入させる工程（Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０））を行なう。場合によってはＳｉ薄膜３の、ＳｉＣエピタキシャル層２と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させて堆積ＳｉＯ２膜４（図４参照）を形成させる（ＳｉＯ２薄膜を堆積させる工程（Ｓ４０））。そして、高温アニールを行なう工程（Ｓ６０）により、実施の形態１における工程（Ｓ６１）〜工程（Ｓ６６）（図２参照）を行なう。このようにすれば、（酸化されていない）Ｓｉ薄膜３を酸化させる工程（Ｓ５０）と、工程（Ｓ６０）によりＳｉＣエピタキシャル層２の一方の主表面を酸窒化する工程とを同時に行なうことができる。
【００７０】
ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）を行なった場合には、高温アニールを行なう工程（Ｓ６０）において、図２に示すＳｉＯ２薄膜を窒化させる工程（Ｓ６４）をも同時に行なうことになる。また、ＳｉＯ２薄膜としての堆積ＳｉＯ２膜４は既に酸化膜の形相をなしているが、ＳｉＯ２薄膜を熱酸化させる工程（Ｓ６３）の熱酸化により、さらに酸化させることもできる。
【００７１】
本発明の実施の形態３においても、本発明の実施の形態１と同様に、Ｓｉ薄膜を堆積させる工程（Ｓ２０）、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）については、ＳｉＣエピタキシャル層２の酸化温度未満の温度において行なうことが好ましい。
【００７２】
本発明の実施の形態３においても、本発明の実施の形態１と同様に、高温アニールを行なう工程（Ｓ６０）においては、ＳｉＣエピタキシャル層２を酸窒化させるために、窒素酸化物ガスを雰囲気ガスとして用いることが好ましい。さらに、窒素酸化物ガスとしては、一酸化窒素（ＮＯ）または一酸化二窒素（Ｎ２Ｏ）を用いることが好ましい。また、工程（Ｓ６０）における加熱温度としては、１０００℃以上１３００℃以下とすることが好ましく、１１００℃以上１２００℃以下とすることがさらに好ましい。
【００７３】
以上に述べた本発明の実施の形態３のように、Ｓｉ薄膜３のみを低温での熱酸化により酸化させる工程である、Ｓｉ薄膜を酸化させる工程（Ｓ５０）を省略させれば、高温アニールを行なう工程（Ｓ６０）にて、（酸化されていない）Ｓｉ薄膜３を含む、ＳｉＣエピタキシャル層２の上層部に存在するすべての薄膜を同時に酸窒化させることができる。このため、たとえば本発明の実施の形態１における製造方法よりもさらに製造工程数を削減することができるので、さらに製造工程のタクトタイムを短縮させることができる。
【００７４】
なお、本発明の実施の形態３を行なう際においても、本発明の実施の形態２に示すように、先に工程（Ｓ４０）を行なった後に工程（Ｓ３０）を行なってもよい。
【００７５】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の実施の形態１に順ずる。
【実施例１】
【００７６】
先述した本発明の実施の形態１を応用して、実用的な半導体装置としてのＳｉＣ−ＭＯＳＦＥＴを形成する場合の手順を以下に説明する。
【００７７】
図１０は、ＳｉＣ基板の一方の主表面上にｐ型ＳｉＣエピタキシャル層を形成させた状態を示す概略断面図である。図１０に示すように、ｐ＋型ＳｉＣ基板１１の一方の主表面上（図１０におけるｐ＋型ＳｉＣ基板１１の上側）に、膜厚が５μｍ、不純物濃度が５×１０１５ｃｍ−３であるｐ型ＳｉＣエピタキシャル層１２を形成する。
【００７８】
図１１は、ＳｉＣエピタキシャル層の内部にソース領域とドレイン領域を形成させた状態を示す概略断面図である。ｐ型ＳｉＣエピタキシャル層１２の内部に、ｎ＋型にドーピングされたソース領域１７およびドレイン領域１８を形成させるため、フォトリソグラフィーとエッチングにより、図１１に示すように、ソース領域１７およびドレイン領域１８となるマスクパターンを形成する。ここで、フォトリソグラフィーに用いるマスクの材料としてはたとえば珪素酸化膜（ＳｉＯ２）などを用いることができる。
【００７９】
続いて、先にソース領域１７およびドレイン領域１８となるマスクパターンを形成させた領域に対して、ｎ＋型ドーパントとしてのリン（Ｐ）原子のドーピングを行なう。Ｐ原子のドーピングは、たとえば先述したイオン注入法を用いて行なうことができる。ここで、ドーピングを行なう量は、１×１０１５ｃｍ−２とすることが好ましい。以上により、図１１に示すソース領域１７およびドレイン領域１８がｎ＋型ドーパントとしてのＰ原子によりドーピングされ、それぞれソース領域１７およびドレイン領域１８となる。これらは、次に述べる活性化アニール処理により、それぞれソース領域１７およびドレイン領域１８としての電気的機能を備えることになる。
【００８０】
次に、ソース領域１７およびドレイン領域１８中に注入された、不純物としてのｎ＋型ドーパントであるＰ原子を活性化するために、図１１に示す形成中の半導体装置の活性化アニールを行なう。活性化アニール処理は、たとえば１７００℃の高温で行なう。このようにすれば、イオン注入によりソース領域１７およびドレイン領域１８の内部にドーピングされた不純物であるＰ原子を活性化することができる。
【００８１】
図１２は、ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、熱酸化膜を施した状態を示す概略断面図である。上述した活性化アニール処理は、１７００℃の高温で行なっている。このため、処理を行なう過程で、雰囲気中に含まれる酸素成分により、図１１に示す形成中の半導体装置の、たとえばｐ型ＳｉＣエピタキシャル層１２の主表面上(図１１における上側）などが酸化を起こしている。そこで、図１２に示すように、この酸化膜を除去するために、いったんｐ型ＳｉＣエピタキシャル層１２を熱酸化することにより、熱酸化膜２２を形成させる処理を行なってもよい。
【００８２】
その後、たとえばバッファードフッ酸を用いてｐ型ＳｉＣエピタキシャル層１２の主表面上に形成されている酸化膜を除去する処理を行なってもよい。この際、酸化膜と同時に、ｐ型ＳｉＣエピタキシャル層１２の主表面上のうち、結晶性の良好でない領域についても、バッファードフッ酸によるエッチングにより除去させることができる。そして、酸化膜などを除去されたＳｉＣエピタキシャル層１２の表面に対して有機洗浄、酸洗浄、ＲＣＡ洗浄などの洗浄処理を行なうことにより、表面の洗浄化を行なう。以上に述べた処理を行なうことにより、図１２に示す形成中の半導体装置は、図面上は最終的に図１１に示す状態に戻る。
【００８３】
そして次にｐ型ＳｉＣエピタキシャル層１２の一方の主表面上に、たとえば多結晶のＳｉの薄膜を堆積する。この工程は、先述した工程（Ｓ２０）に対応する。図１３は、ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、多結晶のＳｉの薄膜を堆積した状態を示す概略断面図である。ここではたとえば、シラン（ＳｉＨ４）ガスを用いて、減圧ＣＶＤ法により多結晶のＳｉの薄膜（Ｓｉ薄膜１３）を５０ｎｍ程度堆積させることが好ましい。また、当該処理を行なう際に、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面が酸化（窒化）しないようにするために、当該処理はたとえば６００℃以上７００℃以下の雰囲気中にて行なうことが好ましい。
【００８４】
次に、図１３に下向きの矢印で示すように、Ｓｉ薄膜１３の内部に、たとえばイオン注入法を用いて、窒素原子のドーピングを行なう。この工程は、先述した工程（Ｓ３０）に対応する。
【００８５】
Ｓｉ薄膜１３の内部に窒素原子をドーピング（注入）させた状態で、このＳｉ薄膜１３の一方の主表面上（図１３における上側）に、ＳｉＯ２の薄膜を堆積させる工程を行なう。この工程は、先述した工程（Ｓ４０）に対応する。図１４は、Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。図１４におけるＳｉＯ２の薄膜としての堆積ＳｉＯ２膜１４は、たとえばシラン（ＳｉＨ４）ガスを用いて、プラズマＣＶＤ法により５０ｎｍ程度堆積させることが好ましい。
【００８６】
次に、先の工程にて窒素原子のドーピングが行なわれたＳｉ薄膜１３をたとえば酸化雰囲気中で加熱することにより、Ｓｉ薄膜１３のみを熱酸化させる工程を行なう。この工程は、先述した工程（Ｓ５０）に対応する。図１５は、Ｓｉ薄膜を酸化させた状態を示す概略断面図である。このとき、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面が酸化（窒化）しないようにするために、図１５に示す形成中の半導体装置を配置させる雰囲気の温度をたとえば８００℃としておくことが好ましい。また、ドライ酸素雰囲気中における熱酸化を行なう代わりに、ウェット酸素雰囲気中における熱酸化を行なってもよい。以上のようにすれば、Ｓｉ薄膜１３は酸化Ｓｉ薄膜１５となる。
【００８７】
続いて先述した工程（Ｓ６０）に対応する工程である、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面上を酸窒化させる工程を行なう。図１６は、図１５に示す形成中の半導体装置に対して、ｐ型ＳｉＣエピタキシャル層の一方の主表面上を酸窒化させた後における状態を示す概略断面図である。図１６に示すように、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面上（図における上側）には、ｐ型ＳｉＣエピタキシャル層１２が酸窒化されることにより、窒化ＳｉＯ２膜１６が形成される。このとき同時に、堆積ＳｉＯ２膜１４についても酸化による稠密化および、窒化がなされることにより、図１６に示すように窒化ＳｉＯ２膜１６となる。当該処理は、たとえば１１００℃程度の高温に加熱させたＮＯまたはＮ２Ｏガス雰囲気中に、形成中の半導体装置を配置させて加熱処理を行なうことにより行なうことができる。なお、図１６における酸化Ｓｉ薄膜１５についても、同様に酸化による稠密化および、窒化がなされることにより窒化ＳｉＯ２膜１６となり、図１６中に示す３層の窒化ＳｉＯ２膜１６、酸化Ｓｉ薄膜１５、窒化ＳｉＯ２膜１６は、先の図８に示すように１層の窒化ＳｉＯ２膜１６となるように処理を行なってもよい。
【００８８】
図１７は、本実施例における半導体装置を完成させた状態を示す概略断面図である。図１６にてｐ型ＳｉＣエピタキシャル層１２の一方の主表面上に、窒化ＳｉＯ２膜１６が形成された状態で、たとえば金属薄膜の蒸着、フォトリソグラフィーやエッチングを施す。このようにすれば、図１７に示すように、ソース領域１７の主表面上（図の上側）にコンタクト電極としてのソース電極１９、ドレイン領域１８の主表面上にはコンタクト電極としてのドレイン電極２０、窒化ＳｉＯ２膜１６の最表面上（図の上側）にはコンタクト電極としてのゲート電極２１が形成される。このようにして、図１７に示す半導体装置としての、ｎチャネルＳｉＣ−ＭＯＳＦＥＴが完成する。この半導体装置にパシベーション膜を形成させ、基板上に実装させる工程を行なう。
【００８９】
以上の手順により形成された半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、本発明の実施の形態１に開示する半導体装置の製造方法に則り形成させている。したがって、たとえば窒化ＳｉＯ２膜１６中に含有される窒素原子が、拡散により、ｐ型ＳｉＣエピタキシャル層１２と窒化ＳｉＯ２膜１６との界面付近の領域に容易に移動することが可能となる。このため、当該界面付近の領域に存在する、たとえば炭素原子の空孔によるダングリングボンドを窒素原子で終端させることにより、容易にかつ確実に、界面準位密度を低減させることができる。
【００９０】
なお、以上の実施例１においては、ｐ＋型ＳｉＣ基板１１の一方の主表面上にｐ型ＳｉＣエピタキシャル層１２および、ｎ＋型のドーパントが注入されたソース領域１７、ドレイン領域１８が形成された構成の半導体装置を開示している。しかし、上述したｎ型とｐ型とをすべて逆転させた構成の半導体装置としてもよい。
【００９１】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９２】
本発明における半導体装置の製造方法は、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法として、特に優れている。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１における半導体装置の製造方法における工程の手順を示すフローチャートである。
【図２】ＳｉＣ基板の一方の主表面上に、ＳｉＣのエピタキシャル層を形成させる工程を示す概略断面図である。
【図３】ＳｉＣエピタキシャル層の一方の主表面上にＳｉ薄膜を形成させた状態を示す概略断面図である。
【図４】Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。
【図５】Ｓｉ薄膜を酸化させた状態を示す概略断面図である。
【図６】図５に示す形成中の半導体装置に対して、工程（Ｓ６０）を行なった後における状態を示す概略断面図である。
【図７】工程（Ｓ６０）に含まれる各工程を示すフローチャートである。
【図８】ＳｉＣエピタキシャル層の一方の主表面上に存在する薄膜層がすべて酸窒化された状態を示す概略断面図である。
【図９】Ｓｉ薄膜の、ＳｉＣエピタキシャル層と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させた状態で、Ｓｉ薄膜の内部に窒素原子を注入させた状態を示す概略断面図である。
【図１０】ＳｉＣ基板の一方の主表面上にｐ型ＳｉＣエピタキシャル層を形成させた状態を示す概略断面図である。
【図１１】ＳｉＣエピタキシャル層の内部にソース領域とドレイン領域を形成させた状態を示す概略断面図である。
【図１２】ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、熱酸化膜を施した状態を示す概略断面図である。
【図１３】ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、多結晶のＳｉの薄膜を堆積した状態を示す概略断面図である。
【図１４】Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。
【図１５】Ｓｉ薄膜を酸化させた状態を示す概略断面図である。
【図１６】図１５に示す形成中の半導体装置に対して、ｐ型ＳｉＣエピタキシャル層の一方の主表面上を酸窒化させた後における状態を示す概略断面図である。
【図１７】本実施例における半導体装置を完成させた状態を示す概略断面図である。
【符号の説明】
【００９４】
１ ＳｉＣ基板、２ ＳｉＣエピタキシャル層、３ Ｓｉ薄膜、４ 堆積ＳｉＯ２膜、５ 酸化Ｓｉ薄膜、６ 窒化ＳｉＯ２膜、１１ ｐ＋型ＳｉＣ基板、１２ ｐ型ＳｉＣエピタキシャル層、１３ Ｓｉ薄膜、１４ 堆積ＳｉＯ２膜、１５ 酸化Ｓｉ薄膜、１６ 窒化ＳｉＯ２膜、１７ ソース領域、１８ ドレイン領域、１９ ソース電極、２０ ドレイン電極、２１ ゲート電極、２２ 熱酸化膜。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関するものであり、より特定的には、珪素薄膜の内部に窒素原子を注入させる工程を行なった上で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程を行なう半導体装置の製造方法、および上記製造方法により製造した半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置が使用される装置の高性能化に伴い、半導体装置に対しては動作の高速化、低損失化がますます要求されるようになっている。そのためには、半導体装置には高い耐電圧と低損失とを両立させることが重要である。
【０００３】
たとえばＭＯＳＦＥＴなどの半導体装置（半導体素子）を形成するにあたり、半導体基板として炭化珪素（ＳｉＣ）が利用される。この理由としてＳｉＣは、珪素（シリコン：Ｓｉ）と比較してバンドギャップ（禁止帯幅）が約３倍と広く、絶縁破壊電界強度が約１０倍高いため、耐熱性や耐電圧性に優れているとともに、電子ドリフト速度が大きいことが挙げられる。さらに、ＳｉＣには、半導体装置を不活性化するために使用することができる安定した酸化物、すなわち珪素酸化膜（ＳｉＯ２）を容易に形成することができる。以上の理由により、ＳｉＣは、Ｓｉに置き換わる高速で超低電力損失なたとえば高周波パワーデバイスを形成する半導体材料として注目されており、世界中で研究・開発が進められている。
【０００４】
しかし、上述したＳｉＣによる半導体装置は、Ｓｉによる半導体装置と比較して、ＳｉＣの一方の主表面上に形成したＳｉＯ２の薄膜と、ＳｉＣとの界面付近の領域において界面準位密度が高いという問題がある。たとえば、ｎチャネルＭＯＳＦＥＴにおいては、導電帯近傍のエネルギー領域における界面準位密度が特に高い。なお、以下では主表面とは、薄膜や素子などを形成させるための、最も面積の大きい主要な面のことを指す。
【０００５】
上述した界面準位密度に関して、たとえばＳｉＣの一方の主表面上に熱酸化によりＳｉＯ２の薄膜を形成させる場合には、酸化過程において余剰な炭素（Ｃ）原子や、ダングリングボンドと呼ばれる未結合の原子が、ＳｉＣとＳｉＯ２との界面付近の領域において形成されることがある。このダングリングボンド等が、界面準位として多数存在し得るため、界面準位密度が高くなることがある。界面準位は、ＳｉＣを用いた半導体装置のチャネル移動度を低下させ、損失が増大する要因となっていることがわかっている。そこで、たとえば特開平７−６６１９２号公報（以下、「特許文献１」）においては、ＳｉＣの一方の主表面上に直接ＳｉＯ２の薄膜を形成させる工程を行なう代わりに、ＳｉＣの一方の主表面上にまずＳｉからなる薄膜を形成し、その上でＳｉ薄膜を酸化することにより、ＳｉＣとの界面付近における界面準位密度を低減させた高品質なＳｉＯ２の薄膜を形成する製造方法が開示されている。さらに、たとえば以下に記す非特許文献１においては、たとえば通常の熱酸化処理によりＳｉＯ２の薄膜を形成させた後に、一酸化窒素（ＮＯ）雰囲気中で熱処理を行なうことにより、界面準位密度を低減させることができることが述べられている。
【特許文献１】特開平７−６６１９２号公報
【非特許文献１】G.Y.Chung et al、「Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide」、APPLIED PHYSICS LETTERS、第７６巻、（米国）、２０００年３月２７日、ｐ．１７１３−１７１５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した非特許文献１に示す、ＮＯ雰囲気中で熱処理を行なうことにより、ＳｉＣとＳｉＯ２薄膜との界面付近の領域における界面準位密度を低減させようとする方法は、たとえばＳｉＣの余剰なＣ原子によるダングリングボンドが、炭素と原子半径が近いＮＯガスの窒素原子により終端されることにより、ダングリングボンドの密度を低減させることに基づく。たとえばＳｉＣの伝導帯付近のエネルギー領域については、非特許文献１に示すように、ＮＯ雰囲気中での熱処理を行なうことにより、ＮＯ雰囲気中での熱処理を行なわない場合に比べて界面準位密度を大幅に低減させることができている。しかしながら非特許文献１にて、価電子帯付近のエネルギー領域については、逆にＮＯ雰囲気中での熱処理を行なうことにより、ＮＯ雰囲気中での熱処理を行なわない場合に比べて界面準位密度が増加する結果となっている。非特許文献１においては、１気圧中でＮＯガスを１分間に０．５リットルずつ流入させながら１１５０℃で熱処理を行なった結果が示されているが、上述したように界面準位密度は十分に低減できていない。その結果、当該方法を用いて形成させたＳｉＯ２／ＳｉＣ構造を備える、たとえばＭＯＳＦＥＴなどの半導体装置は、界面準位密度の低減が不十分であり、半導体装置のオン抵抗におけるチャネル抵抗成分は依然として大きいものと思われる。
【０００７】
また、特許文献１においては、高品質なＳｉＯ２の薄膜を形成させた半導体装置（ＭＯＳＦＥＴ）における、ドレイン電流値の増加を示すデータが開示されている。しかしながら、昨今の半導体装置に期待される、高速で超低電力損失なたとえば高周波パワーデバイスを実現するためには、さらなる界面準位密度の低減や、ドレイン電流値の増加が必要と考えられる。
【０００８】
本発明は、上述した各問題に鑑みなされたものであり、その目的は、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法および、上述した製造方法を用いて製造した半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一の局面における半導体装置の製造方法は、炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、窒素原子を注入させた珪素薄膜を酸化させることにより酸化膜を形成させる工程とを備えている。そして、酸化膜が存在する状態で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法である。
【００１０】
炭化珪素エピタキシャル層の一方の主表面を酸窒化させる前に、炭化珪素エピタキシャル層の一方の主表面上に、窒素原子を注入させた珪素薄膜を形成させておく。その上で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる。このようにすれば、珪素薄膜中の窒素原子が、珪素薄膜中および、炭化珪素エピタキシャル層の一方の主表面を酸窒化したときに形成される酸窒化層中を容易に拡散することができる。したがって窒素原子が、当該酸窒化層と炭化珪素エピタキシャル層との界面付近の領域に容易に到達することができる。当該界面付近の領域に到達した窒素原子が、たとえば炭化珪素中の炭素原子の空孔に侵入して、炭化珪素のダングリングボンドを終端することにより、ダングリングボンドの密度を低減させる。
【００１１】
上述したように、形成中の半導体装置を構成する薄膜の内部に窒素原子を拡散させる方法を用いた方が、形成中の半導体装置を窒素雰囲気中に曝露させる方法を用いるよりも、容易にかつ確実に、炭化珪素エピタキシャル層と、その一方の主表面上に形成させた酸窒化層（絶縁膜層）との界面付近の領域に存在するダングリングボンドに窒素原子を到達させることができる。したがって、ダングリングボンドを窒素原子で終端させることにより、容易にかつ確実に、界面準位密度を低減させることができる。
【００１２】
また、珪素薄膜の内部に窒素原子を注入させる際には、たとえばイオン注入などの方法を用いるが、この方法を用いれば、注入させたい窒素原子の量を任意に制御することができる。このため、ダングリングボンドを終端させるために必要な量の窒素原子を注入させることにより、界面準位密度を低減させるために十分な量の窒素原子を、炭化珪素エピタキシャル層の界面付近の領域へ供給させることができる。
【００１３】
なお、上述した半導体装置の製造方法においては、珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備えていてもよい。また、上述した一方の主表面を酸窒化させる工程では、上述した窒素原子を注入された珪素薄膜を酸化させることにより形成させた酸化膜および、堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。
【００１４】
上述した珪素酸化膜は、窒素原子を注入させた珪素薄膜中の窒素原子が、珪素薄膜から見て、炭化珪素エピタキシャル層と反対側へ拡散し、炭化珪素エピタキシャル層と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。この珪素酸化膜が、窒素原子を形成中の半導体装置の薄膜の内部に捕捉し、形成中の半導体装置の薄膜の外部へ放出するのを抑制するガードの役割を有する。そのため、窒素原子を、より確実に、炭化珪素エピタキシャル層（炭化珪素エピタキシャル層との界面）側へ移動させることができる。
【００１５】
ここで、窒素原子を注入させた珪素薄膜を酸化させることにより酸化膜を形成させる工程（珪素薄膜を酸化させる工程）においては、たとえば熱酸化を用いて酸化膜を形成させてもよい。しかし、この珪素薄膜を酸化させる工程および、上述した珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、珪素酸化膜を堆積させる工程とは、炭化珪素エピタキシャル層の酸化温度未満の温度にて行なうことがより好ましい。したがって、熱酸化より低温で珪素薄膜を酸化させることができる代替手段を用いて、珪素薄膜を酸化させる工程を行なってもよい。代替手段としては、たとえば酸素プラズマ処理などが挙げられる。酸素プラズマ処理を用いれば、熱酸化を用いた場合よりも十分低い温度で表面を酸化させることができる。
【００１６】
このように、炭化珪素エピタキシャル層の酸化温度未満の温度で、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程の前工程を行なう。そのようにすれば、上述した前工程を行なう際には、炭化珪素エピタキシャル層が酸化ないし窒化することを抑制することができる。上述したたとえば窒素原子を注入させた酸化膜が存在しない状態で、炭化珪素エピタキシャル層が酸化されると、その際に炭化珪素エピタキシャル層とその酸化により形成されるたとえば酸化物層との界面付近の領域において界面準位密度が高密度に発生する可能性がある。したがって、上述したたとえば窒素原子を注入させた酸化膜を形成させる工程等を完了させた後に、炭化珪素エピタキシャル層の一方の主表面に対して酸窒化を行なうことが好ましい。このようにすれば、炭化珪素エピタキシャル層の一方の主表面を酸窒化する際には、窒素原子を注入された酸化膜が存在することになる。このため、先述したように、窒素原子を炭化珪素エピタキシャル層の界面付近に存在するダングリングボンドに容易に到達させることができる。その結果、界面準位密度を低下させることができる。
【００１７】
ところで、一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、酸化膜が形成された炭化珪素エピタキシャル層を加熱処理させることもできる。窒素と酸素との両方を含む窒素酸化物としては、たとえば一酸化窒素や一酸化二窒素を挙げることができるが、これらは他の窒素酸化物よりも安価で入手できるため、製造工程のコスト削減に寄与することができる。また、窒素と酸素との両方を含む窒素酸化物を用いて、炭化珪素エピタキシャル層の一方の主表面の酸窒化（酸化および窒化）、および窒素原子を注入された珪素薄膜（窒素原子を注入した後で行なう酸化により酸化膜となる）、さらに珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に堆積させる珪素酸化膜の窒化をすべて同時に行なうことができる。このため、製造工程のタクトタイムを大幅に短縮させることができる。
【００１８】
本発明の他の局面における半導体装置の製造方法は、炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、窒素原子を注入された珪素薄膜を酸化させることにより酸化膜を形成させる工程とを備えている。そして、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程とを備えており、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう、半導体装置の製造方法である。
【００１９】
本発明の一の局面における半導体装置の製造方法においては、窒素原子を注入された珪素薄膜を酸化させることにより酸化膜を形成させる工程（珪素薄膜を酸化させる工程）を行なった後に、炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程を行なう。しかし、本発明の他の局面における半導体装置の製造方法は、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう。この点においてのみ、両半導体装置の製造方法は異なっている。したがって、本発明の他の局面における半導体装置の製造方法は、本発明の一の局面における半導体装置の製造方法よりもさらに、製造工程数を削減することができるため、製造工程のタクトタイムを短縮させることができる。
【００２０】
本発明の他の局面における半導体装置の製造方法においても、珪素薄膜の、炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備えていてもよい。また、上述した一方の主表面を酸窒化させる工程では、上述した堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。
【００２１】
本発明の他の局面における半導体装置の製造方法においては、先述のとおり、珪素薄膜を酸化させる工程と、一方の主表面を酸窒化させる工程とを同時に行なう。したがって、一方の主表面を酸窒化させる工程と珪素酸化膜を窒化させる工程とを同時に行なうことにより、珪素薄膜を酸化させる工程と、珪素酸化膜を窒化させる工程と、一方の主表面を酸窒化させる工程とのすべてを同時に行なうことができる。
【００２２】
また、本発明の他の局面における半導体装置の製造方法においても、珪素薄膜を堆積させる工程と、珪素薄膜の内部に窒素原子を注入させる工程と、珪素酸化膜を堆積させる工程とを、炭化珪素エピタキシャル層の酸化温度未満の温度にて行なうことが好ましい。このように、炭化珪素エピタキシャル層の酸化温度未満の温度で、珪素薄膜を酸化させる工程および炭化珪素エピタキシャル層の一方の主表面を酸窒化させる工程の前工程を行なう。そのようにすれば、上述した前工程を行なう際には、炭化珪素エピタキシャル層が酸化ないし窒化することを抑制することができるため、先述した本発明の一の局面における半導体装置の製造方法と同様に、界面準位密度を低下させることができる。
【００２３】
また、本発明の他の局面における半導体装置の製造方法においても、一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、炭化珪素エピタキシャル層を加熱処理させることもできる。
【００２４】
また、本発明の一の局面および他の局面における半導体装置の製造方法においては、先述したように、一方の主表面を酸窒化させる工程では、上述した窒素原子を注入された珪素薄膜を酸化させることにより形成させた酸化膜および、堆積させた珪素酸化膜を窒化させる工程を同時に行なってもよい。ただし、一方の主表面を酸窒化させる際に、窒素と酸素との両方を含む窒素酸化物を用いるため、同時に窒化される上述した酸化膜および珪素酸化膜は、結果的に同時に酸化されることもある。したがって、一方の主表面を酸窒化させる工程において、上述した酸化膜および珪素酸化膜が同時に酸窒化される条件で処理を行なってもよい。
【００２５】
本発明の他の局面における半導体装置の製造方法に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の一の局面における半導体装置の製造方法に順ずる。
【００２６】
なお、本発明の半導体装置の各製造方法においては、炭化珪素エピタキシャル層を加熱処理する際の加熱温度としては１０００℃以上１２００℃以下とすることが好ましい。このようにすれば、たとえば一酸化窒素や一酸化二窒素による酸窒化反応をスムーズに行なうことができる。
【発明の効果】
【００２７】
本発明によれば、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法および、上述した製造方法を用いて製造した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の製造方法における工程の手順を示すフローチャートである。先述したように、本発明における半導体装置の製造方法は、界面準位密度をさらに減少させることが可能な、炭化珪素（ＳｉＣ）を用いた半導体装置の製造方法である。ここでいう半導体装置とはたとえば、ＳｉＣの一方の主表面上にたとえばＳｉＯ２などの絶縁膜を形成させ、ＳｉＣとＳｉＯ２との界面付近の領域における界面準位の密度を低減させたＭＯＳＦＥＴのことである。
【００３０】
その工程としては、図１に示すように、ＳｉＣエピタキシャル層を堆積させる工程（Ｓ１０）、Ｓｉ薄膜を堆積させる工程（Ｓ２０）、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）、Ｓｉ薄膜を酸化させる工程（Ｓ５０）、高温アニールを行なう工程（Ｓ６０）がある。実際にＳｉＣを用いた半導体装置を製造する際における処理は、これらの工程を適宜組み合わせることにより実施される。
【００３１】
まず、ＳｉＣエピタキシャル層を堆積させる工程（Ｓ１０）を行なう。これは、半導体装置としてたとえば横型ＭＯＳＦＥＴを形成する場合においてはチャネルになる層を、半導体装置としてたとえば縦型ＭＯＳＦＥＴを形成する場合においてはドリフト層として用いる、ＳｉＣエピタキシャル層を堆積させることにより形成する工程である。
【００３２】
図２は、ＳｉＣ基板の一方の主表面上に、ＳｉＣのエピタキシャル層を形成させる工程を示す概略断面図である。図２に示す、ＳｉＣエピタキシャル層２を形成させるＳｉＣ基板１は、ｐ型のＳｉＣであってもよいし、ｎ型のＳｉＣであってもよい。ただし、ＳｉＣ基板１としてたとえばｐ型のＳｉＣを用いた場合には、ＳｉＣエピタキシャル層２を横型ＭＯＳＦＥＴのｎチャネル層として用いる場合は、ＳｉＣエピタキシャル層２についてはｎ型のＳｉＣとする方がより好ましい。なお、ＳｉＣ基板１としてたとえばｎ型のＳｉＣを用いて、ＳｉＣエピタキシャル層２を横型ＭＯＳＦＥＴのｎチャネル層として用いる場合は、たとえば横型ＭＯＳＦＥＴのソース近傍の領域に電位固定用のｐ＋領域を設けることが好ましい。
【００３３】
また、ここでＳｉＣエピタキシャル層２を形成させるためには、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスおよびプロパン（Ｃ３Ｈ８）ガスを用い、キャリアガスとして水素（Ｈ２）ガスを採用することができる。また、ｐ型のＳｉＣエピタキシャル層２を形成するためのｐ型不純物源としては、たとえばジボラン（Ｂ２Ｈ６）やトリメチルアルミニウム（ＴＭＡ）を採用することができる。また、ｎ型のＳｉＣエピタキシャル層２を形成するためのｎ型不純物源としては、たとえば窒素（Ｎ２）ガスを採用することができる。
【００３４】
上述したＳｉＣエピタキシャル層２を形成させる方法は、非金属材料の水素化物ガスを加熱したＳｉＣ基板１の主表面上に吹きつけ、熱分解させて半導体結晶を得る、ＣＶＤ法である。
【００３５】
次に、Ｓｉ薄膜を堆積させる工程（Ｓ２０）を行なう。これは具体的には、実際に形成させる半導体装置における、ＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に供給させる窒素原子を添加させるために用いるＳｉ薄膜を、工程（Ｓ１０）で形成させたＳｉＣエピタキシャル層２の一方の（ＳｉＣ基板１と対向しない）主表面上に堆積させる工程である。
【００３６】
図３は、ＳｉＣエピタキシャル層の一方の主表面上にＳｉ薄膜を形成させた状態を示す概略断面図である。図３に示すように、珪素（シリコン：Ｓｉ）からなるＳｉ薄膜３を、ＳｉＣエピタキシャル層２の一方の主表面上に形成させる。Ｓｉ薄膜３は、用途に応じてｐ型のＳｉとしても、ｎ型のＳｉとしてもよい。
【００３７】
Ｓｉ薄膜３は、多結晶のＳｉであってもよいし、非晶質のＳｉであってもよい。このＳｉ薄膜３を形成させる方法としては、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスを用いた減圧ＣＶＤにより多結晶のＳｉ薄膜３を堆積させる方法を用いてもよい。あるいは、たとえばスパッタリング法による非晶質のＳｉ薄膜３を堆積させる方法を用いてもよい。これらの方法ではいずれも、Ｓｉ薄膜３を堆積させる際には、ＳｉＣエピタキシャル層２を７００℃程度以下の温度に加熱すればよい。この加熱温度はＳｉＣエピタキシャル層２が酸化される温度よりも低いため、これらの方法を用いてＳｉ薄膜３を堆積させる場合には、ＳｉＣエピタキシャル層２の主表面が酸化されることはない。
【００３８】
つまり、上述したように、工程（Ｓ２０）を行なう際に、たとえばＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。このようにすれば、たとえば工程（Ｓ２０）を行なう時点のように、ＳｉＣエピタキシャル層２とその主表面上に形成されるＳｉＯ２の薄膜との界面付近の領域に対して、供給しうる窒素原子が存在しない状態において、ＳｉＣエピタキシャル層２の主表面が積極的に酸化されることにより、その界面付近の領域に界面準位が高密度に発生する可能性を小さくすることができる。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、Ｓｉ薄膜３を堆積させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ２０）を実施してもよい。
【００３９】
続いて、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）を実施する。これは具体的には、工程（Ｓ２０）で形成させたＳｉ薄膜３の内部に、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に供給させるための窒素原子を注入させる工程である。
【００４０】
Ｓｉ薄膜３の内部に窒素原子を注入させるために、たとえば窒素イオンをイオン注入法により、図３中に下向きの矢印で示すように、Ｓｉ薄膜３の内部にドーパントとして注入させる。イオン注入法を用いれば、注入させたい窒素原子の量を任意に制御させることができる。このため、ダングリングボンドを終端させるために必要な量の窒素原子を注入させることにより、界面準位密度を低減させるために十分な量の窒素原子を、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域へ供給させることができる。
【００４１】
なお、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域に形成されるダングリングボンドを終端させるためには、窒素原子の代わりに、水素原子を用いることがある。したがって、工程（Ｓ３０）においては、たとえば窒素イオンおよび水素イオンをドーパントとしてイオン注入法によりＳｉ薄膜３の内部に注入させてもよい。
【００４２】
なお、工程（Ｓ３０）を行なう際においても、工程を行なう途上でＳｉＣエピタキシャル層２の主表面が積極的に酸化されることを抑制するために、たとえばＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、窒素原子を注入させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ３０）を実施してもよい。
【００４３】
次に、場合によってはＳｉＯ２薄膜を堆積させる工程（Ｓ４０）を行なうことがある。具体的には、Ｓｉ薄膜３の、ＳｉＣエピタキシャル層２と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させる工程である。
【００４４】
図４は、Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。図４におけるＳｉＯ２の薄膜としての堆積ＳｉＯ２膜４は、窒素原子を注入されたＳｉ薄膜３中の窒素原子が、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と反対側へ拡散し、ＳｉＣエピタキシャル層２と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。すなわち、図４に示すように、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と対向しない主表面上（図４における上側）に、堆積ＳｉＯ２膜４が存在すれば、Ｓｉ薄膜３中の窒素原子は、堆積ＳｉＯ２膜４側に拡散したとしても、堆積ＳｉＯ２膜４を形成するＳｉ原子とＯ（酸素）原子との結合により移動を遮断されることになる。したがって、Ｓｉ薄膜３中の窒素原子が、堆積ＳｉＯ２膜４の、Ｓｉ薄膜３と対向しない主表面（図４における上側の主表面）から外部へ放出されることを抑制させることができる。以上の役割を果たすための堆積ＳｉＯ２膜４を形成させる工程が、工程（Ｓ４０）である。
【００４５】
この堆積ＳｉＯ２膜４は、たとえばスパッタリング法を用いて堆積させてもよいし、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスやテトラエトキシシラン（ＴＥＯＳ）ガスを用いてプラズマＣＶＤ法により堆積させてもよい。
【００４６】
上述したいずれの方法を用いても、５００℃程度以下の温度にて処理を行なうことができる。したがって、これらの方法による工程（Ｓ４０）を行なう途上で、ＳｉＣエピタキシャル層２の主表面が積極的に酸化される可能性は小さい。このように、工程（Ｓ４０）を行なう場合においても、ＳｉＣエピタキシャル層２の酸化温度未満の温度で行なうことが好ましい。したがって、ＳｉＣエピタキシャル層２の酸化温度未満の温度で、堆積ＳｉＯ２膜４を堆積させることができる方法であれば、上述した方法に限らず、他の方法を用いて工程（Ｓ４０）を実施してもよい。
【００４７】
工程（Ｓ４０）で形成される堆積ＳｉＯ２膜４は、形成した半導体装置のゲート絶縁膜を堅牢なものとするための酸窒化膜となりうるものである。しかし、少々の窒素原子が、形成中の半導体装置の薄膜の外部へ放出されても、十分な量の窒素原子がＳｉ薄膜３の内部に存在していれば、界面準位密度を低減させるために十分な量の窒素原子を、後にＳｉＣエピタキシャル層２とＳｉＯ２の薄膜との界面付近の領域へ供給させることができる。したがって、工程（Ｓ４０）は、省略することができる。
【００４８】
また、工程（Ｓ４０）においては、上述した堆積ＳｉＯ２膜４の代わりに、後工程にて実施する熱処理の温度に対する耐性を有する絶縁材料である、たとえば窒化アルミ（ＡｌＮ）、酸化アルミ（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）の薄膜を形成させてもよい。
【００４９】
続いて、Ｓｉ薄膜を酸化させる工程（Ｓ５０）を行なう。これは、先の工程（Ｓ２０）および工程（Ｓ３０）にて形成された、窒素原子を注入されたＳｉ薄膜３を酸化させることにより、Ｓｉ薄膜３を酸化膜とする工程である。
【００５０】
工程（Ｓ５０）においても、上述した工程（Ｓ２０）、（Ｓ３０）、（Ｓ４０）と同様に、ＳｉＣエピタキシャル層２の酸化温度未満の温度で処理を行なうことが好ましい。したがって、工程（Ｓ５０）においては、熱酸化によりＳｉ薄膜３を酸化させてもよいが、その場合、通常の熱酸化よりも低温である、たとえば６００℃以上７００℃以下の温度範囲にて行なうことが好ましい。また、ドライ酸素雰囲気中における熱酸化を行なう代わりに、ウェット酸素雰囲気中における熱酸化を行なってもよい。
【００５１】
図５は、Ｓｉ薄膜を酸化させた状態を示す概略断面図である。図５においては、図４におけるＳｉ薄膜３が酸化膜である酸化Ｓｉ薄膜５となっている。また酸化Ｓｉ薄膜５の内部には、イオン注入法により添加量を自在に制御された窒素原子が含有されている。
【００５２】
そして、高温アニールを行なう工程（Ｓ６０）を実施する。図６は、図５に示す形成中の半導体装置に対して、工程（Ｓ６０）を行なった後における状態を示す概略断面図である。高温アニールを行なう工程（Ｓ６０）を行なうことにより、ＳｉＣエピタキシャル層２の一方の主表面上（図６におけるＳｉＣエピタキシャル層２の上側）には、窒化されたＳｉＯ２の薄膜である、窒化ＳｉＯ２膜６が形成されている。また、堆積ＳｉＯ２膜４も、工程（Ｓ６０）により、窒化ＳｉＯ２膜６に変化している。
【００５３】
工程（Ｓ６０）を行なう方法としては、具体的には、たとえば窒素酸化物ガスを雰囲気ガスとして用い、その雰囲気中で酸化Ｓｉ薄膜５が形成されたＳｉＣエピタキシャル層２を高温アニール（高温にて加熱処理）することができる。窒素酸化物ガスとしては、たとえば比較的安価に入手できる一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ２Ｏ）を用いることが好ましい。このようにすれば、ＳｉＣエピタキシャル層２の一方の主表面（図６におけるＳｉＣエピタキシャル層２の上側）を酸窒化、すなわち酸化と窒化とを同時に行なうことができる。ＮＯやＮ２Ｏなどの窒素酸化物ガスに含まれる酸素原子による熱酸化と、窒素原子による窒化とを同時に行なうことができる。
【００５４】
このように、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させることにより、図６に示すように、ＳｉＣエピタキシャル層２の一方の主表面上に窒化ＳｉＯ２膜６が形成される。すると、工程（Ｓ６０）においては、高温アニールによる熱酸化を行なっているため、ＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域には、界面準位が高密度に発生する可能性がある。
【００５５】
しかし、ここでは先の工程（Ｓ２０）、（Ｓ３０）、（Ｓ５０）にて、窒化ＳｉＯ２膜６の上層に、十分な量の窒素原子をイオン注入された酸化Ｓｉ薄膜５が形成されている。このため、酸化Ｓｉ薄膜５が存在する状態で、工程（Ｓ６０）により、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させることになる。すると、酸化Ｓｉ薄膜５の内部に含まれる窒素原子が、拡散により移動して、ＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域まで容易に到達する。そして、当該界面付近の領域に到達した窒素原子が、たとえばＳｉＣエピタキシャル層２中の炭素原子の空孔（ダングリングボンドを形成する）に侵入して、炭素原子の空孔を窒素原子で充填（置換）する。このようにして、ＳｉＣのダングリングボンドを窒素原子で終端することにより、ダングリングボンドの密度を低減させる。ダングリングボンドの密度を低減させれば、それに伴って当該界面付近の領域における界面準位密度を低減させることができる。
【００５６】
図７は、工程（Ｓ６０）に含まれる各工程を示すフローチャートである。先述したように、高温アニールを行なう工程（Ｓ６０）とは、窒素酸化物ガスを用いて、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化する工程である。したがって、図７に示すように、工程（Ｓ６０）には、ＳｉＣエピタキシャル層を熱酸化させる工程（Ｓ６１）およびＳｉＣエピタキシャル層を窒化させる工程（Ｓ６２）を含み、これらは同時に行なわれる。
【００５７】
また、先述した工程（Ｓ４０）により、酸化Ｓｉ薄膜５（Ｓｉ薄膜３）の、ＳｉＣエピタキシャル層２と対向しない主表面上（図７における酸化Ｓｉ薄膜５の上側）に、堆積ＳｉＯ２膜４を形成させる場合があるが、この場合、堆積ＳｉＯ２膜４も、工程（Ｓ６１）および工程（Ｓ６２）と同時に、工程（Ｓ６０）により付随的に窒化させて、窒化ＳｉＯ２膜６とすることができる。さらに、堆積ＳｉＯ２膜４は既に酸化膜の形相をなしているが、熱酸化によりさらに酸化させて良好な膜質の膜へと改質することもできる。その結果、堆積により形成させた酸化膜よりも絶縁性に優れた、稠密性のある堅牢な熱酸化膜である窒化ＳｉＯ２膜６とすることができる。以上より、工程（Ｓ６１）および工程（Ｓ６２）と同時に、堆積ＳｉＯ２膜４に対してはＳｉＯ２薄膜を熱酸化させる工程（Ｓ６３）およびＳｉＯ２薄膜を窒化させる工程（Ｓ６４）を実施させることができる。
【００５８】
さらに、先述した工程（Ｓ２０）、（Ｓ３０）、（Ｓ５０）にて形成させた酸化Ｓｉ薄膜５についても、既にイオン注入により窒素原子が含有されているが、工程（Ｓ６０）を行なうことにより付随的に窒化させることができる。また、酸化Ｓｉ薄膜５についても、既に酸化膜の形相をなしているが、高温での熱酸化によりさらに酸化させ、より絶縁性に優れた、稠密性のある堅牢な熱酸化膜とすることができる。以上より、図７に示すように、工程（Ｓ６１）〜工程（Ｓ６４）と同時に、Ｓｉ薄膜を熱酸化させる工程（Ｓ６５）およびＳｉ薄膜を窒化させる工程（Ｓ６６）をも実施させることができる。
【００５９】
なお、ここでの高温アニールにおける加熱温度としては、酸窒化を行なうことにより形成される熱酸化膜を稠密化させ、絶縁性に優れた堅牢な酸化膜とするために、１０００℃以上１３００℃以下の温度とすることが好ましい。１０００℃以下の温度で行なうと、ＳｉＣエピタキシャル層２の酸化がスムーズに行なえない場合がある。なお、上述した加熱温度は、１１００℃以上１２００℃以下とすることがさらに好ましい。
【００６０】
以上に述べた、図７に示す工程（Ｓ６１）〜工程（Ｓ６６）を、工程（Ｓ６０）としてすべて同時に行なうことが可能である。窒素酸化物であるたとえばＮＯやＮ２Ｏのガスを用いてＳｉＣエピタキシャル層２の一方の主表面上を酸窒化することにより、このような処理を行なうことができる。このようにすれば、ＳｉＣエピタキシャル層２の一方の主表面上を酸窒化すると、同時にＳｉＣエピタキシャル層２の一方の主表面上に存在する薄膜層についてもすべて酸窒化することができる。このため、製造工程数を削減することができ、製造工程のタクトタイムを短縮させることができる。
【００６１】
また、上述した製造方法を用いることにより形成される窒化ＳｉＯ２膜６には高温での熱酸化により稠密化された、絶縁性に優れる酸化膜としての性質と、拡散により容易にＳｉＣエピタキシャル層２と窒化ＳｉＯ２膜６との界面付近の領域に窒素原子を供給するための窒化膜としての性質とを兼ねている。以上により、上述した製造方法を用いることにより、少ない工程数にて、絶縁性に優れ、界面準位を低減させた絶縁膜を、ＳｉＣエピタキシャル層２の一方の主表面上に形成させることができる。
【００６２】
なお、本発明の実施の形態においては、ＳｉＣエピタキシャル層２の一方の主表面上に形成される絶縁膜が、ＳｉＯ２に窒素原子を含むものとなっているが、この窒素原子は、絶縁膜としての正常な機能を妨げるものではない。
【００６３】
図８は、ＳｉＣエピタキシャル層の一方の主表面上に存在する薄膜層がすべて酸窒化された状態を示す概略断面図である。図８に示すように、工程（Ｓ６０）に含まれる工程（Ｓ６１）〜工程（Ｓ６６）すべてを行なえば、ＳｉＣエピタキシャル層２の一方の主表面上（図における上側）に形成されていた堆積ＳｉＯ２膜４や酸化Ｓｉ薄膜５がすべて窒化ＳｉＯ２膜６となり、これらすべてを１層の堅牢な窒化ＳｉＯ２膜６とすることができる。
【００６４】
（実施の形態２）
図９は、Ｓｉ薄膜の、ＳｉＣエピタキシャル層と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させた状態で、Ｓｉ薄膜の内部に窒素原子を注入させた状態を示す概略断面図である。先述した実施の形態１においては、工程（Ｓ３０）として、図３に示すように、ＳｉＣエピタキシャル層２の一方の主表面上にＳｉ薄膜３を堆積させた状態で、Ｓｉ薄膜３の内部に窒素原子をたとえばイオン注入法により注入させる。その後に、図４に示すＳｉＯ２の薄膜としての堆積ＳｉＯ２膜４を形成させる工程（Ｓ４０）を行なっている。しかし、図９中に下向きの矢印で示すように、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）として、堆積ＳｉＯ２膜４を形成させた後に、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）として、Ｓｉ薄膜３の内部に窒素原子を注入させる工程を行なってもよい。ここでも窒素原子を注入させる方法としては、たとえばイオン注入法を用いることができる。
【００６５】
先述したように、図９における堆積ＳｉＯ２膜４は、窒素原子を注入されたＳｉ薄膜３中の窒素原子が、Ｓｉ薄膜３から見て、ＳｉＣエピタキシャル層２と反対側へ拡散し、ＳｉＣエピタキシャル層２と反対側の最表面の主表面から外部へ放出されるのを抑制させるために形成させるものである。しかし、窒素原子のイオン注入を行なう際に、窒素原子に与えられるエネルギー値を調節することにより、イオン注入法によりイオン注入装置から放出される窒素原子は、堆積ＳｉＯ２膜４の内部を容易に通過して、Ｓｉ薄膜３の内部に到達させ、そこに捕捉させることができる。
【００６６】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の実施の形態１に順ずる。
【００６７】
（実施の形態３）
たとえば本発明の実施の形態１においては、先述したように、Ｓｉ薄膜を酸化させる工程（Ｓ５０）として、窒素原子を注入されたＳｉ薄膜３のみを酸化させることにより、Ｓｉ薄膜３を酸化膜として形成させる工程を行なっている。たとえばＳｉ薄膜３を形成する多結晶Ｓｉは、ＳｉＣよりも低温にて酸化することができる。このため、本発明の実施の形態１においては、Ｓｉ薄膜３を、ＳｉＣエピタキシャル層２の酸化温度未満の温度（低温）にて、ＳｉＣエピタキシャル層２よりも先にたとえば熱酸化させている。
【００６８】
しかし、Ｓｉ薄膜３は本来、ＳｉＣエピタキシャル層２を酸窒化させる際に、その内部にあらかじめ注入させた窒素原子を、ＳｉＣエピタキシャル層２と、その一方の主表面上に形成される窒化ＳｉＯ２膜６（図６参照）との界面付近の領域に供給させるためのものである。したがって、ＳｉＣエピタキシャル層２の一方の主表面を酸窒化させる工程（Ｓ６０）を行なう段階にて、必ずしもＳｉ薄膜３が酸化されている必要はない。実施の形態１に示すように、あらかじめ工程（Ｓ５０）を行なうことにより、Ｓｉ薄膜３を酸化膜である酸化Ｓｉ薄膜５とさせたとしても、続く高温アニールを行なう工程（Ｓ６０）において、図２に示すＳｉ薄膜を熱酸化させる工程（Ｓ６５）が行なわれることにより、酸化Ｓｉ薄膜５は再度熱酸化されることになる。
【００６９】
そこで、本発明の実施の形態３においては、以下の手順により、半導体装置の製造を行なう。まず、本発明の実施の形態１と同様に、工程（Ｓ１０）で形成させたＳｉＣエピタキシャル層２の一方の（ＳｉＣ基板１と対向しない）主表面上にＳｉ薄膜３を堆積させる工程（Ｓｉ薄膜を堆積させる工程（Ｓ２０））を行なう。そして、工程（Ｓ２０）で形成させたＳｉ薄膜３の内部に、窒素原子を注入させる工程（Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０））を行なう。場合によってはＳｉ薄膜３の、ＳｉＣエピタキシャル層２と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させて堆積ＳｉＯ２膜４（図４参照）を形成させる（ＳｉＯ２薄膜を堆積させる工程（Ｓ４０））。そして、高温アニールを行なう工程（Ｓ６０）により、実施の形態１における工程（Ｓ６１）〜工程（Ｓ６６）（図２参照）を行なう。このようにすれば、（酸化されていない）Ｓｉ薄膜３を酸化させる工程（Ｓ５０）と、工程（Ｓ６０）によりＳｉＣエピタキシャル層２の一方の主表面を酸窒化する工程とを同時に行なうことができる。
【００７０】
ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）を行なった場合には、高温アニールを行なう工程（Ｓ６０）において、図２に示すＳｉＯ２薄膜を窒化させる工程（Ｓ６４）をも同時に行なうことになる。また、ＳｉＯ２薄膜としての堆積ＳｉＯ２膜４は既に酸化膜の形相をなしているが、ＳｉＯ２薄膜を熱酸化させる工程（Ｓ６３）の熱酸化により、さらに酸化させることもできる。
【００７１】
本発明の実施の形態３においても、本発明の実施の形態１と同様に、Ｓｉ薄膜を堆積させる工程（Ｓ２０）、Ｓｉ薄膜に窒素原子を注入させる工程（Ｓ３０）、ＳｉＯ２薄膜を堆積させる工程（Ｓ４０）については、ＳｉＣエピタキシャル層２の酸化温度未満の温度において行なうことが好ましい。
【００７２】
本発明の実施の形態３においても、本発明の実施の形態１と同様に、高温アニールを行なう工程（Ｓ６０）においては、ＳｉＣエピタキシャル層２を酸窒化させるために、窒素酸化物ガスを雰囲気ガスとして用いることが好ましい。さらに、窒素酸化物ガスとしては、一酸化窒素（ＮＯ）または一酸化二窒素（Ｎ２Ｏ）を用いることが好ましい。また、工程（Ｓ６０）における加熱温度としては、１０００℃以上１３００℃以下とすることが好ましく、１１００℃以上１２００℃以下とすることがさらに好ましい。
【００７３】
以上に述べた本発明の実施の形態３のように、Ｓｉ薄膜３のみを低温での熱酸化により酸化させる工程である、Ｓｉ薄膜を酸化させる工程（Ｓ５０）を省略させれば、高温アニールを行なう工程（Ｓ６０）にて、（酸化されていない）Ｓｉ薄膜３を含む、ＳｉＣエピタキシャル層２の上層部に存在するすべての薄膜を同時に酸窒化させることができる。このため、たとえば本発明の実施の形態１における製造方法よりもさらに製造工程数を削減することができるので、さらに製造工程のタクトタイムを短縮させることができる。
【００７４】
なお、本発明の実施の形態３を行なう際においても、本発明の実施の形態２に示すように、先に工程（Ｓ４０）を行なった後に工程（Ｓ３０）を行なってもよい。
【００７５】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３に関して、上述しなかった構成や条件、手順や効果などは、すべて本発明の実施の形態１に順ずる。
【実施例１】
【００７６】
先述した本発明の実施の形態１を応用して、実用的な半導体装置としてのＳｉＣ−ＭＯＳＦＥＴを形成する場合の手順を以下に説明する。
【００７７】
図１０は、ＳｉＣ基板の一方の主表面上にｐ型ＳｉＣエピタキシャル層を形成させた状態を示す概略断面図である。図１０に示すように、ｐ＋型ＳｉＣ基板１１の一方の主表面上（図１０におけるｐ＋型ＳｉＣ基板１１の上側）に、膜厚が５μｍ、不純物濃度が５×１０１５ｃｍ−３であるｐ型ＳｉＣエピタキシャル層１２を形成する。
【００７８】
図１１は、ＳｉＣエピタキシャル層の内部にソース領域とドレイン領域を形成させた状態を示す概略断面図である。ｐ型ＳｉＣエピタキシャル層１２の内部に、ｎ＋型にドーピングされたソース領域１７およびドレイン領域１８を形成させるため、フォトリソグラフィーとエッチングにより、図１１に示すように、ソース領域１７およびドレイン領域１８となるマスクパターンを形成する。ここで、フォトリソグラフィーに用いるマスクの材料としてはたとえば珪素酸化膜（ＳｉＯ２）などを用いることができる。
【００７９】
続いて、先にソース領域１７およびドレイン領域１８となるマスクパターンを形成させた領域に対して、ｎ＋型ドーパントとしてのリン（Ｐ）原子のドーピングを行なう。Ｐ原子のドーピングは、たとえば先述したイオン注入法を用いて行なうことができる。ここで、ドーピングを行なう量は、１×１０１５ｃｍ−２とすることが好ましい。以上により、図１１に示すソース領域１７およびドレイン領域１８がｎ＋型ドーパントとしてのＰ原子によりドーピングされ、それぞれソース領域１７およびドレイン領域１８となる。これらは、次に述べる活性化アニール処理により、それぞれソース領域１７およびドレイン領域１８としての電気的機能を備えることになる。
【００８０】
次に、ソース領域１７およびドレイン領域１８中に注入された、不純物としてのｎ＋型ドーパントであるＰ原子を活性化するために、図１１に示す形成中の半導体装置の活性化アニールを行なう。活性化アニール処理は、たとえば１７００℃の高温で行なう。このようにすれば、イオン注入によりソース領域１７およびドレイン領域１８の内部にドーピングされた不純物であるＰ原子を活性化することができる。
【００８１】
図１２は、ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、熱酸化膜を施した状態を示す概略断面図である。上述した活性化アニール処理は、１７００℃の高温で行なっている。このため、処理を行なう過程で、雰囲気中に含まれる酸素成分により、図１１に示す形成中の半導体装置の、たとえばｐ型ＳｉＣエピタキシャル層１２の主表面上(図１１における上側）などが酸化を起こしている。そこで、図１２に示すように、この酸化膜を除去するために、いったんｐ型ＳｉＣエピタキシャル層１２を熱酸化することにより、熱酸化膜２２を形成させる処理を行なってもよい。
【００８２】
その後、たとえばバッファードフッ酸を用いてｐ型ＳｉＣエピタキシャル層１２の主表面上に形成されている酸化膜を除去する処理を行なってもよい。この際、酸化膜と同時に、ｐ型ＳｉＣエピタキシャル層１２の主表面上のうち、結晶性の良好でない領域についても、バッファードフッ酸によるエッチングにより除去させることができる。そして、酸化膜などを除去されたＳｉＣエピタキシャル層１２の表面に対して有機洗浄、酸洗浄、ＲＣＡ洗浄などの洗浄処理を行なうことにより、表面の洗浄化を行なう。以上に述べた処理を行なうことにより、図１２に示す形成中の半導体装置は、図面上は最終的に図１１に示す状態に戻る。
【００８３】
そして次にｐ型ＳｉＣエピタキシャル層１２の一方の主表面上に、たとえば多結晶のＳｉの薄膜を堆積する。この工程は、先述した工程（Ｓ２０）に対応する。図１３は、ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、多結晶のＳｉの薄膜を堆積した状態を示す概略断面図である。ここではたとえば、シラン（ＳｉＨ４）ガスを用いて、減圧ＣＶＤ法により多結晶のＳｉの薄膜（Ｓｉ薄膜１３）を５０ｎｍ程度堆積させることが好ましい。また、当該処理を行なう際に、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面が酸化（窒化）しないようにするために、当該処理はたとえば６００℃以上７００℃以下の雰囲気中にて行なうことが好ましい。
【００８４】
次に、図１３に下向きの矢印で示すように、Ｓｉ薄膜１３の内部に、たとえばイオン注入法を用いて、窒素原子のドーピングを行なう。この工程は、先述した工程（Ｓ３０）に対応する。
【００８５】
Ｓｉ薄膜１３の内部に窒素原子をドーピング（注入）させた状態で、このＳｉ薄膜１３の一方の主表面上（図１３における上側）に、ＳｉＯ２の薄膜を堆積させる工程を行なう。この工程は、先述した工程（Ｓ４０）に対応する。図１４は、Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。図１４におけるＳｉＯ２の薄膜としての堆積ＳｉＯ２膜１４は、たとえばシラン（ＳｉＨ４）ガスを用いて、プラズマＣＶＤ法により５０ｎｍ程度堆積させることが好ましい。
【００８６】
次に、先の工程にて窒素原子のドーピングが行なわれたＳｉ薄膜１３をたとえば酸化雰囲気中で加熱することにより、Ｓｉ薄膜１３のみを熱酸化させる工程を行なう。この工程は、先述した工程（Ｓ５０）に対応する。図１５は、Ｓｉ薄膜を酸化させた状態を示す概略断面図である。このとき、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面が酸化（窒化）しないようにするために、図１５に示す形成中の半導体装置を配置させる雰囲気の温度をたとえば８００℃としておくことが好ましい。また、ドライ酸素雰囲気中における熱酸化を行なう代わりに、ウェット酸素雰囲気中における熱酸化を行なってもよい。以上のようにすれば、Ｓｉ薄膜１３は酸化Ｓｉ薄膜１５となる。
【００８７】
続いて先述した工程（Ｓ６０）に対応する工程である、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面上を酸窒化させる工程を行なう。図１６は、図１５に示す形成中の半導体装置に対して、ｐ型ＳｉＣエピタキシャル層の一方の主表面上を酸窒化させた後における状態を示す概略断面図である。図１６に示すように、ｐ型ＳｉＣエピタキシャル層１２の一方の主表面上（図における上側）には、ｐ型ＳｉＣエピタキシャル層１２が酸窒化されることにより、窒化ＳｉＯ２膜１６が形成される。このとき同時に、堆積ＳｉＯ２膜１４についても酸化による稠密化および、窒化がなされることにより、図１６に示すように窒化ＳｉＯ２膜１６となる。当該処理は、たとえば１１００℃程度の高温に加熱させたＮＯまたはＮ２Ｏガス雰囲気中に、形成中の半導体装置を配置させて加熱処理を行なうことにより行なうことができる。なお、図１６における酸化Ｓｉ薄膜１５についても、同様に酸化による稠密化および、窒化がなされることにより窒化ＳｉＯ２膜１６となり、図１６中に示す３層の窒化ＳｉＯ２膜１６、酸化Ｓｉ薄膜１５、窒化ＳｉＯ２膜１６は、先の図８に示すように１層の窒化ＳｉＯ２膜１６となるように処理を行なってもよい。
【００８８】
図１７は、本実施例における半導体装置を完成させた状態を示す概略断面図である。図１６にてｐ型ＳｉＣエピタキシャル層１２の一方の主表面上に、窒化ＳｉＯ２膜１６が形成された状態で、たとえば金属薄膜の蒸着、フォトリソグラフィーやエッチングを施す。このようにすれば、図１７に示すように、ソース領域１７の主表面上（図の上側）にコンタクト電極としてのソース電極１９、ドレイン領域１８の主表面上にはコンタクト電極としてのドレイン電極２０、窒化ＳｉＯ２膜１６の最表面上（図の上側）にはコンタクト電極としてのゲート電極２１が形成される。このようにして、図１７に示す半導体装置としての、ｎチャネルＳｉＣ−ＭＯＳＦＥＴが完成する。この半導体装置にパシベーション膜を形成させ、基板上に実装させる工程を行なう。
【００８９】
以上の手順により形成された半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、本発明の実施の形態１に開示する半導体装置の製造方法に則り形成させている。したがって、たとえば窒化ＳｉＯ２膜１６中に含有される窒素原子が、拡散により、ｐ型ＳｉＣエピタキシャル層１２と窒化ＳｉＯ２膜１６との界面付近の領域に容易に移動することが可能となる。このため、当該界面付近の領域に存在する、たとえば炭素原子の空孔によるダングリングボンドを窒素原子で終端させることにより、容易にかつ確実に、界面準位密度を低減させることができる。
【００９０】
なお、以上の実施例１においては、ｐ＋型ＳｉＣ基板１１の一方の主表面上にｐ型ＳｉＣエピタキシャル層１２および、ｎ＋型のドーパントが注入されたソース領域１７、ドレイン領域１８が形成された構成の半導体装置を開示している。しかし、上述したｎ型とｐ型とをすべて逆転させた構成の半導体装置としてもよい。
【００９１】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９２】
本発明における半導体装置の製造方法は、界面準位密度をさらに減少させることが可能な、炭化珪素を用いた半導体装置の製造方法として、特に優れている。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１における半導体装置の製造方法における工程の手順を示すフローチャートである。
【図２】ＳｉＣ基板の一方の主表面上に、ＳｉＣのエピタキシャル層を形成させる工程を示す概略断面図である。
【図３】ＳｉＣエピタキシャル層の一方の主表面上にＳｉ薄膜を形成させた状態を示す概略断面図である。
【図４】Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。
【図５】Ｓｉ薄膜を酸化させた状態を示す概略断面図である。
【図６】図５に示す形成中の半導体装置に対して、工程（Ｓ６０）を行なった後における状態を示す概略断面図である。
【図７】工程（Ｓ６０）に含まれる各工程を示すフローチャートである。
【図８】ＳｉＣエピタキシャル層の一方の主表面上に存在する薄膜層がすべて酸窒化された状態を示す概略断面図である。
【図９】Ｓｉ薄膜の、ＳｉＣエピタキシャル層と対向しない主表面上に、ＳｉＯ２の薄膜を堆積させた状態で、Ｓｉ薄膜の内部に窒素原子を注入させた状態を示す概略断面図である。
【図１０】ＳｉＣ基板の一方の主表面上にｐ型ＳｉＣエピタキシャル層を形成させた状態を示す概略断面図である。
【図１１】ＳｉＣエピタキシャル層の内部にソース領域とドレイン領域を形成させた状態を示す概略断面図である。
【図１２】ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、熱酸化膜を施した状態を示す概略断面図である。
【図１３】ｐ型ＳｉＣエピタキシャル層の一方の主表面上に、多結晶のＳｉの薄膜を堆積した状態を示す概略断面図である。
【図１４】Ｓｉ薄膜の一方の主表面上に、ＳｉＯ２の薄膜を堆積させた状態を示す概略断面図である。
【図１５】Ｓｉ薄膜を酸化させた状態を示す概略断面図である。
【図１６】図１５に示す形成中の半導体装置に対して、ｐ型ＳｉＣエピタキシャル層の一方の主表面上を酸窒化させた後における状態を示す概略断面図である。
【図１７】本実施例における半導体装置を完成させた状態を示す概略断面図である。
【符号の説明】
【００９４】
１ ＳｉＣ基板、２ ＳｉＣエピタキシャル層、３ Ｓｉ薄膜、４ 堆積ＳｉＯ２膜、５ 酸化Ｓｉ薄膜、６ 窒化ＳｉＯ２膜、１１ ｐ＋型ＳｉＣ基板、１２ ｐ型ＳｉＣエピタキシャル層、１３ Ｓｉ薄膜、１４ 堆積ＳｉＯ２膜、１５ 酸化Ｓｉ薄膜、１６ 窒化ＳｉＯ２膜、１７ ソース領域、１８ ドレイン領域、１９ ソース電極、２０ ドレイン電極、２１ ゲート電極、２２ 熱酸化膜。
【特許請求の範囲】
【請求項１】
炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入させた前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記酸化膜が存在する状態で、前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法。
【請求項２】
前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記酸化膜および前記珪素酸化膜を窒化させる工程を同時に行なう、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素薄膜を酸化させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記酸化膜が形成された前記炭化珪素エピタキシャル層を加熱処理させる、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入された前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備えており、
前記珪素薄膜を酸化させる工程と、前記一方の主表面を酸窒化させる工程とを同時に行なう、半導体装置の製造方法。
【請求項６】
前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記珪素酸化膜を窒化させる工程を同時に行なう、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記炭化珪素エピタキシャル層を加熱処理させる、請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記加熱処理における加熱温度は、１０００℃以上１３００℃以下である、請求項４または８に記載の半導体装置の製造方法。
【請求項１０】
前記窒素酸化物とは一酸化窒素または一酸化二窒素である、請求項４、８または９に記載の半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体装置の製造方法を用いて製造された、半導体装置。
【請求項１】
炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入させた前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記酸化膜が存在する状態で、前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法。
【請求項２】
前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記酸化膜および前記珪素酸化膜を窒化させる工程を同時に行なう、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素薄膜を酸化させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記酸化膜が形成された前記炭化珪素エピタキシャル層を加熱処理させる、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入された前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備えており、
前記珪素薄膜を酸化させる工程と、前記一方の主表面を酸窒化させる工程とを同時に行なう、半導体装置の製造方法。
【請求項６】
前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記珪素酸化膜を窒化させる工程を同時に行なう、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記炭化珪素エピタキシャル層を加熱処理させる、請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記加熱処理における加熱温度は、１０００℃以上１３００℃以下である、請求項４または８に記載の半導体装置の製造方法。
【請求項１０】
前記窒素酸化物とは一酸化窒素または一酸化二窒素である、請求項４、８または９に記載の半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体装置の製造方法を用いて製造された、半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−６７９１７（Ｐ２０１０−６７９１７Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００８−２３５２４６（Ｐ２００８−２３５２４６）
【出願日】平成２０年９月１２日（２００８．９．１２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２０年９月１２日（２００８．９．１２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]