【課題】 エレベーテッドソースドレイン構造を備えたＭＯＳＦＥＴのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、前記ゲート電極及び前記凹部の底面及び側面に形成された第１のゲート側壁絶縁膜と、前記第１のゲート側壁絶縁膜上に形成された第２のゲート側壁絶縁膜とを備えた半導体装置を提供する。 （もっと読む）

【課題】素子間における特性のミスマッチが少ない半導体装置を提供する。
【解決手段】基板１の上に形成した絶縁膜２の上に、平均粒径が０．０２μｍ以上０．３５μｍ以下であるシリコン結晶粒１０を有するポリシリコン層３を形成した。不純物をイオン注入にてポリシリコン層３に導入した後に、熱処理することによりＩＰＯ酸化を行い、ポリシリコン層３の表面にＩＰＯ酸化膜４を形成し、さらにＩＰＯ酸化膜４の上に第二のポリシリコン層を形成した。そして、レジストマスクパターンによりエッチングして、ポリシリコン層３の一部で、ＭＯＳトランジスタ７のゲート電極７ａ及び容量素子８の下部電極８ａを構成した。 （もっと読む）

【課題】欠陥が誘起され難く、水素や水分に対する耐性が強い金属酸化物をゲート絶縁膜として用いたＭＩＳ型電界効果トランジスタの製造方法を提供する。
【解決手段】ＭＩＳ型電界効果トランジスタの製造方法は、シリコン基板上に金属酸化物膜を形成する工程と、金属酸化物膜上にゲート電極を形成する工程と、前記金属酸化物膜にフッ素を導入する工程とを有し、金属酸化物膜としてＨｆの酸化物、Ａｌの酸化物を用いる。例えば、金属酸化物膜へのフッ素の導入は、シリコン基板上へ金属酸化物膜を形成する前にシリコン基板にフッ素またはフッ素を含むイオンを導入し、金属酸化物膜を形成した後にシリコン基板を熱処理してシリコン基板から金属酸化物膜へフッ素を拡散させることにより行う。 （もっと読む）

【課題】ｐ，ｎの両方の仕事関数を達成可能なＷ系薄膜の成膜方法、およびそれを用いたゲート電極の形成方法を提供すること。
【解決手段】処理室内に基板を配置し、前記処理室にＷ（ＣＯ）_６ガスを導入してＷを堆積する工程と、前記処理室にＳｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程とを交互に繰り返してＷＳｉ膜を成膜し、その際に、Ｗ（ＣＯ）_６ガスの供給とＳｉ含有ガスの供給との間に前記処理室をパージする工程を介在させる。 （もっと読む）

【課題】ＭＯＳトランジスタを備える半導体素子及びその製造方法を提供する。
【解決手段】第１導電型の第１チャンネルが形成される第１ＭＯＳトランジスタ、及び第１導電型とは異なる第２導電型の第２チャンネルが形成される第２ＭＯＳトランジスタを有するＣＭＯＳトランジスタを備える半導体素子において、第１ＭＯＳトランジスタは、第１ゲート絶縁膜、及び第１ゲート絶縁膜上に形成され、第１金属と第２金属との合金からなる第１金属合金層を備える第１ゲート電極を備える半導体素子である。 （もっと読む）

【課題】 ポリメタルゲート構造及びデュアルゲート構造のゲート電極を有する半導体装置において、ポリシリコン層中の不純物の相互拡散を防止すると共に、Ｎ型ポリメタルゲート電極とＰ型ポリメタルゲート電極の抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。
【解決手段】 Ｐ型ポリメタルゲート電極１０ｐが、Ｐ型ポリシリコン層１０４ｐと、Ｐ型ポリシリコン層１０４ｐ上に不連続に配置された複数のタングステンシリサイド（ＷＳｉ_２）粒子１０５ｇからなるＷＳｉ_２層１０５と、ＷＳｉ_２層１０５の不連続部分に露出したＰ型シリコン層１０４ｐ上及びＷＳｉ_２層１０５（ＷＳｉ_２粒子１０５ｇ）表面に連続的に形成されたシリコン膜１０６と、窒化タングステン（ＷＮ）層１０７と、タングステン（Ｗ）層１０８とを備えて構成される。 （もっと読む）

【課題】 窒素を含むゲート絶縁膜上に硼素を含むゲート電極を備えており、信頼性が高くかつ安定した特性を有する半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置１００は、半導体基板１０と、半導体基板上に設けられた絶縁膜２０と、絶縁膜上に設けられ、硼素および半導体材料を含む電極３０と、５属の元素または炭素のいずれか、もしくは、５属の元素または炭素のうち２種以上の元素の組合せが前記絶縁膜と前記電極との界面部分４０に導入されている。 （もっと読む）

【課題】 インパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることのできる半導体装置の製造方法を提供する。
【解決手段】 CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置において、閾値調節のための不純物がイオン注入される領域を制限することで、ゲート電極直下おけるドレイン側の半導体基板表面近傍を低不純物濃度層とする。 （もっと読む）

【課題】 半導体装置の製造方法に関し、閾値電圧のシフトが少ないフルシリサイドゲート電極をもつ半導体装置を容易に実現できるようにする。
【解決手段】 基板１上に絶縁膜２ａ、２ｂ及び第１のポリシリコン層３ａ、３ｂをこの順に積層して形成する工程と、イオン注入法を適用することに依って第１のポリシリコン層３ａ、３ｂ中に不純物を導入する工程と、第１のポリシリコン層３ａ、３ｂ上に第２のポリシリコン層１１ａ、１１ｂを形成する工程と、第２のポリシリコン層１１ａ、１１ｂの表面側から第１のポリシリコン層３ａ、３ｂと絶縁膜２ａ、２ｂとの界面側に至るまで全てをシリサイド化してフルシリサイドのゲート電極を形成する。 （もっと読む）

【課題】ＣＭＯＳ半導体装置において、ｐチャネルＭＯＳトランジスタの動作速度を向上させる。
【解決手段】第１の素子領域と第２の素子領域とを含む基板と、前記第１の素子領域上に第１のゲート絶縁膜を介して形成されたｎ型半導体材料よりなる第１のゲート電極と、前記第１の素子領域中、前記第１のゲート電極の両側に形成された一対のｎ型拡散領域と、前記第２の素子領域上に第２のゲート絶縁膜を介して形成されたｐ型半導体材料よりなる第２のゲート電極と、前記第２の素子領域中、前記第２のゲート電極の両側に形成された一対のｐ型拡散領域とよりなるＣＭＯＳ半導体装置において、前記第２の素子領域は、前記第１の素子領域のホール移動度よりも大きなホール移動度を有する。 （もっと読む）

上に重なる第１の金属酸化物層（１６，４６）を有する半導体基板（１２，４２）、第１の金属と窒素または炭素のうちの一方とを有する上に重なる中間層（１８，４８）、および上に重なる第２の金属酸化物層（２０，５０）を有するデバイス構造（１０，４０）、ならびにそのデバイス構造を形成する方法に関する。次いで、中間層（１８，４８）に酸素が提供される。酸素は導体層から誘電体層（１９，５３）へと中間層（１８，４８）を変化させる効果を有する。次いで、例えば、ゲート（２４，５８）および２つの電流電極（２９，３０，６２，６４）を形成することによって、最終デバイスが形成され得る。
（もっと読む）

【課題】 シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。
【解決手段】 第１導電型の半導体領域８１上に形成された第２導電型の半導体領域８７上に第１のシリサイド膜８９を形成する工程と、第１のシリサイド膜上に（Ｓｉ−Ｈ）基を含むシリコン化合物膜９０を塗布によって形成する工程と、熱処理により第１のシリサイド膜に含まれる金属とシリコン化合物膜に含まれるシリコンとを反応させて第２のシリサイド膜９１を形成する工程とを備える。 （もっと読む）

【課題】シリコン酸化膜中に導入する窒素の窒素濃度及び偏析位置を制御する工程を有する半導体装置の製造方法を提供する。
【解決手段】半導体装置１８の製造方法は、基板１０上にシリコン酸化膜１２を形成するシリコン酸化膜形成工程１と、シリコン酸化膜１２上にシリコン膜１４を形成する工程（シリコン膜形成工程２）と、シリコン膜１２が最表面に形成された基板１０に対して熱窒化処理を行うことにより、シリコン酸化膜１２中に窒素を導入する工程（熱窒化処理工程３）とを有する。 （もっと読む）

制御された仕事関数を備えるメタルゲート（３０）を有する半導体構造を形成する方法である。この方法は、チャネルによって分離された活性領域（１２）を備えた基板およびチャネル上および絶縁層（２０）内の一時的ゲート（１６）を有するプレカーサを形成するステップを含んでいる。この一時的ゲート（１６）を除去して、絶縁層（２０）中に底面およびサイドウォールを備える凹部（２２）を形成する。非シリコン金属を含んでいるメタル層（２６）を、この凹部（２２）にたい積する。このメタル層（２６）中にシリコンを導入し、メタル層（２６）上にメタルをたい積する。シリコンの導入は、熱的シラン処理により行われる。この熱的シラン処理は、メタル層（２６）をたい積する前、後、またはその前後に実行される。メタル層（２６）中に導入するシリコンの量によって、形成されるメタルゲート（３０）の仕事関数を制御する。
（もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

【課題】 ゲート電極の高さが低くなっても、ゲート電極とソース・ドレイン領域間の短絡の防止を図ることができるように改良された半導体装置の製造方法を提供することを主要な目的とする。
【解決手段】 半導体基板１の上に、ゲート絶縁膜３を介在させて、その上面に第１の絶縁層５が形成されたゲート電極１０を形成する。ゲート電極１０の側壁および第１の絶縁層５の上面を被覆するように、半導体基板１の上に第２の絶縁層７を形成する。第２の絶縁層７をエッチングバックし、ゲート電極１０の側壁にサイドウォールスペーサ１１を形成するとともに、素子領域の表面を露出させる。第１の絶縁層５をゲート電極１０の上面から除去する。ゲート電極１０の上面およびソース・ドレイン領域１ｂの表面を被覆するように、半導体基板１の表面に高融点金属膜８を形成し、その後アニールし、ゲート電極１０の上面およびソース・ドレイン領域１ｂの表面をシリサイド化し、シリサイド化層９を形成する。 （もっと読む）

【課題】半導体基板と半導体基板上に形成されたドープされた導電膜を含む半導体素子を提供する。
【解決手段】拡散バリヤ膜がドープされた導電膜上に形成される。拡散バリヤ膜は、非晶質半導体物質を含む。オーミックコンタクト膜が拡散バリヤ膜上に形成される。金属バリヤ膜がオーミックコンタクト膜上に形成される。金属膜が金属バリヤ膜上に形成される。これにより、界面抵抗を所望の範囲内に維持できながら、オーミックコンタクト膜下部の導電体にドープされた不純物が外部に拡散することを効果的に防止できて、多層構造を採用した半導体素子の反転キャパシタンス特性などを向上させることができる。 （もっと読む）

本発明は、ゲート絶縁膜上に形成されると共にゲート物質から形成されるゲート電極及び半導体基板を有するMIS型半導体デバイスを提供する。ゲート電極は、基板に向かう方向に向けられる第一の側部及び前記基板から離れる方向に向けられる第二の測部を有し、前記活性化された結晶ゲート物質の第一の層は、10¹⁹イオン/cm³又はそれより高いドーピングレベルを有する活性化された結晶ゲート物質の第一の層と、前記活性化された結晶ゲート物質の第一の層の前記第二の側部におけるゲート物質の第二の層とを有する。本発明は、このようなデバイスを製造する方法も提供する。
（もっと読む）

【課題】高誘電率材料からなるゲート絶縁膜であっても、しきい値電圧がシフトすることがない半導体装置及びその製造方法を提供する
【解決手段】シリコン基板１０とＨｉｇｈ−ｋゲート絶縁膜１８との間にシリコン窒化膜１６からなる透過防止膜を挿入してＨｉｇｈ−ｋゲート絶縁膜１８から酸素が欠損するのを防止すると共に、ゲート電極層２０の成膜後に酸素アニールを行って酸素を補うようにする。透過防止膜であるシリコン窒化膜１６はシリコン酸窒化膜１７となるが膜厚が変化せず、トランジスタの性能を低下させることなく、Ｈｉｇｈ−ｋゲート絶縁膜１８の酸素欠損による特性劣化を防止する。 （もっと読む）

大きい仕事関数を持つｐ−ＭＯＳ素子（１０）の金属電極を形成する方法が提供される。一の実施形態では、金属電極（１３）を形成する方法が提供され、本方法は、露出表面を持つ高ｋ誘電体積層構造（１２）を形成する工程と、高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｘ，ＲｅＯ_ｘ，ＭｏＯ_ｘ，ＷＯ_ｘ，ＶＯ_ｘ，及びＰｄＯ_ｘから成るグループから選択される金属酸化物の蒸気に接触させる工程と、そして誘電体積層構造（１２）の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させる工程と、を含み、このようにして、誘電体積層構造（１２）の露出表面を、金属酸化物の蒸気に、かつ添加物の蒸気に接触させることにより電極（１３）を形成し、そして添加物は約１原子量％〜約５０原子量％だけ電極（１３）に含まれる。
（もっと読む）