半導体デバイス用のアルミニウムがドープされた金属（タンタル又はチタン）炭窒化物ゲート電極の作製方法が記載されている。当該方法は、上に誘電層を有する基板を供する工程、及びプラズマが存在しない状態で前記誘電層上に前記ゲート電極を作製する工程を有する。前記ゲート電極は、金属炭窒化物を堆積する堆積工程、及び前記金属炭窒化物上にアルミニウム前駆体の原子層を吸着させる吸着工程によって作製される。前記堆積工程及び前記吸着工程は、前記アルミニウムがドープされた金属炭窒化物ゲート電極が所望の厚さを有するまで、必要な回数だけ繰り返されて良い。
（もっと読む）

【課題】Ｈｆ及びＺｒの少なくともいずれかを含むゲート絶縁膜の膜質を安定させることができる半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体層と、半導体層の上に設けられ、Ｈｆ及びＺｒの少なくともいずれかを含むゲート絶縁膜と、ゲート絶縁膜の上に設けられ、Ｈｆ及びＺｒの少なくともいずれかを含む炭窒化物を含むゲート電極と、を備えている。 （もっと読む）

【課題】 ドーパントの活性化率の高いシリコンゲルマニウム膜を成膜するにあたり、シリコンゲルマニウム膜のマイグレーションを抑えること。
【解決手段】 反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にシリコンゲルマニウム膜を成膜する工程（Ｐ４）と、次いで反応容器内に水素ガスを供給してシリコンゲルマニウム膜をアニールする工程（Ｐ５）と、その後、反応容器内を真空排気し続いてパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程（Ｐ６）と、しかる後に基板を反応容器内から搬出する工程（Ｐ７）と、を含む。 （もっと読む）

【課題】動作速度の向上を実現し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０に形成されたチャネル領域４４上にゲート絶縁膜１８を介して形成されたゲート電極２０ｂと、ゲート電極の側壁部分に形成されたサイドウォール絶縁膜２６と、ゲート電極の両側の半導体基板内に形成されたソース／ドレイン拡散層３８と、ソース／ドレイン拡散層に埋め込まれ、半導体基板と格子定数が異なる半導体層５２とを有し、半導体層は、半導体基板のうちのサイドウォール絶縁膜の下方領域に食い込むように形成された第１の突出部５４と、半導体基板のうちのサイドウォール絶縁膜の直下の部分に食い込むように形成された第２の突出部５６とを有している。 （もっと読む）

【課題】ゲート電極中のシリコン混晶層の形成を制御することにより、キャップ膜の形成を不要とし、シリサイド層を精度良く形成する。
【解決手段】第１導電型の半導体領域１０ｘ上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、第２導電型のポリシリコン膜２８Ａとポリシリコン膜２８Ａ上に形成された炭素を含む第１のシリコン混晶層２５とを有するゲート電極２５Ａと、第１のシリコン混晶層２５上に形成された第１のシリサイド層２９と、半導体領域１０ｘにおけるゲート電極２５Ａの側方下の領域に形成された第２導電型の不純物拡散領域２４と、不純物拡散領域２４の上部領域に形成された炭素を含む第２のシリコン混晶層２６と、第２のシリコン混晶層２６上に形成された第２のシリサイド層３０とを備えている。 （もっと読む）

【課題】ゲート電極を形成する際に、ゲート絶縁膜に金属原子が注入されることを抑制し、ゲートリーク電流の増加や閾値電圧の不安定化等を防止する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の製造方法である。半導体基板１１上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２上に金属原子を複数個含むクラスタのイオン１３を堆積させ、ゲート電極１４の少なくとも最下層を形成する。 （もっと読む）

【課題】トランジスタ特性を長期安定化して使用することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１上にゲート絶縁膜２を形成する工程と、前記ゲート絶縁膜２上にアモルファスシリコン膜３を形成する工程と、前記アモルファスシリコン膜３に不純物イオン４をイオン注入する工程と、前記アモルファスシリコン膜３を加工することにより、前記ゲート絶縁膜２上にゲート電極３ａを形成する工程と、を具備することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ゲート酸化膜のフラットバンド電圧のマイナス側へのシフトを抑制した半導体装置の製造方法を提供する。
【解決手段】第１導電型のシリコンカーバイド基板２０を準備する工程と、シリコンカーバイド基板に、成膜温度を第１温度として水蒸気及び酸素を含有する雰囲気下で成膜して第１酸化膜３２を形成する工程と、第１酸化膜上に、乾燥酸素を含有する雰囲気下で第１温度よりも低温である第２温度で熱処理を行って第２酸化膜３４を形成して、第１酸化膜及び第２酸化膜により構成されるゲート酸化膜３０を完成させる工程と、ゲート酸化膜上に、ポリシリコンのゲート電極４０を形成する工程とを具える。 （もっと読む）

【課題】Ｈｆ−Ｏ系絶縁膜上に、ＴａＣ_ｘ膜を用いたメタルゲート電極を備えたＭＩＳトランジスタの実効仕事関数を制御する。
【解決手段】ＳＯＩ基板１のシリコン層１ｃ側よりゲート絶縁膜２を形成する。次いで、ゲート絶縁膜２上に室温スパッタ法によってＴａＣ_ｘ膜を堆積し、このＴａＣ_ｘ膜から構成されるメタルゲート電極３を形成する。次いで、メタルゲート電極３上にアモルファス状態のシリコン膜を形成した後、メタルゲート電極３に熱処理を施す。次いで、前記シリコン膜を除去した後、メタルゲート電極３に酸素を添加する。 （もっと読む）

【課題】複数の半導体素子がそれぞれ所望の特性を有し、かつ信頼性の高い半導体装置およびその半導体装置を容易に製造することのできる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜６の上面上に、全面的に、３〜３０ｎｍの厚みのゲート電極用金属膜Ｍを形成する。次に、ゲート電極用金属膜Ｍの上面のうちでｎＦＥＴ領域Ｒｎ内に属する部分にのみ、全面的に、ゲート電極用金属膜Ｍとは異種材料の、１０ｎｍ以下の厚みのｎ側キャップ層８Ａを形成する。その上で、熱処理を行って、ｎ側キャップ層８Ａを、その直下のゲート電極用金属膜Ｍ内に拡散・反応させて、ｎＦＥＴ領域Ｒｎ内にｎ側ゲート電極用金属膜ＭＡを形成する。それ以降は、ポリＳｉ層を堆積した上で、ゲート電極加工を施す。 （もっと読む）

【課題】 ゲート絶縁膜にＨｆを含むＭＯＳトランジスタの特性のばらつきを抑制するために、Ｈｆ密度の面内ばらつきを少なくすることが必要である。
【解決手段】 半導体基板上に、熱酸化により酸化シリコンまたは酸窒化シリコンを含む絶縁膜(40)を形成する。絶縁膜の上にＨｆを含むガス(45)を供給して、絶縁膜の上にＨｆ原子(41)を堆積させる。Ｈｆ原子が堆積している絶縁膜を、酸素雰囲気中(46)で熱処理する。酸素雰囲気中で熱処理した後、絶縁膜の上に、ゲート電極(50P,50N)を形成する。ゲート電極の両側に、ソース領域及びドレイン領域(52P,52N)を形成する。 （もっと読む）

適切な仕事関数の材料のゲート電極を有する半導体デバイスの製造方法を開示する。この方法は、所定数の活性領域（１１０，１２０）および該活性領域（１１０，１２０）を被覆する誘電体層（１３０）を含む基板（１００）を提供する工程と、前記誘電体層上に積層体（１４０，１５０，１６０）を形成する工程を有する。積層体の形成は、前記誘電体層（１３０）上に、第１の厚さ、例えば１０ｎｍ未満を有する第１の金属層（１４０）を析出させる工程と、該第１の金属層（１４０）上に、第２の厚さを有する第２の金属層（１５０）を析出させる工程であり、前記第２の厚さが前記第１の厚さより厚い工程と、前記第２の金属層（１５０）にドーパント（１５２，１５４）を導入する工程と、前記デバイスを温度上昇下にさらし、前記ドーパント（１５２，１５４）の少なくとも一部を、前記第２の金属層（１５０）から前記第１の金属層（１４０）と前記第２の金属層（１５０）との界面を越えて、移動させる工程と、前記積層体を所定数のゲート電極（１７０）にパターニングする工程と、を有する。この方法によれば、ゲート電極は、誘電体層（１３０）の近くにドーパントプロファイルを有するように形成されるため、ゲート誘電体がドーパントの侵入により劣化することなく、ゲート電極の仕事関数を最適化することができる。
（もっと読む）

【課題】 半導体装置及びその製造方法に関し、高誘電率ゲート絶縁膜／多結晶シリコン界面におけるダイマーの発生を既存の製造工程になじみやすい工程により抑制して、フェルミレベルピンニングを除去する。
【解決手段】 半導体基板上方に形成されたＨｆ、Ｚｒ或いはＡｌの少なくとも一つと酸素とを含むゲート絶縁膜とシリコンを含むゲート電極との間に、炭素を含むキャップ層を設ける。 （もっと読む）

【課題】高誘電率膜をゲート絶縁膜として用い、ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴのそれぞれに要求されるしきい値電圧を容易に実現できる相補型ＭＩＳＦＥＴおよびその製造技術を提供する。
【解決手段】ｎ型ウエル３およびｐ型ウエル４のそれぞれの表面に清浄な酸化シリコン膜５を形成した後、酸化シリコン膜５上に２Ａ族元素の酸化物、３Ａ族元素の酸化物、３Ｂ族元素の酸化物、４Ａ族元素の酸化物、および５Ａ族元素の酸化物等からなる酸素欠損調整層６と、高誘電率膜８と、水素に対する還元触媒効果を有する導電性膜１２とを順次堆積し、Ｈ_２を含む雰囲気中にて基板１に対して熱処理を施すことで酸素欠損調整層６と酸化シリコン膜５との間にダイポールを形成する。その後、導電性膜１２、高誘電率膜８、酸素欠損調整層６および酸化シリコン膜５等をパターニングしてゲート電極およびゲート絶縁膜を形成する。 （もっと読む）

【課題】基板がシリコン基板の場合に全体的にシリサイド化されるゲート（即ち、金属シリサイドから形成されるゲート）を得ることが可能な技術を提供する。
【解決手段】金属材料及び半導体材料からなる化合物から形成される領域１６が、基板の表面の所定の部分にわたって３ｎｍ乃至５ｎｍの厚さを有するゲルマニウム酸化物層を予め形成するとともに、表面１ａの残りの部分にシリコン酸化物層１２を予め形成することによって、半導体材料から形成される基板１に選択的に製作される。酸化物層上には金属層１４が堆積される。金属材料は、その酸化物がゲルマニウム酸化物よりも熱力学的に安定し且つシリコン酸化物よりも熱力学的に安定しないように選択される。その後、熱アニーリングが行われることにより、前記金属材料によるゲルマニウム酸化物の還元が得られた後、基板１の表面１ａの前記部分の高さで化合物が形成される。その後、金属層１４が除去される。 （もっと読む）

【課題】フェルミレベルのピンニングの効果が、ポリシリコン（Ｐｏｌｙ−Ｓｉ）／金属酸化物の界面で高い閾値電圧を招かないＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）を含む半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイスは、第１ＭＯＳＦＥＴトランジスタを含む。トランジスタは、基板、基板上の第１ｈｉｇｈ−ｋ誘電体層１、第１ｈｉｇｈ−ｋ誘電体層１上の第１誘電体キャップ層２、および第１誘電体キャップ層２上の、第１ドーピングレベルで第１導電型の半導体材料３からなる第１ゲート電極とを含む。第１誘電体キャップ層２は、スカンジウムを含む。 （もっと読む）

【課題】 ソース／ドレイン領域にシリコン層を成長する半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上にゲート絶縁層，ポリシリコン層の積層を形成する工程と、前記ポリシリコン層の表面に第１の加速エネルギでｐ型不純物を高濃度にドープする工程と、前記ポリシリコン層，ゲート絶縁層をパターニングし，ゲート電極を形成すると共に，その両側に基板シリコン表面を露出する工程と，前記露出した基板シリコン表面に前記第１の加速エネルギより高い第２の加速エネルギでｐ型不純物を深くイオン注入する工程と、シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を有する。 （もっと読む）

【課題】基板とゲート絶縁膜との界面近傍における窒素濃度を必要以上に高くすることなく、ゲート絶縁膜中の窒素濃度を高める。
【解決手段】電界効果トランジスタのゲート絶縁膜は、半導体基板に近い第１領域と、第１領域よりもゲート電極に近い第２領域とで窒素濃度のピークが異なっており、第１領域における窒素濃度のピークは、２．５atomic％〜１０atomic％であり、第２領域における窒素濃度のピークは、第１領域における窒素濃度のピークよりも高い。 （もっと読む）

【課題】微細ＭＯＳＦＥＴのゲート絶縁膜に高誘電率膜を用いた場合でも、使い易いゲート閾値電圧をもった半導体装置（特に、ＰチャネルＭＯＳＦＥＴ）とその製造方法を実現する。
【解決手段】ゲート電極／アルミニウムを含みシリコン酸化膜より大きな比誘電率をもった高誘電率絶縁膜／シリコン酸化膜／シリコン基板とし、熱処理によってシリコン酸化膜、あるいはシリコン酸化膜とシリコン基板との界面にアルミニウム原子あるいはアルミニウムイオンを拡散させた拡散層を設ける。高誘電率絶縁膜としては、比率が２：８から８：２の酸化ハフニウムと酸化アルミニウムの積層膜あるいは混合膜とし、熱処理は、５００から１０００℃で、１から１００秒程度の熱処理とする。 （もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）