【課題】導電膜を有する半導体装置は、導電膜の内部応力の影響を受ける。内部応力について検討する。
【解決手段】絶縁表面上に設けられたｎチャネル型ＴＦＴを有する半導体装置は、半導体膜が引っ張り応力を受けるように、導電膜、例えばゲート電極に不純物元素が導入され、絶縁表面上に設けられたｐチャネル型ＴＦＴを有する半導体装置は、半導体膜が圧縮応力を受けるように、導電膜、例えばゲート電極に不純物が導入されている。 （もっと読む）

【課題】ゲート電極が金属窒化膜により構成されるＭＯＳＦＥＴにおいて、電流駆動能力の向上を図る。
【解決手段】基板１０に、素子形成領域２０を分離する素子分離領域５０を設ける。次に素子形成領域２０上にゲート絶縁膜１００を形成する。その後ゲート絶縁膜１００上に金属窒化膜により構成される下部ゲート電極膜２００を形成する。さらに下部ゲート電極膜２００を熱処理する。そして下部ゲート電極膜２００上に上部ゲート電極膜２２０を形成する。 （もっと読む）

【課題】ゲート電極への水素の拡散を防止することにより、ゲート絶縁膜の劣化を抑制し、信頼性の高い半導体装置を提供すること。
【解決手段】半導体装置は、ポリシリコンを含むゲート電極と、ゲート電極の少なくとも上面を覆い、水素を貯蔵する機能を有する水素貯蔵層と、を備える。好ましくは、バリア層は、組成式Ｓｉ_ｘＮ_ｙＯ_Ｚの酸窒化膜を含有し、ｘ：ｙ：ｚ＝１：１：０．１〜０．７である。 （もっと読む）

【課題】ゲート電極に注入された不純物に起因するゲートリークを低減させる。
【解決手段】ゲート電極１４が形成されたアクティブ領域による被覆率が５０％以上かつその面積が０．０２ｍｍ^２以上の領域において、多結晶シリコン膜１４´に炭素１５を導入してから、多結晶シリコン膜１４´にリン１６を導入し、多結晶シリコン膜１４´をパターニングすることにより、ゲート絶縁膜１３上にゲート電極１４を形成する。 （もっと読む）

【課題】ゲート電極を形成してからチャネル形成用半導体部を形成する方法において、結晶品質の良い単結晶Ｓｉを用いて良質なゲート絶縁膜を形成した縦型半導体装置を提供する。
【解決手段】単結晶半導体基板に少なくとも第１絶縁層を有する積層体を形成する工程Ｓ１と、前記積層体に、前記単結晶半導体基板が露出する孔を形成する工程Ｓ２と、前記孔の底面に露出している前記単結晶半導体基板を種結晶領域とすることにより、前記第１絶縁層の上にゲート電極となる単結晶半導体部を形成する工程Ｓ３と、前記孔内に埋められた前記単結晶半導体部を除去することで、前記孔の底面に前記単結晶半導体基板を再び露出させる工程Ｓ４と、前記単結晶半導体部の前記孔の側面に露出している部分にゲート絶縁膜を形成する工程Ｓ５と、前記孔にチャネル形成用半導体部を形成する工程Ｓ６と、を有する半導体装置の製造方法。 （もっと読む）

【課題】 半導体装置に関し、ソース・ドレイン領域を実効的に埋込Ｓｉ混晶層で構成する際の電気的特性を向上する
【解決手段】 一導電型シリコン基体と、一導電型シリコン基体上に設けたゲート絶縁膜と、ゲート絶縁膜の上に設けたゲート電極とゲート電極の両側の一導電型シリコン基体に設けた逆導電型エクステンション領域と、逆導電型エクステンション領域に接するとともに、一導電型シリコン基体に形成された凹部に埋め込まれた逆導電型Ｓｉ混晶層とを備えた半導体装置であって、逆導電型Ｓｉ混晶層が、第１不純物濃度Ｓｉ混晶層／第２不純物濃度Ｓｉ混晶層／第３不純物濃度Ｓｉ混晶層を有し、第２不純物濃度を第１不純物濃度及び第３不純物濃度よりも高くする。 （もっと読む）

【課題】ゲート電極として窒化チタン膜とシリコン膜の積層膜を用いたときに、窒化チタン膜が消失することを抑制する。
【解決手段】まず基板にゲート絶縁膜を形成する（ステップＳ１０）。次いで、第１の基板温度で成膜処理を行うことにより、ゲート絶縁膜上に結晶化した窒化チタン膜を形成する（ステップＳ２０）。次いで、第１の基板温度より低い第２の基板温度で成膜処理を行うことにより、窒化チタン膜上にシリコン膜を形成する（ステップＳ３０）。次いで、窒化チタン膜及びシリコン膜を選択的に除去することにより、ゲート絶縁膜上に位置するゲート電極を形成する（ステップＳ４０）。 （もっと読む）

【課題】素子の特性や信頼性を向上させることが可能な半導体装置およびその製造方法を提供する。
【解決手段】Ｈｆを含む高誘電率ゲート絶縁膜３上にゲート電極１３、１４を有する相補型電界効果型トランジスタにおいて、ゲート電極１３、１４の少なくともゲート絶縁膜３に接する部分は、Ｎｉ組成が４０％を超えない結晶化したＮｉシリサイドを主成分とし、ｐチャネル上のゲート電極１４に含まれるＮｉシリサイドとゲート絶縁膜３との界面にＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌの中の少なくともひとつの元素を含み、且つ、ｎチャネル上のゲート電極１３に含まれるＮｉシリサイドとゲート絶縁膜３との界面にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉの中の少なくともひとつの元素を含む半導体装置を提供する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を備えたＣＭＩＳＦＥＴの性能を向上させる。
【解決手段】高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ａ，４ｂ上にメタルゲート電極であるゲート電極ＧＥ１，ＧＥ２が形成され、ゲート電極ＧＥ１，ＧＥ２は、金属膜７ａ，７ｂ，７ｃの積層膜からなる金属膜７とその上のシリコン膜８との積層構造を有している。金属膜７の最下層の金属膜７ａは、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または窒化タングステン膜からなり、金属膜７ｂは、ハフニウム膜、ジルコニウム膜またはアルミニウム膜からなり、金属膜７ｃは、金属膜７ａと同種の材料からなる膜である。 （もっと読む）

【課題】高誘電率材料を含むゲート絶縁膜と、高融点金属等を含むゲート電極とを備え、消費電力の低減と高速動作化とが図られた半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、高誘電率膜を含む絶縁膜１０１ａを形成する工程（ａ）と、上面に酸化膜が形成され、高融点金属または高融点金属の化合物の少なくとも一方を含む第１の導電膜１０２ａを形成する工程（ｂ）と、酸化膜１０３ａを間に挟んで第１の導電膜１０２ａ上に、シリコンを含む第２の導電膜１０４ａを形成する工程（ｃ）と、第１の導電膜１０２ａおよび第２の導電膜１０４ａに対してイオン注入を行い、酸化膜１０３ａの構成材料を前記第２の導電膜１０４ａ中のシリコンと混合させてミキシング層１０３ｂを形成する工程（ｄ）と、熱処理を行ってミキシング層１０３ｂを導電層１０３ｃにする工程（ｅ）とを備える。 （もっと読む）

【課題】歪みの高いキャリア移動領域における寄生抵抗及びエネルギー障壁を小さくするための半導体装置を提供する。
【解決手段】半導体基板１上にゲート絶縁膜７を介して形成されたゲート電極１３ｂと、半導体基板１のうちゲート電極１３ｂの下方に形成されるチャネル領域６ｃと、チャネル領域６ｃの両側方に形成され、第１炭素濃度で炭素を含み、第１リン濃度でリンを含む第１の炭化シリコン層２３と、第１の炭化シリコン層２３上にチャネル領域６ｃに接合して形成され、第１リン濃度より多い第２リン濃度でリンを含み、第１炭素濃度以下の第２炭素濃度で炭素を含む第２の炭化シリコン層２４とを有する。 （もっと読む）

【課題】デュアルゲート不純物ドーピング方法及びこれを用いたデュアルゲート形成方法を提供する。
【解決手段】デュアルゲート不純物ドーピング方法は、第１領域及び第２領域を有する半導体基板上のゲート導電膜に第１導電型の不純物イオンをドープする段階であって、ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と、を含む。 （もっと読む）

【課題】耐電圧を高めて、大電流を安定して継続的に流すことができる電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１１の表面領域に形成されたソース１６ｓ及びドレイン１６ｄと、半導体活性層１１上にゲート酸化膜１２を介して形成されたゲート電極１３とを備える。電界効果トランジスタ１０は、ゲート電極１３とドレイン１６ｄとの間の半導体活性層１１内に形成された電界緩和層２０を有する。電界緩和層２０は、正の電荷が生じる第１の層２１と負の電荷が生じる第２の層２２とが、膜厚方向に交互に配置される積層構造を有する。 （もっと読む）

【課題】コスト増や大型化を招くことなく、耐圧特性に優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体層１３と、半導体層１３上のゲート電極１５、ソース電極１６ｓおよびドレイン領域１６ｄと、を備えたＭＯＳＦＥＴ１は、半導体層１３中であってこの半導体層１３の上面および下面それぞれから離間する中間領域に所定の導電性を備えたドーパント（例えばシリコン（Ｓｉ））を含む縦方向電界緩和領域１９を備えている。 （もっと読む）

【課題】素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＰチャネルＭＯＳトランジスタを備えた半導体装置を製造することを可能にする。
【解決手段】半導体領域２上にゲート絶縁膜５を形成するステップと、第１金属元素と、ＯＨ基、ＮＯ_ｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層６をゲート絶縁膜上に形成するステップと、酸素含有金属層上に第２金属元素を含むゲート電極膜７を形成するステップと、ゲート電極膜を形成した後、酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、を備えている。 （もっと読む）

【課題】高耐圧MOSFETを含む半導体装置において、プロセスフロー及び工程数を増やさずに、短チャネル効果を抑制した高耐圧MOSFETを製造する。
【解決手段】閾値電圧制御のために、チャネル形成領域に不純物のイオン注入をするとき、チャネル形成領域に、不純物導入する領域と不純物導入されない領域を設ける。上記不純物導入されない領域をうまくパターニングすることによって、ウェル領域とソース領域、及び、ウェル領域とドレイン領域それぞれの、境界近傍のチャネル形成領域における、ウェル領域と同じ導電型の不純物濃度を濃くし、逆短チャネル効果を誘起させることができる。上記の手段で誘起させた逆短チャネル効果と、短チャネル効果とを相殺させることによって、高耐圧MOSFETの短チャネル効果を抑制することができる。 （もっと読む）

【課題】 フィン型ＦＥＴデバイス及びこれの製造方法を提供する。
【解決手段】 半導体デバイスは、基板を準備しそして基板上に半導体含有層を形成することにより形成される。次いで、複数個の開口を有するマスクが、半導体含有層上に形成され、ここでマスクの複数個の開口のうち互いに隣接する開口は、最小構造寸法だけ離されている。その後、半導体含有層の第１部分にドーパントを導入するために、角度付けしたイオン注入が行われ、ここでドーパントがほぼ存在しない残りの部分がマスクの下側に存在する。サブリソグラフィック寸法のパターンを形成するために、半導体含有層のうちドーパントを含む第１部分がこの半導体層のうちドーパントをほぼ含まない残りの部分に対して選択的に除去され、そしてサブリソグラフィック寸法のフィン構造を生じるために、パターンが基板に転写される。 （もっと読む）

【課題】デュアルゲート電極構造のＭＯＳトランジスタにおいて、閾値電圧シフト及びばらつきを抑えることができる半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板上にＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタを備える半導体装置において、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタは、それぞれチャネル極性と同極のポリゲート電極を備えたデュアルゲート構造のＭＯＳトランジスタであって、デュアルゲート型ＭＯＳトランジスタのポリゲート電極が、ゲルマニウムからなる第１のポリゲート電極層と、ゲルマニウムとシリコンとが混在した第２のポリゲート電極層と、シリコンからなる第３のポリゲート電極層と、を順次備えた積層構造を有している。 （もっと読む）

【課題】ゲートのデプリーションの影響が最小にされた、半導体デバイスのゲート電極の製造方法が提案される。
【解決方法】この方法は、２つの堆積プロセスで構成され、第１工程では、薄い層を堆積し、イオン注入により激しくドーピングする。第２堆積は、ドーピングに関連するイオン注入により、ゲート電極を完成させる。この２つの堆積プロセスにより、ゲート電極／ゲート誘電体界面におけるドーピングを最大にする一方で、ホウ素がゲート誘電体に浸透するリスクを最小にすることができる。別の構成では、両ゲート電極層のパターン形成を含み、ドレイン延長部及びソース／ドレインの注入をゲートのドーピングの注入として使用する利点と、２つのパターンをずらし、非対称デバイスを生成するという選択肢がある。ドーパントを、誘電体層の中に含まれる注入層から半導体表面に拡散させることにより、浅い接合部を半導体基板に形成する方法が提供される。 （もっと読む）

【課題】熱的安定性がある一方、密着性が悪くならない程度の仕事関数を有する金属膜または金属化合物よりなる膜をゲート電極として使用した場合に、しきい値電圧を低く抑制できる半導体装置を提供する。
【解決手段】ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。一方、ｐ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上に、酸化アルミニウム膜よりなるしきい値調整膜７を形成する。そして、このしきい値調整膜７上に、ケイ窒化タンタル膜よりなるゲート電極１１を形成する。 （もっと読む）