半導体装置の製造方法
【課題】素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＰチャネルＭＯＳトランジスタを備えた半導体装置を製造することを可能にする。
【解決手段】半導体領域２上にゲート絶縁膜５を形成するステップと、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層６をゲート絶縁膜上に形成するステップと、酸素含有金属層上に第２金属元素を含むゲート電極膜７を形成するステップと、ゲート電極膜を形成した後、酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、を備えている。
【解決手段】半導体領域２上にゲート絶縁膜５を形成するステップと、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層６をゲート絶縁膜上に形成するステップと、酸素含有金属層上に第２金属元素を含むゲート電極膜７を形成するステップと、ゲート電極膜を形成した後、酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極の仕事関数が変調されたＰチャネルＭＯＳトランジスタを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ(Complementary Metal-Oxide-Semiconductor)トランジスタの高性能化は、これまで素子を微細化することで実現されてきた。しかし、素子の物理サイズの縮小による性能向上は限界を迎え、新材料の適用が不可避な状況にある。例えばゲート絶縁膜においては、ＺｒＯ２、ＨｆＯ２、ＨｆＺｒＯ、ＨｆＳｉＯＮといった、誘電率の高い絶縁膜の開発が進められている。
【０００３】
またゲート電極では、シリコンの空乏層による容量を減らすため、これまで用いられたボロン、燐、または砒素を添加した多結晶シリコン電極に代わって、金属電極の使用が検討されている。しかしながら、ボロン、燐、または砒素を添加した多結晶シリコン電極のような、Ｓｉの価電子帯および伝導帯と同程度の実効仕事関数を示し、かつ半導体素子の製造プロセスに適合可能な、高耐熱性を有する金属材料は知られていない。例えばＡｌやＴｉなどの真空仕事関数の小さな材料は一般に反応性が高く、また真空仕事関数の大きな貴金属(白金など)等は原子の拡散が生じやすい。このため、これら材料を電極としてゲート絶縁膜上に形成し、ソース／ドレイン領域の不純物活性化のための高温熱処理を施すと、金属原子がゲート絶縁膜に拡散し、ゲート絶縁膜の絶縁性の低下が生じ易い。
【０００４】
さらに、ボロン、燐、または砒素を添加した多結晶シリコン膜や、シリコンの価電子帯および伝導帯に近い実効仕事関数を有する金属膜を、ＨｆＯ２やＨｆＳｉＯＮといった高誘電率材料の絶縁膜上に形成して高温熱処理を施すと、実効仕事関数がＳｉのミッドギャップに近い値に変化することが知られている。このようにゲート電極の実効仕事関数がチャネルとなるシリコンの仕事関数から外れると、トランジスタのしきい値電圧が増加して素子性能が劣化する。
【０００５】
他方、酸素元素、窒素元素、ハロゲン元素は、金属元素に比べて電気陰性度が大きいため、金属を酸化、窒化、またはハロゲン化すると仕事関数が増加する。そこでイオン注入により、ＰＭＯＳトランジスタの金属膜からなるゲート電極のみに酸素や窒素、ハロゲンを導入する方法が提案されている（例えば、特許文献１）。但し金属膜からなるゲート電極の仕事関数は、ゲート絶縁膜との界面近傍の金属膜の組成で決定されるため、仕事関数を大きく増加させるためには、多量の酸素、窒素、またはハロゲンを、ゲート絶縁膜との界面近傍の金属膜に導入する必要がある。しかしイオン注入では、特定領域のみに元素を導入することはできない。すなわちゲート絶縁膜との界面近傍の金属膜に酸素、窒素、またはハロゲンをイオン注入で導入すると、ゲート絶縁膜や、ゲート絶縁膜との界面から離れた位置のゲート電極にも、ある程度の酸素イオン、窒素イオン、またはハロゲンイオンが導入され、イオン注入によるゲート絶縁膜の絶縁性が低下するという問題や、金属膜からなるゲート電極の抵抗が増加するという問題が生じる。
【０００６】
イオン注入以外の方法で、酸素が含有された金属ゲート電極を形成する方法として、スパッタリングで金属のゲート電極を堆積する際、スパッタリングガスに微量の酸素を添加する方法が知られている（例えば、特許文献２参照）。しかし、ＮＭＯＳトランジスタの金属ゲート電極としては仕事関数の小さな膜が必要とされる。従って、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタは共に、ゲート絶縁膜上に酸素が添加された金属膜を堆積した後、ＮＭＯＳトランジスタのゲート絶縁膜上の酸素が添加された金属膜のみ剥離し、酸素が添加されていない金属膜を再堆積するか、あるいはゲート絶縁膜上に酸素が添加されていない金属膜を形成した後、ＰＭＯＳトランジスタゲート絶縁膜上の金属膜を剥離し、酸素が添加された金属膜の再堆積を行う必要がある。
【０００７】
しかしながら、金属膜の材料によっては、ゲート絶縁膜に対して選択的に剥離することが困難である。例えば、高耐熱性を示す材料として知られているＴａＣｘ膜は、弗化水素を含む溶液によるウェット処理や、塩素系ガスのＲＩＥ(Reactive Ion Etching)で除去することが可能であるが、これらのウェット処理、ＲＩＥを行うと、ゲート絶縁膜（ＳｉＯ２膜、ＨｆＯ２膜、ＨｆＳｉＯＮ膜等）もエッチングされるという問題が起きる。
【０００８】
他方、金属のゲート電極として広く検討されているＴｉＮ膜は、酸化性の高い溶液（例えば過酸化水素水など）を用いたウェット処理により、ゲート絶縁膜をあまりエッチングすることなく剥離することができる。しかしゲート絶縁膜上への金属膜の堆積は、スパッタリング成膜ではイオン照射による損傷や、金属膜を構成する元素の拡散、ＣＶＤ成膜では供給ガスに含まれる不純物（塩素など）の拡散などによる絶縁膜の膜質劣化が生じやすく、金属膜の形成を複数回行うと、ゲート絶縁膜の膜質の低下が一層進行するという問題が生じる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２７３３５０号公報
【特許文献２】特開２００７−１７３４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このように、金属膜をゲート電極として有するＭＯＳトランジスタでは、金属のゲート電極の仕事関数と、チャネルとなるシリコンの仕事関数とが乖離し、しきい値電圧が増加しやすい問題があり、この問題を解消するために、従来は様々の工夫がなされたが、素子特性が劣化するという問題があった。
【００１１】
本発明は、上記事情を考慮してなされたものであって、素子特性を劣化させることなく、しきい値電圧の低い、金属ゲート電極を有するＭＯＳトランジスタを備えた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の態様による半導体装置の製造方法は、半導体領域上にゲート絶縁膜を形成するステップと、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を前記ゲート絶縁膜上に形成するステップと、前記酸素含有金属層上に第２金属元素を含むゲート電極膜を形成するステップと、前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、を備えたことを特徴とする。
【００１３】
また、本発明の第２の態様による半導体装置の製造方法は、半導体基板に設けられたＮ型半導体領域およびＰ型半導体領域にゲート絶縁膜を形成するステップと、前記Ｎ型半導体領域の前記ゲート絶縁膜上にのみ、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を形成するステップと、前記Ｎ型半導体領域の前記酸素含有金属層上および前記Ｐ型半導体領域の前記ゲート絶縁膜上に第２金属元素を含むゲート電極膜を形成するステップと、前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＭＯＳトランジスタを備えて半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図２】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図３】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図４】第２実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図５】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図６】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図７】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図８】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図９】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１０】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１１】第５実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１２】第５実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【発明を実施するための形態】
【００１６】
以下に、本発明の各実施形態について図面を参照しながら説明する。なお各図は模式図であり、実際の半導体装置とは異なる箇所があるが、適宜変更して適用することができる。
【００１７】
なお、本発明の一実施形態においては、ＰＭＯＳトランジスタまたはＣＭＯＳトランジスタ について説明するが、ＰＭＯＳトランジスタまたはＣＭＯＳトランジスタが集積されたメモリ、ロジック回路、及びこれらチップ上に積載されたシステムＬＳＩについても適用可能である。
【００１８】
（概要および原理）
本発明の各実施形態を説明する前に、本発明の一実施形態による半導体装置の概要を説明する。
【００１９】
後述するように、本発明の一実施形態による半導体装置は、ＰＭＯＳトランジスタを備えた半導体装置であり、このＰＭＯＳトランジスタは、半導体基板のＮ型半導体領域に形成される。この半導体領域は、半導体基板の一部領域であってもよいし、半導体基板に形成されたウェル領域であってもよい。また、ＳＯＩ（Silicon On Insulator）基板のＳＯＩ層であってもよい。この半導体領域には、離間して形成されたソース／ドレイン領域となるＰ型不純物領域が形成され、このソース領域とドレイン領域との間のチャネル領域となる半導体領域上にゲート絶縁膜が形成される。このゲート絶縁膜は、チャネル領域上に形成された例えば酸化シリコンからなる界面層と、この界面層上に形成された例えばＨｆＳｉＯＮからなる高誘電体層との積層構造を有している。そして、このゲート絶縁膜上に金属のゲート電極が形成されている。
【００２０】
従来のＰＭＯＳトランジスタの製造方法は、界面層と、高誘電体層との積層構造を有するゲート絶縁膜を形成した後、ゲート絶縁膜の改質を目的として、窒素などの不活性ガス、もしくは微量の酸素が添加された不活性ガス雰囲気において、高温熱処理(ＰＤＡ(Post Deposition Anneal))を行い、その後、金属のゲート電極を形成するとともにゲート電極の側部に絶縁体からなるゲート側壁を形成し、それらをマスクとしてＢ(ボロン)のイオン注入と、活性化熱処理とを行い、ソース／ドレイン領域となるＰ型拡散領域を形成している。
【００２１】
これに対して、本発明の一実施形態によるＰＭＯＳトランジスタの製造方法では、界面層と、高誘電体層との積層構造を有するゲート絶縁膜を形成した後、ＰＤＡを行い、その後、高誘電体層上に、ＯＨ、ＮＯｘ（ｘ＝１、２）のうち少なくとも一つと、金属元素とを含有する酸素含有金属層を形成し、その後、金属のゲート電極の形成を行う。本発明の一実施形態においては、金属のゲート電極を形成した後に、熱処理を行う。すると、酸素含有金属層に熱分解反応、或いは脱水反応が生じ、Ｈ２Ｏ、ＮＯｘ（ｘ＝１、２）、またはＯ２などが酸素含有金属層から放出される。この反応によって、酸素含有金属層は酸化層に変化し、また放出されたＨ２Ｏ、ＮＯｘ（ｘ＝１、２）、またはＯ２と、金属のゲート電極とが反応し、ゲート電極とゲート絶縁膜との界面のゲート電極側に酸化金属層が形成される。その後、ゲート電極の側部に絶縁体からなるゲート側壁を形成し、ゲート電極およびゲート側壁をマスクとしてＢのイオン注入と、活性化熱処理とを行い、Ｐ型不純物領域からなるソース／ドレイン領域を形成してＰＭＯＳトランジスタを作製する。
【００２２】
本発明の一実施形態による製造方法で作製したＰＭＯＳトランジスタでは、金属のゲート電極とゲート絶縁膜との界面のゲート電極側に酸化金属層が形成されるため、従来の方法で製造したＰＭＯＳトランジスタに比べてゲート電極の仕事関数が大きく、トランジスタの閾値電圧が小さくなる。
【００２３】
次に、本発明の実施形態を説明する。
【００２４】
（第１実施形態）
本発明の第１実施形態によるＰＭＯＳトランジスタの製造方法について、図１（ａ）乃至図３を参照して説明する。
【００２５】
まず、図１（ａ）に示すように、半導体基板１に設けられたＮ型シリコンのウェル領域（半導体領域）２上に、主として酸化シリコンから成る界面層５ａと、ＨｆＳｉＯＮからなる高誘電体層５ｂとの積層構造を有するゲート絶縁膜５を形成する。続いて、半導体基板１を約１５０℃の温度にした後、ＨｆＳｉＯＮ層５ｂをＨｆＣｌ４ガスに曝露し、ＨｆＣｌ４の物理吸着や分解吸着を生じさせて、ＨｆＳｉＯＮ層５ｂの表面にＨｆＣｌｘ（ｘ＝１〜４）吸着層を形成する。さらに、１５０℃の温度下で、Ｈ２Ｏガスに曝露し、下記の反応
ＨｆＣｌｘ ＋ ｘＨ２Ｏ → Ｈｆ（ＯＨ）ｘ ＋ ｘＨＣｌ↑
を生じさせて、ＨｆＳｉＯＮ層５ｂの表面に約０．５ｎｍのＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６を形成する（図１（ｂ）参照）。
【００２６】
次に、図２（ａ）に示すように、Ｔｉ膜の堆積を行いＴｉ膜からなるゲート電極７を形成した後、Ｎ２中で３００℃、３０分間の熱処理を施す。このようにして作製したＰＭＯＳキャパシタのＣ−Ｖ特性の測定を行い、フラットバンド電圧の絶縁膜の膜厚依存性からＡｌ膜からなるゲート電極の実効仕事関数を算出する。すると、実効仕事関数として約４．８Ｖの値が得られる。このＰＭＯＳキャパシタの構造をＸＰＳ(X-ray Photoelectron Spectroscopy)や、ＨＲ−ＲＢＳ(High Resolution- Rutherford Backscattering Spectroscopy)で評価すると、Ｔｉのゲート電極７とＨｆＳｉＯＮ層５ｂとの間に、ＨｆＯｘ層（酸化ハフニウム層（酸化層））１０とＴｉＯｘ層（酸化金属層）１１との積層構造が形成されていることが確認される（図２（ｂ））。このＨｆＯｘ層１０とＴｉＯｘ層１１との積層構造は、熱処理の際にＨｆ（ＯＨ）ｘ層６が脱水反応を起こしてＨｆＯ２とＨ２Ｏとが生成、さらにＨ２ＯがＴｉと、下記の反応
Ｔｉ ＋ ｘＨ２Ｏ → ＴｉＯｘ ＋ ｘＨ２↑
をすることで生じたと考えられる。
【００２７】
これに対して、比較例として、ＨｆＣｌ４ガスおよびＨ２Ｏガスのそれぞれに関する曝露処理を行わずに、Ｔｉ膜の堆積を行ったＰＭＯＳキャパシタを作成する。すなわち、この比較例のＰＭＯＳキャパシタは、本実施形態のＰＭＯＳキャパシタの製造工程において、ＨｆＣｌ４、Ｈ２Ｏガスの曝露処理を省いて形成した構成となっている。この比較例のＰＭＯＳキャパシタでは、Ｔｉのゲート電極の実効仕事関数を測定すると、約４．３Ｖである。また、この比較例のＰＭＯＳキャパシタでは、Ｔｉのゲート電極とＨｆＳｉＯＮ層との間にＴｉＯｘ層は確認されていない。
【００２８】
なお、比較例のＰＭＯＳキャパシタでも、大気中の水分との反応などにより、ＨｆＳｉＯＮ層の表面にはある程度のＯＨ基が存在している。しかしそのＯＨ基の濃度はサブモノレーヤー以下と少なく、さらにＨｆやＳｉと結合しているＯＨ基は、ほとんどが１原子あたり１乃至２個である。他方、熱処理によるＯＨ基の脱水反応は、隣接したＯＨ基により生じる。すなわち、下記の脱水反応となる。
２Ｍ−ＯＨ → Ｍ−Ｏ−Ｍ＋Ｈ２Ｏ
これはＯＨ基の濃度が高くなければ、脱水反応が生じにくいことを意味する。
【００２９】
したがって、Ｈｆ（ＯＨ）ｘの絶対量が多く、かつＨｆ（ＯＨ）、Ｈｆ（ＯＨ）２に加えてＨｆ（ＯＨ）３やＨｆ（ＯＨ）４もＨｆＳｉＯＮ層５ｂ上に存在する本実施形態の製造方法と異なり、比較例のＰＭＯＳキャパシタの製造方法では、熱処理を行ってもほとんどＯＨ基同士の脱水反応が生じず、生成されたＨ２Ｏによるゲート電極の酸化が生じないため４．３Ｖと小さな仕事関数を示すと考えられる。
【００３０】
次に、上述した本実施形態の製造方法によって、Ｔｉのゲート電極７を形成してＮ２中で３００℃、３０分間の熱処理を行った後、ゲート電極７をゲート電極形状に加工する。そしてこの加工されたゲート電極７をマスクとして、Ｐ型不純物例えばＢ(ボロン)のイオン注入を行い、Ｐ型エクステンション領域１３ａ、１３ｂを形成する（図３）。続いて、ゲート電極７およびゲート絶縁膜５の側部に絶縁体からなるゲート側壁１６を形成する。そして、ゲート電極７およびゲート側壁１６をマスクとして、Ｐ型不純物例えばＢのイオン注入を行い、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深いＰ型不純物領域１４ａ、１４ｂを形成する。その後、活性化熱処理を行い、Ｐ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。
【００３１】
このように、本実施形態の製造方法を用いて、ＨｆＳｉＯＮ層５ｂとの界面のＴｉのゲート電極７側にＴｉＯｘ層（酸化金属層）１１を形成することで、ＰＭＯＳトランジスタのゲート電極の実効仕事関数を増加させることができる。
【００３２】
なお上述した実施形態では、ＨｆＣｌｘとＨ２Ｏの反応でＨｆ（ＯＨ）ｘを形成している。しかし、このＨｆ（ＯＨ）ｘは、高誘電体層５ｂ上に、ハフニウムのアルコキシドＨｆ（ＯＲ）４（Ｒ＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７、Ｃ４Ｈ９）の層や、ハフニウムアミドＨｆ（Ｎ（Ｒ１Ｒ２））４（Ｒ１，Ｒ２＝ＣＨ３、Ｃ２Ｈ５）の層を形成し、加水分解反応などによりＲ、Ｎ、Ｒ１、Ｒ２を除去することにより、形成させても良い。
【００３３】
以上説明したように、本実施形態によれば、素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＰチャネルＭＯＳトランジスタを製造することができる。
【００３４】
（第２実施形態）
本発明の第２実施形態によるＰＭＯＳトランジスタの製造方法について、図４を参照して説明する。
【００３５】
まず、第１実施形態の製造方法と同様に、半導体基板１に設けられたＮ型シリコンのウェル領域２上に、酸化シリコンからなる界面層５ａと、この界面層５ａ上に設けられたハフニア（ＨｆＯ２）からなる高誘電体層５ｃとの積層構造のゲート絶縁膜５を形成する（図４）。
【００３６】
次に、高誘電体層５ｃ上に、スパッタリングによってＨｆ層を形成した。さらにこのＨｆ層を１００℃でＨ２Ｏ２ガスに曝露し、
Ｈｆ ＋ （ｘ／２）Ｈ２Ｏ２ → Ｈｆ（ＯＨ）ｘ
の反応を生じさせて、ハフニアからなる高誘電体層５ｃの表面に約０．５ｎｍのＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６を形成する。その後、Ｔａ２Ｃ膜の堆積を行い、Ｔａ２Ｃ膜からなるゲート電極７ａを形成する。その後、Ｎ２ガス中で３００℃、３０分間の熱処理を施す。このようにして作製したＰＭＯＳキャパシタのＣ−Ｖ特性の測定を行い、フラットバンド電圧の絶縁膜の膜厚依存性からＴａ２Ｃ膜からなるゲート電極７ａの実効仕事関数を算出する。すると、実効仕事関数として約４．７Ｖの値が得られる。このＰＭＯＳキャパシタの構造をＸＰＳとＨＲ−ＲＢＳで評価したところ、Ｔａ２Ｃのゲート電極７ａと、ハフニアからなる高誘電体層５ｃの間に、酸化金属層１１ａ(Ｔａ２ＯｙＣ層１１ａ;Ｏは主にＴａと結合）が形成されていることが確認される（図４）。このＴａ２ＯｙＣ層１１ａは、熱処理の際にＨｆ（ＯＨ）ｘが脱水反応を起こしてＨｆＯ２とＨ２Ｏとが生成される。さらにこのＨ２Ｏが、Ｔａ２Ｃ膜中の、Ｃよりも電気陰性度の小さなＴａと、下記のような反応
Ｔａ２Ｃ ＋ ｙＨ２Ｏ → Ｔａ２ＯｙＣ ＋ｙＨ２↑
をすることで生じたと考えられる。
【００３７】
これに対して、比較例として、Ｈｆ層の形成後、ＨｆＣｌ４、Ｈ２Ｏガスの曝露処理を行わずに、Ｔａ２Ｃ膜の堆積を行ったＰＭＯＳキャパシタを作成する。すなわち、この比較例のＰＭＯＳキャパシタは、本実施形態のＰＭＯＳキャパシタの製造工程において、Ｈｆ層形成、Ｈ２Ｏ２ガスの曝露処理を省いて形成した構成となっている。この比較例のＰＭＯＳキャパシタでは、Ｔａ２Ｃのゲート電極の実効仕事関数を測定すると、約４．２Ｖである。また、この比較例のＰＭＯＳキャパシタでは、Ｔａ２Ｃのゲート電極とハフニアからなる高誘電体層との間には酸化金属層は確認されていない。
【００３８】
すなわち、本実施形態の製造方法を用いて、ハフニアからなる高誘電体層５ｃとの界面
のゲート電極７ａ側に酸化金属層１１ａを形成することで、ＰＭＯＳキャパシタのゲート電極の実効仕事関数を増加させることができる。
【００３９】
次に、上述した本実施形態の製造方法によって、Ｔａ２Ｃのゲート電極７ａを形成してＮ２中で３００℃、３０分間の熱処理を行った後、ゲート電極７ａをゲート電極形状に加工する。その後、第１実施形態で説明した製造工程を用いて、ＰＭＯＳトランジスタを形成することができる。
【００４０】
このように、本実施形態の製造方法を用いて、ハフニアからなる高誘電体層５ｃとの界面のゲート電極７ａ側にＴａ２ＯｙＣ層（酸化金属層）１１ａを形成することで、ＰＭＯＳトランジスタのゲート電極の実効仕事関数を増加させることができる。
【００４１】
なお、本実施形態の製造方法では、Ｈｆ（ＯＨ）ｘ層（酸素含有金属層）６を、Ｈｆ層とＨ２Ｏ２ガスの反応で形成している。しかし、このＨｆ（ＯＨ）ｘ層は、Ｈｆ層をＨ２Ｏ２水溶液やオゾン水に浸漬しても生成させることが可能である。このようにして作製したＨｆ（ＯＨ）ｘ層も、ゲート電極材料膜の形成後に熱処理することで、ゲート絶縁膜との界面のゲート電極側に酸素を導入して酸素含有金属層を形成することにより、ゲート電極の実効仕事関数を増加させることができる。
【００４２】
（第３実施形態）
本発明の第３実施形態によるＣＭＯＳトランジスタの製造方法について、図５（ａ）〜図７を参照して説明する。
【００４３】
まず、図５（ａ）に示すように、半導体基板１に、ＳＴＩ(Shallow Trench Insulator)構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂを形成する。その後、ＳｉＯ２からなる界面層５ａ、酸化ランタン層５ｄ、ＨｆＳｉＯＮからなる高誘電体層５ｂを形成する。
【００４４】
次に、硝酸ハフニウム水溶液をＨｆＳｉＯＮの高誘電体層５ｂ上に塗布し、乾燥させてＨｆ（ＮＯｘ）ｙ（ｘ＝１、２；ｙ＝１〜４）層（酸素含有金属層）６ａをＨｆＳｉＯＮの高誘電体層５ｂ上に形成する（図５（ｂ））。
【００４５】
その後、図６（ａ）に示すように、フォトレジスト１７でＮ型ウェル領域２ａ上のＨｆ（ＮＯｘ）ｙ（ｘ＝１、２；ｙ＝１〜４）層６ａを被覆し、過酸化水素水の浸漬処理を施すことで、Ｐ型ウェル領域２ｂのＨｆ（ＮＯｘ）ｙ層６ａを除去する。さらに、有機溶剤でフォトレジスト１７を剥離した後、Ｔａ２Ｃ膜を堆積して金属ゲート電極７ａを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＨｆ（ＮＯｘ）ｙ層６ａの熱分解反応を生じさせる。これらの処理により、Ｈｆ（ＮＯｘ）ｙ層６ａが酸化ハフニウム層（酸化層）１０に変化すると共に、Ｎ型ウェル領域２ａの高誘電体層５ｂと金属ゲート電極７ａとの界面に、酸素や窒素が含有されたＴａＣ層（酸化金属層）１１ａが形成される（図６（ｂ））。
【００４６】
さらにＳｉＮからなるハードマスク（図示せず）を用いてドライエッチングによってゲート電極７ａをゲート電極形状に加工した後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ａの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ａの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｐ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。
【００４７】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図７に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００４８】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタのゲート電極７ａの実効仕事関数を測定すると、約４Ｖである。一般に、ＳｉＯ２層およびＨｆＳｉＯＮ層からなるゲート絶縁膜上に形成したＴａＣの実効仕事関数は約４．５Ｖである。しかし、本実施形態においては、ＳｉＯ２層（界面層）５ａとＨｆＳｉＯＮ層５ｂと間に酸化ランラン層５ｄが挿入されており、この酸化ランタン層５ｄと、ＳｉＯ２層５ａとの間にダイポールが形成されるため、実効仕事関数の低下が生じている。他方、本実施形態におけるＰＭＯＳトランジスタのゲート電極７ａの実効仕事関数を測定すると、約５．１Ｖであり、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの閾値電圧は、共に０．２Ｖ以下である。
【００４９】
比較例として、Ｈｆ（ＮＯｘ）ｙ層６ａの形成を行わなかった以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタのＨｆＳｉＯＮ層５ｂとゲート電極７ａとの間に、酸化ハフニウム層１０と、酸素や窒素が含有されたＴａＣ層１１ａとが形成されていない構成となり、ＮＭＯＳトランジスタのゲートと同じ構成を有している。この比較例において、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの実効仕事関数を測定する。すると、ＰＭＯＳトランジスタのゲート電極の実効仕事関数はＮＭＯＳトランジスタと同様に約４Ｖを示すとともに、大きな閾値電圧を示す。したがって、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタは適切な仕事関数を有しないものとなる。
【００５０】
以上説明したように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００５１】
本実施形態においては、Ｈｆ（ＮＯｘ）ｙ層６ａは、硝酸ハフニウム溶液を用いて形成したが、例えばＨｆ膜を形成し、ＨＮＯｙ（ｙ＝２、３）水溶液に浸漬しても作製することが可能である。この方法で作製した場合、生成したＨｆ（ＮＯｘ）ｙ層も、電極形成後に加熱することで電極に酸素や窒素を導入して電極の実効仕事関数を増加させることができる。
【００５２】
（第４実施形態）
本発明の第４実施形態によるＣＭＯＳトランジスタの製造方法について、図８（ａ）〜図１０を参照して説明する。
【００５３】
まず、図８（ａ）に示すように、半導体基板１に、ＳＴＩ構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂを形成する。その後、ＳｉＯ２からなる界面層５ａとハフニアからなる高誘電体層５ｃを形成し、さらに酸化ランタン層５ｄを堆積する。
【００５４】
次に、ハフニアからなる高誘電体層５ｃの表面を塩化アルミニウムガスに曝露し、次いでＨ２Ｏガスに曝露することにより塩化物を水酸化物に変化させて、Ａｌ（ＯＨ）ｘからなる酸素含有金属層６ｂを酸化ランタン層５ｄ上に形成する（図８（ｂ））。
【００５５】
その後、図９（ａ）に示すように、フォトレジスト１７でＮ型ウェル領域２ａを被覆し、アンモニア水の浸漬処理を施すことで、Ｐ型ウェル領域２ｂのＡｌ（ＯＨ）ｘ層６ｂを除去する。酸化ランタン層５ｄはアルカリ性の液に溶解しないため、ハフニアの高誘電体層５ｃ上にそのまま残留する。さらに有機溶剤でフォトレジスト１７を剥離した後、ＴｉＮ膜７ｂを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＡｌＯＨｘ層６ｂの脱水反応を生じさせる。これらの処理により、ＡｌＯＨｘ層６ｂが酸化アルミニウム層（酸化層）１０ａに変化すると共に、Ｎ型チャネル領域２ａの高誘電体層５ｃとＴｉＮ膜７ｂとの間にのみ、酸素を含むＴｉＮ層（酸化金属層）１１ｂが形成される（図９（ｂ）参照）。
【００５６】
その後、図１０に示すように、ＴｉＮ膜７ｂ上に多結晶シリコン膜７ｃを堆積する。その後、ＳｉＮからなるハードマスク（図示せず）を用いてドライエッチングによって、ＴｉＮ膜７ｂおよび多結晶シリコン７ｃの積層構造をゲート電極形状に加工し、ゲート電極７ｂ、７ｃを形成する。続いて、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。このとき、Ｎ型ウェル領域２ａおよびＰ型ウェル領域２ｂのゲート電極７ｂ、７ｃの多結晶シリコン７ｃにそれぞれ、ＢおよびＡｓがイオン注入される。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ｂ、７ｃの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ｂ、７ｃの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。このときにも、Ｎ型ウェル領域２ａおよびＰ型ウェル領域２ｂのゲート電極７ｂ、７ｃの多結晶シリコン７ｃにそれぞれ、ＢおよびＡｓがイオン注入される。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｎ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。上記、活性化熱処理によって、酸化ランタン層５ｄのうちの一部のランタンは、ハフニアの高誘電体層５ｃを通って界面層５ａまで拡散する。
【００５７】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図１０に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００５８】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート電極７ｂ、７ｃの実効仕事関数を測定すると、それぞれ約４Ｖ、約５Ｖであり、また両者の閾値電圧はほぼ０Ｖである。
【００５９】
これに対して、比較例として、ＰＭＯＳトランジスタにおいて、Ａｌ（ＯＨ）ｘ層の形成を行わない以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタの高誘電体層５ｃと、ＴｉＮ膜７ｂとの間に、酸化アルミニウム層（酸化層）１０ａと、酸化金属層１１ｂとが形成されない構成となり、ＮＭＯＳトランジスタと同じゲート構造を有することになる。この比較例のＣＭＯＳトランジスタの実効仕事関数を測定すると、ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタと同様に約５Ｖを示し、大きな閾値電圧を示した。
【００６０】
ＴｉＮ膜の真空仕事関数は約４．５Ｖである。本実施形態のＮＭＯＳトランジスタのゲート電極７の実効仕事関数が約４Ｖである原因は、界面層５まで熱拡散したランタンが誘起するダイポールによると考えられる。他方、本実施形態のＰＭＯＳトランジスタで得られた大きな実効仕事関数は、ゲート絶縁膜との界面に形成された、酸化ＴｉＮ層１１ｂに起因すると考えられる。
【００６１】
このように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００６２】
（第５実施形態）
本発明の第５実施形態によるＣＭＯＳトランジスタの製造方法について、図１１（ａ）〜図１２を参照して説明する。
【００６３】
まず、図１１（ａ）に示すように、半導体基板１に、ＳＴＩ構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂとを形成する。その後、例えばＳｉＯ２からなる界面層５ａと、酸化ランタン層５ｄと、ハフニアからなる高誘電体層５ｃを形成する。続いて、フォトレジスト１７でＰ型ウェル領域２ｂを被覆した後、半導体基板１を約１００℃に加熱して約２ＭＰａの高圧水蒸気雰囲気に保持したところ、Ｈ２Ｏの内部拡散とＨｆＯ２との下記反応
ＨｆＯ２ ＋ ｙＨ２Ｏ → Ｈｆ（ＯＨ）ｘ
により、Ｎ型ウェル領域２ａのハフニア（ＨｆＯ２）からなる高誘電体層５ｃの表面のみにＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６が形成される。
【００６４】
次に、有機溶剤を用いてフォトレジスト１７を剥離した後、ＴｉＮ膜７ｂを堆積して金属のゲート電極７ｂを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＨｆ（ＯＨ）ｘ層６の熱分解反応を生じさせる。これらの処理により、Ｈｆ（ＯＨ）ｘ層６が酸化ハフニウム層（酸化層）１０に変化すると共に、Ｎ型チャネル領域２ａの高誘電体層５ｃ上のゲート電極７ｂのみ、酸素が含有されたＴｉＮ層（酸化金属層）１１ｂが形成される（図１１（ｂ））。
【００６５】
次に、図１２に示すように、ＳｉＮハードマスク（図示せず）を用いたドライエッチングによってゲート電極７ｂをゲート電極形状に加工した後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ｂの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ｂの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｐ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。
【００６６】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図１２に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００６７】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタのゲート電極７ｂの実効仕事関数を測定すると、約４Ｖである。ＳｉＯ２層と、ハフニアからなる高誘電体層との積層構造のゲート絶縁膜上に形成したＴｉＮの実効仕事関数は約４．４Ｖである。しかし、本実施形態においては、ＮＭＯＳトランジスタでは、ハフニアからなる高誘電体層５ｃと、ＳｉＯ２からなる界面層５ａとの間に酸化ランラン層５ｄを挿入しており、この酸化ランタン層５ｄとＳｉＯ２層５ａとの間にダイポールが形成されるため、実効仕事関数の低下が生じたと考えられる。
【００６８】
また、本実施形態におけるＰＭＯＳトランジスタのゲート電極７ｂの実効仕事関数は、約５Ｖであり、ＮＭＯＳトランジスタと、ＰＭＯＳトランジスタのしきい値電圧は、共に０．２Ｖ以下である。
【００６９】
これに対して、比較例として、Ｈｆ（ＯＨ）ｘ層６の形成を行わなかった以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいて、ハフニアからなる高誘電体層５ｃと、ＴｉＮからなるゲート電極７ｂとの間に、酸化ハフニウム層（酸化層）１０および酸化金属層１１ｂが形成されない構成となり、ＮＭＯＳトランジスタと同じゲート構造を有することになる。この比較例のＣＭＯＳトランジスタの実効仕事関数を測定すると、ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタと同様に約４Ｖを示し、大きな閾値電圧を示した。
【００７０】
このように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００７１】
上述した実施形態では、Ｈｆ（ＯＨ）ｘ、Ｈｆ（ＮＯｘ）ｙ、Ａｌ（ＯＨ）ｘ等の酸素含有金属層を高誘電体層上に形成し、脱水反応や熱分解反応を生じさせて金属のゲート電極を酸化または窒化させたが、これら以外の金属元素の水酸化物やＮＯｘ含有層（ニトロシル・ニトリル化合物、硝酸エステル)を形成しても、熱処理を施すことで脱水反応や熱分解が生じ、実効仕事関数増加の効果が得られる。但し、熱処理によって、上記酸素含有金属層は、上記金属元素を含む酸化層に変化するが、ゲート絶縁膜の電気膜厚の増加を抑制するためには、上記酸化層はシリコン酸化物よりも誘電率が高いことが好ましい。Ｈｆ、Ａｌ以外で、酸化物の誘電率がシリコン酸化物よりも大きな金属元素としては、Ｚｒ、Ｔｉ、Ｔａ、希土類元素、アルカリ土類元素などが挙げられる。
【００７２】
また上述した水酸化物層やＮＯｘ含有層だけではなく、ＳＯｘ（ｘ＝１〜３）、ΓＯｘ（Γ＝Ｃｌ、Ｂｒ、Ｉ；ｘ＝１＝３）を含む層も、高誘電体層上に形成し、金属のゲート電極を堆積させて熱処理を行うと熱分解反応が生じ、生成した酸素による金属のゲート電極の酸化反応が起きるため、金属のゲート電極の実効仕事関数を増加させることができる。また高誘電体層は、ＨｆＳｉＯＮ層やハフニア（ＨｆＯ２）層に限定されるものではなく、ＨｆＯＮ、ＨｆＡｌＯなどのハフニウム絶縁膜や、Ｚｒ、Ｔｉ、Ｔａ、希土類元素、アルカリ土類元素の酸化膜、酸窒化膜、シリケート膜、アルミネート膜などを用いても良い。
【００７３】
またどのような金属も、酸素と結合することで仕事関数が増加するため、金属のゲート電極はＴｉ、Ｔａ２Ｃ、ＴａＣ、ＴｉＮに限定されず、任意の金属膜に対して本発明の一実施形態を適用することができる。但しゲートファーストでトランジスタを製作する場合には、ソースドレイン活性化の高温工程を経ることから、高温熱処理による膜変化や絶縁膜の絶縁性劣化を生じさせないことが電極材料には求められる。またＣＭＯＳトランジスタを作製する際、製造工程数を少なくするためにはＰＭＯＳトランジスタとＮＭＯＳトランジスタとで電極が同一である必要があり、また閾値制御の観点からは、ＮＭＯＳトランジスタ用の電極には仕事関数の小さな膜を適用すべきである。
【００７４】
他方、一般に仕事関数の小さな金属膜は酸化されやすく、本発明の一実施形態の電極に適用すると大きな仕事関数増加が生じる。これらのことから、本発明の一実施形態を適用する金属ゲート電極としては、Ｔａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素やそれら合金のカーバイド、ナイトライド、シリサイド、窒化シリサイド、ボライドなどであることが好ましい。なお、Ｔａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素の化合物膜が高温で酸素に暴露されると、カーボンや窒素、ボロンなどよりも、電気陰性度の小さないＴａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素の方が優先的に酸化され、膜の仕事関数が増加する。
【００７５】
また上述した実施形態ではバルクシリコン基板上に形成する平面トランジスタについて説明したが、立体トランジスタやＳＯＩ上のトランジスタ、Ｓｉ以外のチャネル（ＳｉＧｅ、Ｇｅ、ＧａＡｓ等）上に形成したトランジスタに適用しても良い。その他、本発明の趣旨を逸脱しない範囲で、種々変形して適用可能である。
【符号の説明】
【００７６】
１ 半導体基板
２ａ Ｎ型ウェル領域
２ｂ Ｐ型ウェル領域
３ 素子分離層
５ ゲート絶縁膜
５ａ 界面層（ＳｉＯ２層）
５ｂ 高誘電体層（ＨｆＳｉＯＮ層）
５ｃ 高誘電体層（ハフニア層）
５ｄ 酸化ランタン層
６ Ｈｆ（ＯＨ）ｘ層
６ａ Ｈｆ（ＮＯｘ）ｙ層
６ｂ Ａｌ（ＯＨ）ｘ層
７ ゲート電極（Ｔｉ膜）
７ａ ゲート電極（Ｔａ２Ｃ膜）
７ｂ ＴｉＮ膜
７ｃ 多結晶シリコン膜
１０ ＨｆＯｘ層
１０ａ 酸化アルミニウム層
１１ 酸素含有金属層（ＡｌＯｘ層）
１１ａ 酸素含有金属層(Ｔａ２ＯｙＣ層)
１１ｂ 酸素含有金属層（酸素が含有されたＴｉＮ層）
１２ａ Ｐ型ソース領域
１２ｂ Ｐ型ドレイン領域
１３ａ Ｐ型エクステンション領域
１３ｂ Ｐ型エクステンション領域
１４ａ Ｐ型不純物領域
１４ｂ Ｐ型不純物領域
１６ ゲート側壁
１７ フォトレスト
２２ａ Ｎ型ソース領域
２２ｂ Ｎ型ドレイン領域
２３ａ Ｎ型エクステンション領域
２３ｂ Ｎ型エクステンション領域
２４ａ Ｎ型不純物領域
２４ｂ Ｎ型不純物領域
３０ 層間絶縁膜
【技術分野】
【０００１】
本発明は、電極の仕事関数が変調されたＰチャネルＭＯＳトランジスタを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ(Complementary Metal-Oxide-Semiconductor)トランジスタの高性能化は、これまで素子を微細化することで実現されてきた。しかし、素子の物理サイズの縮小による性能向上は限界を迎え、新材料の適用が不可避な状況にある。例えばゲート絶縁膜においては、ＺｒＯ２、ＨｆＯ２、ＨｆＺｒＯ、ＨｆＳｉＯＮといった、誘電率の高い絶縁膜の開発が進められている。
【０００３】
またゲート電極では、シリコンの空乏層による容量を減らすため、これまで用いられたボロン、燐、または砒素を添加した多結晶シリコン電極に代わって、金属電極の使用が検討されている。しかしながら、ボロン、燐、または砒素を添加した多結晶シリコン電極のような、Ｓｉの価電子帯および伝導帯と同程度の実効仕事関数を示し、かつ半導体素子の製造プロセスに適合可能な、高耐熱性を有する金属材料は知られていない。例えばＡｌやＴｉなどの真空仕事関数の小さな材料は一般に反応性が高く、また真空仕事関数の大きな貴金属(白金など)等は原子の拡散が生じやすい。このため、これら材料を電極としてゲート絶縁膜上に形成し、ソース／ドレイン領域の不純物活性化のための高温熱処理を施すと、金属原子がゲート絶縁膜に拡散し、ゲート絶縁膜の絶縁性の低下が生じ易い。
【０００４】
さらに、ボロン、燐、または砒素を添加した多結晶シリコン膜や、シリコンの価電子帯および伝導帯に近い実効仕事関数を有する金属膜を、ＨｆＯ２やＨｆＳｉＯＮといった高誘電率材料の絶縁膜上に形成して高温熱処理を施すと、実効仕事関数がＳｉのミッドギャップに近い値に変化することが知られている。このようにゲート電極の実効仕事関数がチャネルとなるシリコンの仕事関数から外れると、トランジスタのしきい値電圧が増加して素子性能が劣化する。
【０００５】
他方、酸素元素、窒素元素、ハロゲン元素は、金属元素に比べて電気陰性度が大きいため、金属を酸化、窒化、またはハロゲン化すると仕事関数が増加する。そこでイオン注入により、ＰＭＯＳトランジスタの金属膜からなるゲート電極のみに酸素や窒素、ハロゲンを導入する方法が提案されている（例えば、特許文献１）。但し金属膜からなるゲート電極の仕事関数は、ゲート絶縁膜との界面近傍の金属膜の組成で決定されるため、仕事関数を大きく増加させるためには、多量の酸素、窒素、またはハロゲンを、ゲート絶縁膜との界面近傍の金属膜に導入する必要がある。しかしイオン注入では、特定領域のみに元素を導入することはできない。すなわちゲート絶縁膜との界面近傍の金属膜に酸素、窒素、またはハロゲンをイオン注入で導入すると、ゲート絶縁膜や、ゲート絶縁膜との界面から離れた位置のゲート電極にも、ある程度の酸素イオン、窒素イオン、またはハロゲンイオンが導入され、イオン注入によるゲート絶縁膜の絶縁性が低下するという問題や、金属膜からなるゲート電極の抵抗が増加するという問題が生じる。
【０００６】
イオン注入以外の方法で、酸素が含有された金属ゲート電極を形成する方法として、スパッタリングで金属のゲート電極を堆積する際、スパッタリングガスに微量の酸素を添加する方法が知られている（例えば、特許文献２参照）。しかし、ＮＭＯＳトランジスタの金属ゲート電極としては仕事関数の小さな膜が必要とされる。従って、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタは共に、ゲート絶縁膜上に酸素が添加された金属膜を堆積した後、ＮＭＯＳトランジスタのゲート絶縁膜上の酸素が添加された金属膜のみ剥離し、酸素が添加されていない金属膜を再堆積するか、あるいはゲート絶縁膜上に酸素が添加されていない金属膜を形成した後、ＰＭＯＳトランジスタゲート絶縁膜上の金属膜を剥離し、酸素が添加された金属膜の再堆積を行う必要がある。
【０００７】
しかしながら、金属膜の材料によっては、ゲート絶縁膜に対して選択的に剥離することが困難である。例えば、高耐熱性を示す材料として知られているＴａＣｘ膜は、弗化水素を含む溶液によるウェット処理や、塩素系ガスのＲＩＥ(Reactive Ion Etching)で除去することが可能であるが、これらのウェット処理、ＲＩＥを行うと、ゲート絶縁膜（ＳｉＯ２膜、ＨｆＯ２膜、ＨｆＳｉＯＮ膜等）もエッチングされるという問題が起きる。
【０００８】
他方、金属のゲート電極として広く検討されているＴｉＮ膜は、酸化性の高い溶液（例えば過酸化水素水など）を用いたウェット処理により、ゲート絶縁膜をあまりエッチングすることなく剥離することができる。しかしゲート絶縁膜上への金属膜の堆積は、スパッタリング成膜ではイオン照射による損傷や、金属膜を構成する元素の拡散、ＣＶＤ成膜では供給ガスに含まれる不純物（塩素など）の拡散などによる絶縁膜の膜質劣化が生じやすく、金属膜の形成を複数回行うと、ゲート絶縁膜の膜質の低下が一層進行するという問題が生じる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２７３３５０号公報
【特許文献２】特開２００７−１７３４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このように、金属膜をゲート電極として有するＭＯＳトランジスタでは、金属のゲート電極の仕事関数と、チャネルとなるシリコンの仕事関数とが乖離し、しきい値電圧が増加しやすい問題があり、この問題を解消するために、従来は様々の工夫がなされたが、素子特性が劣化するという問題があった。
【００１１】
本発明は、上記事情を考慮してなされたものであって、素子特性を劣化させることなく、しきい値電圧の低い、金属ゲート電極を有するＭＯＳトランジスタを備えた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の態様による半導体装置の製造方法は、半導体領域上にゲート絶縁膜を形成するステップと、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を前記ゲート絶縁膜上に形成するステップと、前記酸素含有金属層上に第２金属元素を含むゲート電極膜を形成するステップと、前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、を備えたことを特徴とする。
【００１３】
また、本発明の第２の態様による半導体装置の製造方法は、半導体基板に設けられたＮ型半導体領域およびＰ型半導体領域にゲート絶縁膜を形成するステップと、前記Ｎ型半導体領域の前記ゲート絶縁膜上にのみ、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を形成するステップと、前記Ｎ型半導体領域の前記酸素含有金属層上および前記Ｐ型半導体領域の前記ゲート絶縁膜上に第２金属元素を含むゲート電極膜を形成するステップと、前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＭＯＳトランジスタを備えて半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図２】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図３】第１実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図４】第２実施形態によるＰＭＯＳトランジスタの製造工程を示す断面図。
【図５】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図６】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図７】第３実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図８】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図９】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１０】第４実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１１】第５実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【図１２】第５実施形態によるＣＭＯＳトランジスタの製造工程を示す断面図。
【発明を実施するための形態】
【００１６】
以下に、本発明の各実施形態について図面を参照しながら説明する。なお各図は模式図であり、実際の半導体装置とは異なる箇所があるが、適宜変更して適用することができる。
【００１７】
なお、本発明の一実施形態においては、ＰＭＯＳトランジスタまたはＣＭＯＳトランジスタ について説明するが、ＰＭＯＳトランジスタまたはＣＭＯＳトランジスタが集積されたメモリ、ロジック回路、及びこれらチップ上に積載されたシステムＬＳＩについても適用可能である。
【００１８】
（概要および原理）
本発明の各実施形態を説明する前に、本発明の一実施形態による半導体装置の概要を説明する。
【００１９】
後述するように、本発明の一実施形態による半導体装置は、ＰＭＯＳトランジスタを備えた半導体装置であり、このＰＭＯＳトランジスタは、半導体基板のＮ型半導体領域に形成される。この半導体領域は、半導体基板の一部領域であってもよいし、半導体基板に形成されたウェル領域であってもよい。また、ＳＯＩ（Silicon On Insulator）基板のＳＯＩ層であってもよい。この半導体領域には、離間して形成されたソース／ドレイン領域となるＰ型不純物領域が形成され、このソース領域とドレイン領域との間のチャネル領域となる半導体領域上にゲート絶縁膜が形成される。このゲート絶縁膜は、チャネル領域上に形成された例えば酸化シリコンからなる界面層と、この界面層上に形成された例えばＨｆＳｉＯＮからなる高誘電体層との積層構造を有している。そして、このゲート絶縁膜上に金属のゲート電極が形成されている。
【００２０】
従来のＰＭＯＳトランジスタの製造方法は、界面層と、高誘電体層との積層構造を有するゲート絶縁膜を形成した後、ゲート絶縁膜の改質を目的として、窒素などの不活性ガス、もしくは微量の酸素が添加された不活性ガス雰囲気において、高温熱処理(ＰＤＡ(Post Deposition Anneal))を行い、その後、金属のゲート電極を形成するとともにゲート電極の側部に絶縁体からなるゲート側壁を形成し、それらをマスクとしてＢ(ボロン)のイオン注入と、活性化熱処理とを行い、ソース／ドレイン領域となるＰ型拡散領域を形成している。
【００２１】
これに対して、本発明の一実施形態によるＰＭＯＳトランジスタの製造方法では、界面層と、高誘電体層との積層構造を有するゲート絶縁膜を形成した後、ＰＤＡを行い、その後、高誘電体層上に、ＯＨ、ＮＯｘ（ｘ＝１、２）のうち少なくとも一つと、金属元素とを含有する酸素含有金属層を形成し、その後、金属のゲート電極の形成を行う。本発明の一実施形態においては、金属のゲート電極を形成した後に、熱処理を行う。すると、酸素含有金属層に熱分解反応、或いは脱水反応が生じ、Ｈ２Ｏ、ＮＯｘ（ｘ＝１、２）、またはＯ２などが酸素含有金属層から放出される。この反応によって、酸素含有金属層は酸化層に変化し、また放出されたＨ２Ｏ、ＮＯｘ（ｘ＝１、２）、またはＯ２と、金属のゲート電極とが反応し、ゲート電極とゲート絶縁膜との界面のゲート電極側に酸化金属層が形成される。その後、ゲート電極の側部に絶縁体からなるゲート側壁を形成し、ゲート電極およびゲート側壁をマスクとしてＢのイオン注入と、活性化熱処理とを行い、Ｐ型不純物領域からなるソース／ドレイン領域を形成してＰＭＯＳトランジスタを作製する。
【００２２】
本発明の一実施形態による製造方法で作製したＰＭＯＳトランジスタでは、金属のゲート電極とゲート絶縁膜との界面のゲート電極側に酸化金属層が形成されるため、従来の方法で製造したＰＭＯＳトランジスタに比べてゲート電極の仕事関数が大きく、トランジスタの閾値電圧が小さくなる。
【００２３】
次に、本発明の実施形態を説明する。
【００２４】
（第１実施形態）
本発明の第１実施形態によるＰＭＯＳトランジスタの製造方法について、図１（ａ）乃至図３を参照して説明する。
【００２５】
まず、図１（ａ）に示すように、半導体基板１に設けられたＮ型シリコンのウェル領域（半導体領域）２上に、主として酸化シリコンから成る界面層５ａと、ＨｆＳｉＯＮからなる高誘電体層５ｂとの積層構造を有するゲート絶縁膜５を形成する。続いて、半導体基板１を約１５０℃の温度にした後、ＨｆＳｉＯＮ層５ｂをＨｆＣｌ４ガスに曝露し、ＨｆＣｌ４の物理吸着や分解吸着を生じさせて、ＨｆＳｉＯＮ層５ｂの表面にＨｆＣｌｘ（ｘ＝１〜４）吸着層を形成する。さらに、１５０℃の温度下で、Ｈ２Ｏガスに曝露し、下記の反応
ＨｆＣｌｘ ＋ ｘＨ２Ｏ → Ｈｆ（ＯＨ）ｘ ＋ ｘＨＣｌ↑
を生じさせて、ＨｆＳｉＯＮ層５ｂの表面に約０．５ｎｍのＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６を形成する（図１（ｂ）参照）。
【００２６】
次に、図２（ａ）に示すように、Ｔｉ膜の堆積を行いＴｉ膜からなるゲート電極７を形成した後、Ｎ２中で３００℃、３０分間の熱処理を施す。このようにして作製したＰＭＯＳキャパシタのＣ−Ｖ特性の測定を行い、フラットバンド電圧の絶縁膜の膜厚依存性からＡｌ膜からなるゲート電極の実効仕事関数を算出する。すると、実効仕事関数として約４．８Ｖの値が得られる。このＰＭＯＳキャパシタの構造をＸＰＳ(X-ray Photoelectron Spectroscopy)や、ＨＲ−ＲＢＳ(High Resolution- Rutherford Backscattering Spectroscopy)で評価すると、Ｔｉのゲート電極７とＨｆＳｉＯＮ層５ｂとの間に、ＨｆＯｘ層（酸化ハフニウム層（酸化層））１０とＴｉＯｘ層（酸化金属層）１１との積層構造が形成されていることが確認される（図２（ｂ））。このＨｆＯｘ層１０とＴｉＯｘ層１１との積層構造は、熱処理の際にＨｆ（ＯＨ）ｘ層６が脱水反応を起こしてＨｆＯ２とＨ２Ｏとが生成、さらにＨ２ＯがＴｉと、下記の反応
Ｔｉ ＋ ｘＨ２Ｏ → ＴｉＯｘ ＋ ｘＨ２↑
をすることで生じたと考えられる。
【００２７】
これに対して、比較例として、ＨｆＣｌ４ガスおよびＨ２Ｏガスのそれぞれに関する曝露処理を行わずに、Ｔｉ膜の堆積を行ったＰＭＯＳキャパシタを作成する。すなわち、この比較例のＰＭＯＳキャパシタは、本実施形態のＰＭＯＳキャパシタの製造工程において、ＨｆＣｌ４、Ｈ２Ｏガスの曝露処理を省いて形成した構成となっている。この比較例のＰＭＯＳキャパシタでは、Ｔｉのゲート電極の実効仕事関数を測定すると、約４．３Ｖである。また、この比較例のＰＭＯＳキャパシタでは、Ｔｉのゲート電極とＨｆＳｉＯＮ層との間にＴｉＯｘ層は確認されていない。
【００２８】
なお、比較例のＰＭＯＳキャパシタでも、大気中の水分との反応などにより、ＨｆＳｉＯＮ層の表面にはある程度のＯＨ基が存在している。しかしそのＯＨ基の濃度はサブモノレーヤー以下と少なく、さらにＨｆやＳｉと結合しているＯＨ基は、ほとんどが１原子あたり１乃至２個である。他方、熱処理によるＯＨ基の脱水反応は、隣接したＯＨ基により生じる。すなわち、下記の脱水反応となる。
２Ｍ−ＯＨ → Ｍ−Ｏ−Ｍ＋Ｈ２Ｏ
これはＯＨ基の濃度が高くなければ、脱水反応が生じにくいことを意味する。
【００２９】
したがって、Ｈｆ（ＯＨ）ｘの絶対量が多く、かつＨｆ（ＯＨ）、Ｈｆ（ＯＨ）２に加えてＨｆ（ＯＨ）３やＨｆ（ＯＨ）４もＨｆＳｉＯＮ層５ｂ上に存在する本実施形態の製造方法と異なり、比較例のＰＭＯＳキャパシタの製造方法では、熱処理を行ってもほとんどＯＨ基同士の脱水反応が生じず、生成されたＨ２Ｏによるゲート電極の酸化が生じないため４．３Ｖと小さな仕事関数を示すと考えられる。
【００３０】
次に、上述した本実施形態の製造方法によって、Ｔｉのゲート電極７を形成してＮ２中で３００℃、３０分間の熱処理を行った後、ゲート電極７をゲート電極形状に加工する。そしてこの加工されたゲート電極７をマスクとして、Ｐ型不純物例えばＢ(ボロン)のイオン注入を行い、Ｐ型エクステンション領域１３ａ、１３ｂを形成する（図３）。続いて、ゲート電極７およびゲート絶縁膜５の側部に絶縁体からなるゲート側壁１６を形成する。そして、ゲート電極７およびゲート側壁１６をマスクとして、Ｐ型不純物例えばＢのイオン注入を行い、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深いＰ型不純物領域１４ａ、１４ｂを形成する。その後、活性化熱処理を行い、Ｐ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。
【００３１】
このように、本実施形態の製造方法を用いて、ＨｆＳｉＯＮ層５ｂとの界面のＴｉのゲート電極７側にＴｉＯｘ層（酸化金属層）１１を形成することで、ＰＭＯＳトランジスタのゲート電極の実効仕事関数を増加させることができる。
【００３２】
なお上述した実施形態では、ＨｆＣｌｘとＨ２Ｏの反応でＨｆ（ＯＨ）ｘを形成している。しかし、このＨｆ（ＯＨ）ｘは、高誘電体層５ｂ上に、ハフニウムのアルコキシドＨｆ（ＯＲ）４（Ｒ＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７、Ｃ４Ｈ９）の層や、ハフニウムアミドＨｆ（Ｎ（Ｒ１Ｒ２））４（Ｒ１，Ｒ２＝ＣＨ３、Ｃ２Ｈ５）の層を形成し、加水分解反応などによりＲ、Ｎ、Ｒ１、Ｒ２を除去することにより、形成させても良い。
【００３３】
以上説明したように、本実施形態によれば、素子特性を劣化させることなく、しきい値電圧の低い、金属のゲート電極を有するＰチャネルＭＯＳトランジスタを製造することができる。
【００３４】
（第２実施形態）
本発明の第２実施形態によるＰＭＯＳトランジスタの製造方法について、図４を参照して説明する。
【００３５】
まず、第１実施形態の製造方法と同様に、半導体基板１に設けられたＮ型シリコンのウェル領域２上に、酸化シリコンからなる界面層５ａと、この界面層５ａ上に設けられたハフニア（ＨｆＯ２）からなる高誘電体層５ｃとの積層構造のゲート絶縁膜５を形成する（図４）。
【００３６】
次に、高誘電体層５ｃ上に、スパッタリングによってＨｆ層を形成した。さらにこのＨｆ層を１００℃でＨ２Ｏ２ガスに曝露し、
Ｈｆ ＋ （ｘ／２）Ｈ２Ｏ２ → Ｈｆ（ＯＨ）ｘ
の反応を生じさせて、ハフニアからなる高誘電体層５ｃの表面に約０．５ｎｍのＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６を形成する。その後、Ｔａ２Ｃ膜の堆積を行い、Ｔａ２Ｃ膜からなるゲート電極７ａを形成する。その後、Ｎ２ガス中で３００℃、３０分間の熱処理を施す。このようにして作製したＰＭＯＳキャパシタのＣ−Ｖ特性の測定を行い、フラットバンド電圧の絶縁膜の膜厚依存性からＴａ２Ｃ膜からなるゲート電極７ａの実効仕事関数を算出する。すると、実効仕事関数として約４．７Ｖの値が得られる。このＰＭＯＳキャパシタの構造をＸＰＳとＨＲ−ＲＢＳで評価したところ、Ｔａ２Ｃのゲート電極７ａと、ハフニアからなる高誘電体層５ｃの間に、酸化金属層１１ａ(Ｔａ２ＯｙＣ層１１ａ;Ｏは主にＴａと結合）が形成されていることが確認される（図４）。このＴａ２ＯｙＣ層１１ａは、熱処理の際にＨｆ（ＯＨ）ｘが脱水反応を起こしてＨｆＯ２とＨ２Ｏとが生成される。さらにこのＨ２Ｏが、Ｔａ２Ｃ膜中の、Ｃよりも電気陰性度の小さなＴａと、下記のような反応
Ｔａ２Ｃ ＋ ｙＨ２Ｏ → Ｔａ２ＯｙＣ ＋ｙＨ２↑
をすることで生じたと考えられる。
【００３７】
これに対して、比較例として、Ｈｆ層の形成後、ＨｆＣｌ４、Ｈ２Ｏガスの曝露処理を行わずに、Ｔａ２Ｃ膜の堆積を行ったＰＭＯＳキャパシタを作成する。すなわち、この比較例のＰＭＯＳキャパシタは、本実施形態のＰＭＯＳキャパシタの製造工程において、Ｈｆ層形成、Ｈ２Ｏ２ガスの曝露処理を省いて形成した構成となっている。この比較例のＰＭＯＳキャパシタでは、Ｔａ２Ｃのゲート電極の実効仕事関数を測定すると、約４．２Ｖである。また、この比較例のＰＭＯＳキャパシタでは、Ｔａ２Ｃのゲート電極とハフニアからなる高誘電体層との間には酸化金属層は確認されていない。
【００３８】
すなわち、本実施形態の製造方法を用いて、ハフニアからなる高誘電体層５ｃとの界面
のゲート電極７ａ側に酸化金属層１１ａを形成することで、ＰＭＯＳキャパシタのゲート電極の実効仕事関数を増加させることができる。
【００３９】
次に、上述した本実施形態の製造方法によって、Ｔａ２Ｃのゲート電極７ａを形成してＮ２中で３００℃、３０分間の熱処理を行った後、ゲート電極７ａをゲート電極形状に加工する。その後、第１実施形態で説明した製造工程を用いて、ＰＭＯＳトランジスタを形成することができる。
【００４０】
このように、本実施形態の製造方法を用いて、ハフニアからなる高誘電体層５ｃとの界面のゲート電極７ａ側にＴａ２ＯｙＣ層（酸化金属層）１１ａを形成することで、ＰＭＯＳトランジスタのゲート電極の実効仕事関数を増加させることができる。
【００４１】
なお、本実施形態の製造方法では、Ｈｆ（ＯＨ）ｘ層（酸素含有金属層）６を、Ｈｆ層とＨ２Ｏ２ガスの反応で形成している。しかし、このＨｆ（ＯＨ）ｘ層は、Ｈｆ層をＨ２Ｏ２水溶液やオゾン水に浸漬しても生成させることが可能である。このようにして作製したＨｆ（ＯＨ）ｘ層も、ゲート電極材料膜の形成後に熱処理することで、ゲート絶縁膜との界面のゲート電極側に酸素を導入して酸素含有金属層を形成することにより、ゲート電極の実効仕事関数を増加させることができる。
【００４２】
（第３実施形態）
本発明の第３実施形態によるＣＭＯＳトランジスタの製造方法について、図５（ａ）〜図７を参照して説明する。
【００４３】
まず、図５（ａ）に示すように、半導体基板１に、ＳＴＩ(Shallow Trench Insulator)構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂを形成する。その後、ＳｉＯ２からなる界面層５ａ、酸化ランタン層５ｄ、ＨｆＳｉＯＮからなる高誘電体層５ｂを形成する。
【００４４】
次に、硝酸ハフニウム水溶液をＨｆＳｉＯＮの高誘電体層５ｂ上に塗布し、乾燥させてＨｆ（ＮＯｘ）ｙ（ｘ＝１、２；ｙ＝１〜４）層（酸素含有金属層）６ａをＨｆＳｉＯＮの高誘電体層５ｂ上に形成する（図５（ｂ））。
【００４５】
その後、図６（ａ）に示すように、フォトレジスト１７でＮ型ウェル領域２ａ上のＨｆ（ＮＯｘ）ｙ（ｘ＝１、２；ｙ＝１〜４）層６ａを被覆し、過酸化水素水の浸漬処理を施すことで、Ｐ型ウェル領域２ｂのＨｆ（ＮＯｘ）ｙ層６ａを除去する。さらに、有機溶剤でフォトレジスト１７を剥離した後、Ｔａ２Ｃ膜を堆積して金属ゲート電極７ａを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＨｆ（ＮＯｘ）ｙ層６ａの熱分解反応を生じさせる。これらの処理により、Ｈｆ（ＮＯｘ）ｙ層６ａが酸化ハフニウム層（酸化層）１０に変化すると共に、Ｎ型ウェル領域２ａの高誘電体層５ｂと金属ゲート電極７ａとの界面に、酸素や窒素が含有されたＴａＣ層（酸化金属層）１１ａが形成される（図６（ｂ））。
【００４６】
さらにＳｉＮからなるハードマスク（図示せず）を用いてドライエッチングによってゲート電極７ａをゲート電極形状に加工した後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ａの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ａの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｐ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。
【００４７】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図７に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００４８】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタのゲート電極７ａの実効仕事関数を測定すると、約４Ｖである。一般に、ＳｉＯ２層およびＨｆＳｉＯＮ層からなるゲート絶縁膜上に形成したＴａＣの実効仕事関数は約４．５Ｖである。しかし、本実施形態においては、ＳｉＯ２層（界面層）５ａとＨｆＳｉＯＮ層５ｂと間に酸化ランラン層５ｄが挿入されており、この酸化ランタン層５ｄと、ＳｉＯ２層５ａとの間にダイポールが形成されるため、実効仕事関数の低下が生じている。他方、本実施形態におけるＰＭＯＳトランジスタのゲート電極７ａの実効仕事関数を測定すると、約５．１Ｖであり、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの閾値電圧は、共に０．２Ｖ以下である。
【００４９】
比較例として、Ｈｆ（ＮＯｘ）ｙ層６ａの形成を行わなかった以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタのＨｆＳｉＯＮ層５ｂとゲート電極７ａとの間に、酸化ハフニウム層１０と、酸素や窒素が含有されたＴａＣ層１１ａとが形成されていない構成となり、ＮＭＯＳトランジスタのゲートと同じ構成を有している。この比較例において、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの実効仕事関数を測定する。すると、ＰＭＯＳトランジスタのゲート電極の実効仕事関数はＮＭＯＳトランジスタと同様に約４Ｖを示すとともに、大きな閾値電圧を示す。したがって、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタは適切な仕事関数を有しないものとなる。
【００５０】
以上説明したように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００５１】
本実施形態においては、Ｈｆ（ＮＯｘ）ｙ層６ａは、硝酸ハフニウム溶液を用いて形成したが、例えばＨｆ膜を形成し、ＨＮＯｙ（ｙ＝２、３）水溶液に浸漬しても作製することが可能である。この方法で作製した場合、生成したＨｆ（ＮＯｘ）ｙ層も、電極形成後に加熱することで電極に酸素や窒素を導入して電極の実効仕事関数を増加させることができる。
【００５２】
（第４実施形態）
本発明の第４実施形態によるＣＭＯＳトランジスタの製造方法について、図８（ａ）〜図１０を参照して説明する。
【００５３】
まず、図８（ａ）に示すように、半導体基板１に、ＳＴＩ構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂを形成する。その後、ＳｉＯ２からなる界面層５ａとハフニアからなる高誘電体層５ｃを形成し、さらに酸化ランタン層５ｄを堆積する。
【００５４】
次に、ハフニアからなる高誘電体層５ｃの表面を塩化アルミニウムガスに曝露し、次いでＨ２Ｏガスに曝露することにより塩化物を水酸化物に変化させて、Ａｌ（ＯＨ）ｘからなる酸素含有金属層６ｂを酸化ランタン層５ｄ上に形成する（図８（ｂ））。
【００５５】
その後、図９（ａ）に示すように、フォトレジスト１７でＮ型ウェル領域２ａを被覆し、アンモニア水の浸漬処理を施すことで、Ｐ型ウェル領域２ｂのＡｌ（ＯＨ）ｘ層６ｂを除去する。酸化ランタン層５ｄはアルカリ性の液に溶解しないため、ハフニアの高誘電体層５ｃ上にそのまま残留する。さらに有機溶剤でフォトレジスト１７を剥離した後、ＴｉＮ膜７ｂを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＡｌＯＨｘ層６ｂの脱水反応を生じさせる。これらの処理により、ＡｌＯＨｘ層６ｂが酸化アルミニウム層（酸化層）１０ａに変化すると共に、Ｎ型チャネル領域２ａの高誘電体層５ｃとＴｉＮ膜７ｂとの間にのみ、酸素を含むＴｉＮ層（酸化金属層）１１ｂが形成される（図９（ｂ）参照）。
【００５６】
その後、図１０に示すように、ＴｉＮ膜７ｂ上に多結晶シリコン膜７ｃを堆積する。その後、ＳｉＮからなるハードマスク（図示せず）を用いてドライエッチングによって、ＴｉＮ膜７ｂおよび多結晶シリコン７ｃの積層構造をゲート電極形状に加工し、ゲート電極７ｂ、７ｃを形成する。続いて、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。このとき、Ｎ型ウェル領域２ａおよびＰ型ウェル領域２ｂのゲート電極７ｂ、７ｃの多結晶シリコン７ｃにそれぞれ、ＢおよびＡｓがイオン注入される。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ｂ、７ｃの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ｂ、７ｃの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。このときにも、Ｎ型ウェル領域２ａおよびＰ型ウェル領域２ｂのゲート電極７ｂ、７ｃの多結晶シリコン７ｃにそれぞれ、ＢおよびＡｓがイオン注入される。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｎ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。上記、活性化熱処理によって、酸化ランタン層５ｄのうちの一部のランタンは、ハフニアの高誘電体層５ｃを通って界面層５ａまで拡散する。
【００５７】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図１０に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００５８】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート電極７ｂ、７ｃの実効仕事関数を測定すると、それぞれ約４Ｖ、約５Ｖであり、また両者の閾値電圧はほぼ０Ｖである。
【００５９】
これに対して、比較例として、ＰＭＯＳトランジスタにおいて、Ａｌ（ＯＨ）ｘ層の形成を行わない以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいては、ＰＭＯＳトランジスタの高誘電体層５ｃと、ＴｉＮ膜７ｂとの間に、酸化アルミニウム層（酸化層）１０ａと、酸化金属層１１ｂとが形成されない構成となり、ＮＭＯＳトランジスタと同じゲート構造を有することになる。この比較例のＣＭＯＳトランジスタの実効仕事関数を測定すると、ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタと同様に約５Ｖを示し、大きな閾値電圧を示した。
【００６０】
ＴｉＮ膜の真空仕事関数は約４．５Ｖである。本実施形態のＮＭＯＳトランジスタのゲート電極７の実効仕事関数が約４Ｖである原因は、界面層５まで熱拡散したランタンが誘起するダイポールによると考えられる。他方、本実施形態のＰＭＯＳトランジスタで得られた大きな実効仕事関数は、ゲート絶縁膜との界面に形成された、酸化ＴｉＮ層１１ｂに起因すると考えられる。
【００６１】
このように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００６２】
（第５実施形態）
本発明の第５実施形態によるＣＭＯＳトランジスタの製造方法について、図１１（ａ）〜図１２を参照して説明する。
【００６３】
まず、図１１（ａ）に示すように、半導体基板１に、ＳＴＩ構造の素子分離層３によって分離されたＮ型ウェル領域２ａとＰ型ウェル領域２ｂとを形成する。その後、例えばＳｉＯ２からなる界面層５ａと、酸化ランタン層５ｄと、ハフニアからなる高誘電体層５ｃを形成する。続いて、フォトレジスト１７でＰ型ウェル領域２ｂを被覆した後、半導体基板１を約１００℃に加熱して約２ＭＰａの高圧水蒸気雰囲気に保持したところ、Ｈ２Ｏの内部拡散とＨｆＯ２との下記反応
ＨｆＯ２ ＋ ｙＨ２Ｏ → Ｈｆ（ＯＨ）ｘ
により、Ｎ型ウェル領域２ａのハフニア（ＨｆＯ２）からなる高誘電体層５ｃの表面のみにＨｆ（ＯＨ）ｘ（ｘ＝１〜４）層（酸素含有金属層）６が形成される。
【００６４】
次に、有機溶剤を用いてフォトレジスト１７を剥離した後、ＴｉＮ膜７ｂを堆積して金属のゲート電極７ｂを形成する。そして、Ｎ２中で３００℃、３０分間の熱処理を施すことでＨｆ（ＯＨ）ｘ層６の熱分解反応を生じさせる。これらの処理により、Ｈｆ（ＯＨ）ｘ層６が酸化ハフニウム層（酸化層）１０に変化すると共に、Ｎ型チャネル領域２ａの高誘電体層５ｃ上のゲート電極７ｂのみ、酸素が含有されたＴｉＮ層（酸化金属層）１１ｂが形成される（図１１（ｂ））。
【００６５】
次に、図１２に示すように、ＳｉＮハードマスク（図示せず）を用いたドライエッチングによってゲート電極７ｂをゲート電極形状に加工した後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型エクステンション領域１３ａ、１３ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型エクステンション領域２３ａ、２３ｂを形成する。続いて、絶縁膜、例えばシリコン酸化膜を堆積し、ゲート電極７ｂの側部にのみ絶縁膜を残置するエッチングを行うことにより、ゲート電極７ｂの側部にゲート側壁１６を形成する。その後、Ｎ型ウェル領域２ａにＢをイオン注入するとともにＰ型ウェル領域２ｂにＡｓをイオン注入することにより、Ｎ型ウェル領域２ａにＰ型不純物領域１４ａ、１４ｂを形成するとともに、Ｐ型ウェル領域２ｂにＮ型不純物領域２４ａ、２４ｂを形成する。Ｐ型不純物領域１４ａ、１４ｂは、Ｐ型エクステンション領域１３ａ、１３ｂよりも接合深さが深く、Ｎ型不純物領域２４ａ、２４ｂは、Ｐ型エクステンション領域２３ａ、２３ｂよりも接合深さが深い。その後、活性化熱処理を行い、Ｎ型ウェル領域２ａにＰ型ソース領域１２ａおよびＰ型ドレイン領域１２ｂを形成するとともにＰ型ウェル領域２ｂにＮ型ソース領域２２ａおよびＮ型ドレイン領域２２ｂを形成する。Ｐ型エクステンション領域１３ａおよびＰ型不純物領域１４ａがＰ型ソース領域１２ａを構成し、Ｐ型エクステンション領域１３ｂおよびＰ型不純物領域１４ｂがＰ型ドレイン領域１２ｂを構成する。また、Ｎ型エクステンション領域２３ａおよびＮ型不純物領域２４ａがＮ型ソース領域２２ａを構成し、Ｎ型エクステンション領域２３ｂおよびＮ型不純物領域２４ｂがＮ型ドレイン領域２２ｂを構成する。
【００６６】
その後、層間絶縁膜３０を全面に堆積し、ＣＭＰを用いて層間絶縁膜３０の表面を平坦化し、図１２に示す本実施形態のＣＭＯＳトランジスタを形成する。
【００６７】
このようにして形成した本実施形態におけるＮＭＯＳトランジスタのゲート電極７ｂの実効仕事関数を測定すると、約４Ｖである。ＳｉＯ２層と、ハフニアからなる高誘電体層との積層構造のゲート絶縁膜上に形成したＴｉＮの実効仕事関数は約４．４Ｖである。しかし、本実施形態においては、ＮＭＯＳトランジスタでは、ハフニアからなる高誘電体層５ｃと、ＳｉＯ２からなる界面層５ａとの間に酸化ランラン層５ｄを挿入しており、この酸化ランタン層５ｄとＳｉＯ２層５ａとの間にダイポールが形成されるため、実効仕事関数の低下が生じたと考えられる。
【００６８】
また、本実施形態におけるＰＭＯＳトランジスタのゲート電極７ｂの実効仕事関数は、約５Ｖであり、ＮＭＯＳトランジスタと、ＰＭＯＳトランジスタのしきい値電圧は、共に０．２Ｖ以下である。
【００６９】
これに対して、比較例として、Ｈｆ（ＯＨ）ｘ層６の形成を行わなかった以外は、本実施形態と同じ製造工程を用いてＣＭＯＳトランジスタを形成する。すなわち、この比較例のＣＭＯＳトランジスタにおいて、ハフニアからなる高誘電体層５ｃと、ＴｉＮからなるゲート電極７ｂとの間に、酸化ハフニウム層（酸化層）１０および酸化金属層１１ｂが形成されない構成となり、ＮＭＯＳトランジスタと同じゲート構造を有することになる。この比較例のＣＭＯＳトランジスタの実効仕事関数を測定すると、ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタと同様に約４Ｖを示し、大きな閾値電圧を示した。
【００７０】
このように、本実施形態によれば、ＰＭＯＳトランジスタの閾値電圧を低下させることができる。
【００７１】
上述した実施形態では、Ｈｆ（ＯＨ）ｘ、Ｈｆ（ＮＯｘ）ｙ、Ａｌ（ＯＨ）ｘ等の酸素含有金属層を高誘電体層上に形成し、脱水反応や熱分解反応を生じさせて金属のゲート電極を酸化または窒化させたが、これら以外の金属元素の水酸化物やＮＯｘ含有層（ニトロシル・ニトリル化合物、硝酸エステル)を形成しても、熱処理を施すことで脱水反応や熱分解が生じ、実効仕事関数増加の効果が得られる。但し、熱処理によって、上記酸素含有金属層は、上記金属元素を含む酸化層に変化するが、ゲート絶縁膜の電気膜厚の増加を抑制するためには、上記酸化層はシリコン酸化物よりも誘電率が高いことが好ましい。Ｈｆ、Ａｌ以外で、酸化物の誘電率がシリコン酸化物よりも大きな金属元素としては、Ｚｒ、Ｔｉ、Ｔａ、希土類元素、アルカリ土類元素などが挙げられる。
【００７２】
また上述した水酸化物層やＮＯｘ含有層だけではなく、ＳＯｘ（ｘ＝１〜３）、ΓＯｘ（Γ＝Ｃｌ、Ｂｒ、Ｉ；ｘ＝１＝３）を含む層も、高誘電体層上に形成し、金属のゲート電極を堆積させて熱処理を行うと熱分解反応が生じ、生成した酸素による金属のゲート電極の酸化反応が起きるため、金属のゲート電極の実効仕事関数を増加させることができる。また高誘電体層は、ＨｆＳｉＯＮ層やハフニア（ＨｆＯ２）層に限定されるものではなく、ＨｆＯＮ、ＨｆＡｌＯなどのハフニウム絶縁膜や、Ｚｒ、Ｔｉ、Ｔａ、希土類元素、アルカリ土類元素の酸化膜、酸窒化膜、シリケート膜、アルミネート膜などを用いても良い。
【００７３】
またどのような金属も、酸素と結合することで仕事関数が増加するため、金属のゲート電極はＴｉ、Ｔａ２Ｃ、ＴａＣ、ＴｉＮに限定されず、任意の金属膜に対して本発明の一実施形態を適用することができる。但しゲートファーストでトランジスタを製作する場合には、ソースドレイン活性化の高温工程を経ることから、高温熱処理による膜変化や絶縁膜の絶縁性劣化を生じさせないことが電極材料には求められる。またＣＭＯＳトランジスタを作製する際、製造工程数を少なくするためにはＰＭＯＳトランジスタとＮＭＯＳトランジスタとで電極が同一である必要があり、また閾値制御の観点からは、ＮＭＯＳトランジスタ用の電極には仕事関数の小さな膜を適用すべきである。
【００７４】
他方、一般に仕事関数の小さな金属膜は酸化されやすく、本発明の一実施形態の電極に適用すると大きな仕事関数増加が生じる。これらのことから、本発明の一実施形態を適用する金属ゲート電極としては、Ｔａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素やそれら合金のカーバイド、ナイトライド、シリサイド、窒化シリサイド、ボライドなどであることが好ましい。なお、Ｔａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素の化合物膜が高温で酸素に暴露されると、カーボンや窒素、ボロンなどよりも、電気陰性度の小さないＴａ、Ｎｂ、Ｔｉ、Ｈｆ、Ｚｒ、希土類元素の方が優先的に酸化され、膜の仕事関数が増加する。
【００７５】
また上述した実施形態ではバルクシリコン基板上に形成する平面トランジスタについて説明したが、立体トランジスタやＳＯＩ上のトランジスタ、Ｓｉ以外のチャネル（ＳｉＧｅ、Ｇｅ、ＧａＡｓ等）上に形成したトランジスタに適用しても良い。その他、本発明の趣旨を逸脱しない範囲で、種々変形して適用可能である。
【符号の説明】
【００７６】
１ 半導体基板
２ａ Ｎ型ウェル領域
２ｂ Ｐ型ウェル領域
３ 素子分離層
５ ゲート絶縁膜
５ａ 界面層（ＳｉＯ２層）
５ｂ 高誘電体層（ＨｆＳｉＯＮ層）
５ｃ 高誘電体層（ハフニア層）
５ｄ 酸化ランタン層
６ Ｈｆ（ＯＨ）ｘ層
６ａ Ｈｆ（ＮＯｘ）ｙ層
６ｂ Ａｌ（ＯＨ）ｘ層
７ ゲート電極（Ｔｉ膜）
７ａ ゲート電極（Ｔａ２Ｃ膜）
７ｂ ＴｉＮ膜
７ｃ 多結晶シリコン膜
１０ ＨｆＯｘ層
１０ａ 酸化アルミニウム層
１１ 酸素含有金属層（ＡｌＯｘ層）
１１ａ 酸素含有金属層(Ｔａ２ＯｙＣ層)
１１ｂ 酸素含有金属層（酸素が含有されたＴｉＮ層）
１２ａ Ｐ型ソース領域
１２ｂ Ｐ型ドレイン領域
１３ａ Ｐ型エクステンション領域
１３ｂ Ｐ型エクステンション領域
１４ａ Ｐ型不純物領域
１４ｂ Ｐ型不純物領域
１６ ゲート側壁
１７ フォトレスト
２２ａ Ｎ型ソース領域
２２ｂ Ｎ型ドレイン領域
２３ａ Ｎ型エクステンション領域
２３ｂ Ｎ型エクステンション領域
２４ａ Ｎ型不純物領域
２４ｂ Ｎ型不純物領域
３０ 層間絶縁膜
【特許請求の範囲】
【請求項１】
半導体領域上にゲート絶縁膜を形成するステップと、
第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を前記ゲート絶縁膜上に形成するステップと、
前記酸素含有金属層上に第２金属元素を含むゲート電極膜を堆積するステップと、
前記ゲート電極膜を堆積した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に設けられたＮ型半導体領域およびＰ型半導体領域にゲート絶縁膜を形成するステップと、
前記Ｎ型半導体領域の前記ゲート絶縁膜上にのみ、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を形成するステップと、
前記Ｎ型半導体領域の前記酸素含有金属層上および前記Ｐ型半導体領域の前記ゲート絶縁膜上に第２金属元素を含むゲート電極膜を形成するステップと、
前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１金属元素は、その酸化物が、シリコン酸化物よりも誘電率が高いことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素のハロゲン化物ガスを含む雰囲気に暴露するステップと、
Ｈ２Ｏ雰囲気に暴露するステップと、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素を含む層を前記ゲート絶縁膜上に形成するステップと、
Ｈ２Ｏ２ガス雰囲気曝露、Ｈ２Ｏ２水溶液浸漬、オゾン水溶液浸漬のいずれかを施すステップと、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜は、最表面に前記第１金属元素と同じ金属の酸化物層を含み、
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記酸化物層をＨ２Ｏ雰囲気に暴露するステップ、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記酸素含有金属層はＮＯｘ（ｘ＝１，２）基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素とＮＯｘ（ｘ＝１，２）とを含む化合物の水溶液を前記ゲート絶縁膜上に塗布し、乾燥させるステップ、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項１】
半導体領域上にゲート絶縁膜を形成するステップと、
第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を前記ゲート絶縁膜上に形成するステップと、
前記酸素含有金属層上に第２金属元素を含むゲート電極膜を堆積するステップと、
前記ゲート電極膜を堆積した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に設けられたＮ型半導体領域およびＰ型半導体領域にゲート絶縁膜を形成するステップと、
前記Ｎ型半導体領域の前記ゲート絶縁膜上にのみ、第１金属元素と、ＯＨ基、ＮＯｘ（ｘ＝１，２）基のうち少なくとも一つを含有する酸素含有金属層を形成するステップと、
前記Ｎ型半導体領域の前記酸素含有金属層上および前記Ｐ型半導体領域の前記ゲート絶縁膜上に第２金属元素を含むゲート電極膜を形成するステップと、
前記ゲート電極膜を形成した後、前記酸素含有金属層の熱分解反応或いは脱水反応が生じる温度以上に加熱するステップと、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１金属元素は、その酸化物が、シリコン酸化物よりも誘電率が高いことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素のハロゲン化物ガスを含む雰囲気に暴露するステップと、
Ｈ２Ｏ雰囲気に暴露するステップと、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素を含む層を前記ゲート絶縁膜上に形成するステップと、
Ｈ２Ｏ２ガス雰囲気曝露、Ｈ２Ｏ２水溶液浸漬、オゾン水溶液浸漬のいずれかを施すステップと、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜は、最表面に前記第１金属元素と同じ金属の酸化物層を含み、
前記酸素含有金属層はＯＨ基を含み、前記酸素含有金属層を形成するステップは、
前記酸化物層をＨ２Ｏ雰囲気に暴露するステップ、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記酸素含有金属層はＮＯｘ（ｘ＝１，２）基を含み、前記酸素含有金属層を形成するステップは、
前記第１金属元素とＮＯｘ（ｘ＝１，２）とを含む化合物の水溶液を前記ゲート絶縁膜上に塗布し、乾燥させるステップ、
を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２０６１３７（Ｐ２０１０−２０６１３７Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５３１３０（Ｐ２００９−５３１３０）
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]