【課題】発振周波数が一定なパルス信号を出力可能な発振器を提供する。
【解決手段】コンデンサＣの一方の電極に接続される第１スイッチ素子Ｑ１の開閉状態と、コンデンサＣの他方の電極に接続される第２スイッチ素子Ｑ２の開閉状態とを、コンデンサＣの充放電に応じて変化する端子間電圧に基づいて交互に切り替えて所定の周期を有するパルス信号を出力する発振器１００は、第１スイッチ素子Ｑ１の開閉状態を制御する制御信号を出力する制御信号出力部１０と、第１スイッチ素子Ｑ１の閉状態への移行に応じて、第１スイッチ素子Ｑ１を閉状態にする制御信号の信号レベルを保持する閉信号レベル保持部１１と、第２スイッチ素子Ｑ２の閉状態への移行に応じて、第１スイッチ素子Ｑ１を開状態にする制御信号の信号レベルを保持する開信号レベル保持部１２と、を備える。 （もっと読む）

【課題】出力クロック信号のジッターを低減し、デューティサイクル分解能を改善するための回路の提供。
【解決手段】最小のジッターを備えたクロック信号を合成するためのカウンターは、出力クロックの立ち上がりエッジを入力クロック信号の立ち上がりエッジまたは立ち下がりエッジによりトリガーしなければならないかどうかを決定するために、さらに、出力クロックの立ち下りは、入力クロック信号の立ち下りの立ち上がりエッジまたは立ち下りによりトリガーしなければならないかどうかを決定するために進行中のカウントを分析する。カウンターはＭ／Ｎ：Ｄカウンターとして実施してもよい。このカウンターにおいて、位相アキュムレーターは所定の値と比較され、出力クロック信号の立ち上がりエッジおよび立ち下りを選択する。 （もっと読む）

【課題】パルス信号の周期及びデューティ比を、相互に影響を与えることなく独自に設定可能にしたパルス生成装置を提供すること。
【解決手段】本発明にかかるパルス生成装置は、パルス周期を設定する信号を入力し、パルス周期を制御する周期制御信号を出力する周期設定手段１１を備える。また、パルスのデューティ比を設定するデューティ比設定信号を入力するとともに、周期設定手段において設定されるパルス周期を含む信号を入力し、当該パルス周期とデューティ比設定信号に基づいて、パルスのデューティ比を制御するデューティ比制御信号を生成するデューティ比設定手段１２を備える。さらに、周期制御信号とデューティ比制御信号に基づいて、設定された周期及びデューティ比を有するパルス信号を生成するＰＷＭ出力発生手段１３を備えることを特徴とする。それにより、パルス周期に影響されることなくパルスのデューティ比を決定することが可能である。 （もっと読む）

【課題】リセット動作に要する時間を短縮でき、リセット動作時に発生する雑音を抑制し、高速な繰り返しの入力信号に対応でき、高集積化、低消費電力化できるランプ波形発生方式の遅延回路を提供する。
【解決手段】ランプ波形を発生する遅延発生容量と、一端が第１の初期電圧源に接続され他端が遅延発生容量の他端に接続の第１のスイッチと、一端が第２の初期電圧源に接続され他端が遅延発生容量の他端に接続の第２のスイッチと、一端がチャージ電流源に接続され他端が遅延発生容量の他端に接続の第３のスイッチと、一端がディスチャージ電流源に接続され他端が遅延発生容量の他端に接続の第４のスイッチと、第１のコンパレータと、入力に第１のコンパレータの出力が接続される第１のワンショットと、第２のコンパレータと、入力に第２のコンパレータの出力が接続される第２のワンショットと、遅延出力信号を出力する論理和ゲートとを備える。 （もっと読む）

【課題】温度、プロセス、電源電圧の変動に強く、安定したスケルチ検出信号を出力することができるスケルチ検出回路を提供する。
【解決手段】受信した差動信号ＲＸ＋，ＲＸ−の電位振幅が所定値を超えているときその検出信号Ｖｐをパルスとして出力するピーク検出回路１１と、ピーク検出回路１１から出力する検出信号Ｖｐのパルス幅を差動信号ＲＸ＋，ＲＸ−の少なくとも１周期分延長するパルス幅延長回路１２とを備える。ピーク検出回路１１は、差動信号ＲＸ＋，ＲＸ−に同一のＤＣバイアスを与えた後にその差分に対応する電圧信号Ｖｄａｔａを出力する入力差動増幅回路１１Ａと、入力差動増幅回路１１Ａのほぼレプリカ回路として構成され、参照電圧Ｖｒｅｆ’をレベルシフトしたシフト参照電圧Ｖｒｅｆを出力するレプリカ参照電圧生成回路１１Ｂと、電圧信号Ｖｄａｔａとシフト参照電圧Ｖｒｅｆとを比較して検出信号Ｖｐを出力する電圧比較回路１１Ｃと、を備える。 （もっと読む）

【課題】本発明は、温度特性、電源電圧特性、個体バラツキを吸収し、最適なノンオーバーラップ時間を有する２相クロック信号を確実に生成できる信頼性の高いクロック信号生成装置を提供することを目的とする。
【解決手段】本発明のクロック信号生成装置は、ノンオーバーラップクロック信号を使用する負荷回路において使用される２相クロック信号の遅延時間を可変する可変遅延器と、２相クロック信号におけるＨレベル区間のノンオーバーラップ時間を検出し、ノンオーバーラップ時間に応じた検出信号を出力するノンオーバーラップ検出器と、ノンオーバーラップ検出器からの検出信号に基づいて可変遅延器を制御する制御信号を生成する制御信号生成部と、を備えている。 （もっと読む）

【課題】基準信号を切り替えても発振器を自走状態にさせることの少ない基準クロック補正回路を提供する。
【解決手段】本発明に係る基準クロック補正回路１は、複数の基準信号の各々の安定度が良好であるか否かを判断する複数のクロック安定度検出部２１ａ〜ｃと、複数の基準信号の中で安定度が良好である基準信号を選択基準信号１０２とする基準信号設定部２２と、選択基準信号と基準クロック信号１０１を用いて制御値１０５を算出する発振器制御部１２と、制御値に基づいて基準クロック信号を発振する発振器１３とを有する。 （もっと読む）

【課題】正確なクロック信号を発生させることのできるクロック信号形成回路の提供。
【解決手段】第１トランジスタ７のソース端子７ａは電源電圧Ｖddと接続され、ドレイン端子７ｃは、第３トランジスタ８および直流抵抗９を介して接地されている。第３トランジスタ８のソース端子８ｃと直流抵抗９との間には、基準電圧Ｖｓが印加されている。第２トランジスタ１０は第１トランジスタ７と同特性のＦＥＴであり、そのソース端子１０ａには電源電圧Ｖddが印加されるとともに、ゲート端子１０ｂには第１トランジスタ７のゲート端子７ｂが接続され、さらに、ドレイン端子１０ｃにはコンデンサ１１が接続されている。これにより、コンデンサ１１の充電電流は基準電圧Ｖｓの変動に応じて変化することができる。比較部５には基準電圧Ｖｓおよびコンデンサ１１の電圧が入力され、双方の電圧の間の大小関係が逆転した場合に出力信号が反転する。 （もっと読む）

【課題】発振回路の周波数を広範囲で精度良く制御する方法を提供する。また、標準集積
回路生産プロセスに対して有利な回路を提供する。
【解決手段】本発明の回路は第１極性を有する第１電流および第２電流と、第１極性と反
対の第２極性を有する第３電流を受信するキャパシタを含む。回路はバイアス入力を受信
する第１回路と、粗制御入力を受信する第２回路と、微制御入力を受信する第３回路をさ
らに含む。第１回路はさらにバイアス入力に応答して第１電流を提供する。第２回路はさ
らに、第２電流が一般的にゼロから第１電流の大きさの倍数までの大きさを有し、粗制御
入力に応答して第２電流を提供する。第３回路はさらに、キャパシタが微制御入力で決定
されたしきい値電圧を超える電圧を有する時に第３電流を提供する。 （もっと読む）

【課題】簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することを課題とする。
【解決手段】イネーブル信号に応じて発振信号を生成する発振器（１０５）と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ（１０６）と、前記カウントされた発振数及びリファレンス数を比較する比較器（１０７）とを有することを特徴とする発振装置が提供される。 （もっと読む）

【課題】クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。
【解決手段】本発明のクロック信号発生装置は、単一の周波数成分からなる第１クロック信号を出力する信号発生部と、上記第１クロック信号の振幅値内に設定された複数の閾値と上記第１クロック信号の瞬時値とをウインドコンパレータによって比較して第１クロック信号の位相を判別し、この位相角度に対応して信号の立ち上がり又は立ち下がりを決定して第２クロック信号を形成する位相角度検出部と、を備える。 （もっと読む）

【課題】シングル・チャンネルの抵抗・容量可変ＲＣ発振器を提供する。
【解決手段】抵抗・容量可変ＲＣ発振器は、発振器の入力端に設置される抵抗・容量選択スイッチと、抵抗出力端と、容量出力端と、第１端が抵抗・容量選択スイッチに接続されて、第２端が抵抗出力端にフローティングする少なくとも一つの抵抗スイッチと、第１端が抵抗・容量選択スイッチに接続されて、第２端が容量出力端にフローティングする少なくとも一つの容量スイッチと、を備えてなるものであり、抵抗・容量選択スイッチによって、どの抵抗スイッチの第２端を抵抗出力端に接続する、及びどの容量スイッチの第２端を容量出力端に接続するかを選択して、抵抗出力端と容量出力端に異なる組み合わせの抵抗・容量出力値を発生させる。 （もっと読む）

【課題】コストがかかる、温度と作製プロセスの変動と共に変化しない正確な値を有する集積抵抗器を実装しないようにする。
【解決手段】電流に応答するパルス幅変調信号を提供する装置および方法が開示される。本発明の態様による回路は、第１の持続時間中に第１の電流をコンデンサの第１の電圧に変換するための、また、第２の持続時間中に、第１の電圧を第２の電圧に変化させるように第２の電流を放電するためのコンデンサを含む。比較器も含まれており、入力電流に応答して周期出力信号のパルス幅を変化させるために、第２の持続時間中にコンデンサの電圧を基準電圧と比較するようにコンデンサの出力に結合される。 （もっと読む）

【課題】温度、プロセス、電源電圧の変動に強く、安定したスケルチ検出信号を出力することができるスケルチ検出回路を提供する。
【解決手段】スケルチ検出回路は、差動信号の電位振幅が、スケルチレベルを超えているかどうかを検出し、その検出信号を出力するピーク検出回路と、検出信号のパルス幅を、そのパルス幅の時間を含めて、差動信号のデータの１周期分の時間以上の時間だけ延長するパルス幅延長回路とを備える。ここで、ピーク検出回路は、差動信号の電位振幅に応じた電位を持つ第１および第２の信号を出力する入力アンプ回路と、入力アンプ回路と同一構成であり、スケルチレベルに相当するリファレンス電圧に応じた電位を持つ第３および第４の信号を出力するレプリカアンプ回路と、第１および第２の信号に応じて流れる合成電流と第３および第４の信号に応じて流れる固定電流とを比較し、その電流差に応じて、差動信号の電位振幅がリファレンス電圧を超えているかどうかを表す検出信号を出力する電流比較回路とを備える。 （もっと読む）

【課題】クロック生成装置において、リングオシレータが高温になるのを抑える。
【解決手段】クロック生成装置１０は、リングオシレータ１３の出力信号を割り算器１９が算出した分周比で分周する第一分周器２１と、第一分周器の出力信号をニ分周する第二分周器２３と、リングオシレータの出力信号のパルス数を所定時間計測するカウンタ１５，２５と、割り算器と、比較器２９とを備える。割り算器は、第一分周器からの出力信号が、所定周波数のクロック信号となるよう第一分周器に設定する分周比を演算する。一方、比較器は、カウンタのカウント値と閾値とを比較し、カウント値が閾値以上である場合、第二分周器に入力するイネーブル信号をオフにして、第二分周器の分周機能をオフし、カウント値が閾値未満である場合には、イネーブル信号をオンにして、第二分周器の分周機能をオンにする。これにより、リングオシレータが高温の時、クロック周波数を半減させる。 （もっと読む）

【課題】回路構成が複雑になることがなく、動作範囲を大きくすることができる電圧制御発振器および電圧制御発振方法を提供する。
【解決手段】電圧制御発振器１は、フリップフロップを構成するＮＡＮＤゲート３と、オペアンプ１７、抵抗５〜１３およびキャパシタ１５を備え当該オペアンプ１７の反転端子に制御電圧を印可するブートストラップ回路とによって、当該制御電圧と発振周波数とを比例させるものにおいて、ＮＡＮＤゲート３の出力路と、オペアンプ１７の非反転端子との間に、当該非反転端子から帰還した電圧が当該ＮＡＮＤゲート３の閾値以下になったか否かに基づいて、キャパシタ１５に電荷を充電するかキャパシタ１５から電荷を放電するか否かを決定するダイオード２１を設けた。 （もっと読む）

【課題】ハーフブリッジ構成で接続された、ハイ側とロー側のＭＯＳＦＥＴのようなスイッチング素子（５０，５２）を駆動する自励発振回路を提供する。
【解決手段】この回路は、持続時間すなわち幅を変える交互に切り替わるゲートパルスを提供することによりスイッチング素子（５０，５２）を交互にターンオンする。そのパルスは、相互誘導を防止するため、デッドタイムにより分離される。起動されると、パルスは最小持続時間のゼロから最大持続時間に増加し、デッドタイムの持続時間は同時にその最小持続時間に減少し、ソフトスタートを与える。その回路は、各サイクルが、立ち上がり部分と、続いてロー部分に向かう立ち下がりエッジとを含む周期信号を供給するため、発振器（６０）を含む。参照回路（９０）は、可変参照信号を供給する。比較器（１００）は、周期信号と可変参照信号とに対して応答し、そのパルス幅が参照信号に比例するパルス出力信号を供給する。 （もっと読む）

【課題】高機能化、多機能化及び付加価値化を実現した半導体装置の提供を課題とする。
【解決手段】基板上に、正確な周波数の信号を出力する回路（フェーズ・ロックド・ループ回路、ＰＬＬ回路）を設けた半導体装置を提供する。ＰＬＬ回路は、供給される信号を基に、一定の倍率の周波数の信号を出力する回路である。ＰＬＬ回路は、位相比較器、ループフィルタ、電圧制御発振器及び分周器を含む。基板上にＰＬＬ回路を設けることにより、高機能化、多機能化及び高付加価値化を実現することができる。 （もっと読む）

【課題】電源電圧が変動した場合にも、発振周波数の変動を少なくすることができる、抵抗とキャパシタを用いた発振回路を提供する。
【解決手段】第１定電流が流される抵抗回路で基準電圧を発生する一方、第１定電流に比例する第２定電流で充電されるキャパシタ回路で充電電圧に応じた比較電圧を発生する。その比較電圧が基準電圧を超えるときに検出信号を発生する。その検出信号に応じてオンするスイッチ回路により、キャパシタ回路の電荷を放電する。同時に、検出信号の幅を、パルス幅伸張回路により拡げる。そして、その伸張パルスに基づいて、発振パルス生成回路により、発振パルスを生成する。 （もっと読む）

入力及び出力を有するインバータを具備する、温度補償された集積ＲＣ発振回路。ＲＣ網は、前記インバータと、比較器の対との間に接続されている。第１比較器は、第１基準電圧に接続された反転入力と、前記ＲＣ網に接続された非反転入力と、出力とを具備する。第２比較気は、前記ＲＣ網に接続された反転入力と、第２談笑電圧に接続された非反転入力と、出力とを具備する。セット・リセット・フリップフロップは、前記第１比較器の出力に接続されているセット入力と、前記第２比較器の出力に接続されているリセット入力と、前記インバータの入力に接続されている出力とを具備する。前記比較器の差動増幅器は、各々ミラー接続されたｐチャネルＭＯＳトランジスタを制御する、ダイオード接続されたｐチャネルＭＯＳトランジスタを具備し、前記ｐチャネルＭＯＳトランジスタのチャネル幅は、前記ダイオード接続されたｐチャネルカレントミラートランジスタの幅より狭い。
（もっと読む）