【課題】周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムを提供する。
【解決手段】周波数を記憶する装置（１００）であって、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータ（１０２）と、前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間の接続されたメモリスタ（１０４）とを有することを特徴とする装置（１００）。 （もっと読む）

【課題】積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避する。
【解決手段】積分回路７の積分用コンデンサＣ１の一方の端子および接地電位が与えられる電源線６の間には第３スイッチＳＷ３が接続される。第１コンパレータＣＰ１は、電圧Ｖｏおよび最大値規定電圧Ｖth2を比較する。第２コンパレータＣＰ２は、電圧Ｖｏおよび最小値規定電圧Ｖth1を比較する通常状態と電圧Ｖｏおよび飽和検出電圧Ｖth3を比較する飽和検出状態とを切替可能に構成されている。制御ロジック１３は、第２コンパレータＣＰ２を、積分回路７が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。制御ロジック１３は、比較信号Ｓｃ２に基づいて電圧Ｖｏが電圧Ｖth3に達すると第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する。 （もっと読む）

【課題】高精度発振が必要な場合には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な場合には発振回路の消費電流を低減することができる発振回路を提供する。
【解決手段】発振回路は、温度依存性が調整された出力電圧を出力するバンドギャップ回路と、第１の可変抵抗を備え、バンドギャップ回路から出力された出力電圧を第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を出力する電圧−電流変換回路と、第２の可変抵抗、容量及び比較部を備え、第２の可変抵抗の抵抗値と容量の容量値とに基づく発振周波数で発振すると共に、比較部が電圧−電流変換回路から入力されたバイアス電流の電流値に応じて動作するＣＲ発振回路と、を備える。 （もっと読む）

【課題】発振器の出力端子間に直接寄生する容量Ｃparaの大きさが無視できない場合でも温度特性を補償する発振器及び発振器を内蔵する半導体集積回路装置を提供する。
【解決手段】インダクタンス素子Ｌと、容量素子Ｃと、増幅器３０と、をそれぞれ第１の端子と第２の端子との間に並列に接続し、インダクタンス素子と容量素子とによって生じる共振を増幅器によって増幅し、第１の端子と第２の端子とから出力する発振器であって、第１の端子と第２の端子との間にインダクタンス素子の寄生抵抗Ｒ_Ｌより抵抗値の大きな第１の抵抗素子Ｒｃが第１の端子と第２の端子との間に容量素子と直列に接続されている。 （もっと読む）

【課題】巨大磁気抵抗効果接合部を有する発振回路を提供する。
【解決手段】巨大磁気抵抗効果を有する接合部を基盤とした発振器。発振器は電流が横断する巨大磁気抵抗効果を有するｎ個（ｎは、１以上の整数）の基本接合部のグループを２つ備え、２つのグループ各々における接合部は直列接続され、かつそれぞれの主電流（Ｉ_０）によってエネルギーを得、両グループの端子の両端間の電圧が加算されることにより発振回路の出力Ｓにおいて電圧を供給する。第１のグループの１個以上の接合部の端子の両端間の電圧は位相比較器ＰＨＣの第１の入力Ｅ１に印加され、他方のグループの１個以上の接合部の端子の両端間の電圧は位相比較器の別の入力Ｅ２に印加される。位相比較器は２つの出力Ｓ１、Ｓ２において、入力に印加された電圧間の平均位相差によって決まる同じ振幅で逆符号の二次電流＋ｉ、−ｉを供給する。 （もっと読む）

【課題】安定したクロック信号を生成可能な発振回路を提供する。
【解決手段】発振回路は、第１の比較回路と、第２の比較回路と、第１の電圧制御回路と、第２の電圧制御回路と、クロック生成回路を備える。第１の比較回路は、第１の電圧と第１の閾値電圧とを比較して、第１の比較結果を生成する。第２の比較回路は、第２の電圧と第２の閾値電圧とを比較して、第２の比較結果を生成する。第１の電圧制御回路は、前記第１の比較結果が変化するタイミングに同期して前記第１の電圧を第１の電圧値だけ減少させ、その後、前記第２の比較結果が変化するタイミングに同期して前記第１の電圧を上昇させる。第２の電圧制御回路は、前記第２の比較結果が変化するタイミングに同期して前記第２の電圧を第２の電圧値だけ減少させ、その後、前記第１の比較結果が変化するタイミングに同期して前記第２の電圧を上昇させる。 （もっと読む）

【課題】起動時にＴＤＣにキャリブレーション処理を加えることで、時間分解能のばらつきが発生することを防ぎ、合わせて、遅延用の素子の冗長度を減らすことで回路規模の増大を防ぐ手段を提供する。
【解決手段】電源投入時等に多相発振器型ＴＤＣであるＰＤＣ＿ｃ及びバーニア型ＴＤＣであるＰＤＣ＿ｆのキャリブレーションを実行する。キャリブレーション時にはＰＤＣ＿ｆに入力するタイミング入力を参照クロックＣＬＫ＿ＲＥＦからＤＣＣＯの出力信号のうち一つを選択する。またデータは、先のＤＣＣＯの出力信号に隣接し、位相が進んだ出力信号とし、その間の遅延を導出する。これを全出力信号繰り返すことで、ＤＣＣＯの出力信号1周期を導出する。 （もっと読む）

【課題】デューティ比を変化させることができる新規な発振回路およびそれを用いた半導体装置を提供する。
【解決手段】一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、比較回路の一方の入力端子に電気的に接続された容量素子と、容量素子を充放電する充放電回路と、を有し、充放電回路は、第１の電流源回路と、第２の電流源回路と、を有し、第１の電流源回路の電流値および第２の電流源回路の電流値はそれぞれデジタル制御信号により制御可能である。 （もっと読む）

【課題】集積回路上に構成可能で、容量可変比率が大きくかつＱ値が高く、ＶＣＯを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。
【解決手段】下部電極を共通接続した複数のＭＯＳ型容量素子（CM1〜CMn）と、該複数のＭＯＳ型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量（C1〜Cn）と、これらのＭＯＳ型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段（VB1〜VBn及び抵抗）により構成され、前記複数のＭＯＳ型容量の共通接続された下部電極に制御電圧を加える。 （もっと読む）

【課題】 縦積みトランジスタ回路型のミキサ回路や、高速且つ高分解能のＤＡＣを必要とせず、占有面積及び消費電力を低減可能な位相変調回路を提供する。
【解決手段】 シンボル生成部１１は、デジタルベースバンド信号から複数のシンボルのうち１つに対応する信号を生成する。差動リング発振器１２は、一定の角度位相した複数の信号を発生する。位相選択ミキサ１３は、シンボル生成部から出力される選択信号に基づき、差動リング発振器から出力される複数の信号から１つの信号を選択する複数の第１のスイッチ回路と、シンボル生成部から出力される選択信号に基づき、差動リング発振器から出力される複数の信号から第１のスイッチ回路により選択された信号から一定角度進んだ信号と遅れた信号を選択する複数の第２のスイッチ回路とを含み、合成回路１４は、位相選択ミキサから出力される複数の信号を合成する。 （もっと読む）

【課題】小面積で広帯域特性及び低位相雑音特性を得ることが可能な同期回路を提供する。
【解決手段】位相検出器１１は、参照信号と帰還信号との位相差を検出する。電圧生成器１２，１３は、位相検出器の出力信号に基づき電圧を発生する。パルス発生器１６は、参照信号に基づきパルス信号を生成する。電圧制御発振器１４は、パルス信号に同期して、発振信号を発振する。分周器１５は、電圧制御発振器からの信号を分周し、帰還信号を生成する。電圧制御発振器１４は、電圧発生回路から供給される電圧レベルをシフトするレベルシフト回路１４ｃと、電圧発生回路からの電圧とレベルシフト回路からのレベルシフトされた電圧により駆動される複数のインバータ回路１４ａ、１４ｂからなるリング発振器とにより構成され、インバータ回路の１つにパルス信号が供給される。 （もっと読む）

【課題】ループフィルタの容量値を抑え、且つ動作を安定させることが可能なＰＬＬ回路を提供することを目的としている。
【解決手段】入力信号の位相と電圧制御発振回路の出力信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じて充放電電流を生成するチャージポンプ回路と、前記チャージポンプ回路の出力を平滑し第一の制御電圧を生成するループフィルタと、前記ループフィルタから出力される前記第一の制御電圧を所定の電圧になるよう第二の制御電圧を生成する制御電圧生成回路と、を備え、前記第一の制御電圧と前記第二の制御電圧とが前記電圧制御発振回路に入力される。 （もっと読む）

【課題】レベルシフト回路を必要としない無安定バイブレータ回路を用いたパルス幅変調回路を提供する。
【解決手段】パルス幅変調回路１内のコンパレータＣＯＭＰａは上側のレベル変動範囲を決定する電圧Ｖcc，Ｖａ（＜Ｖcc）で駆動され、コンパレータＣＯＭＰｂは下側のレベル変動範囲を決定する電圧Ｖｂ，Ｖss（＜Ｖｂ）で駆動される。コンデンサＣａの一方端はスイッチ回路Ｓｗａにより電圧Ｖcc，Ｖａのいずれかに設定され、コンデンサＣｂの一方端はスイッチ回路Ｓｗｂにより電圧Ｖｂ，Ｖssのいずれかに設定される。スイッチ回路ＳｗａはコンパレータＣＯＭＰｂの出力レベルが「Ｖｂ」のとき、コンデンサＣａの一方端を電圧Ｖccに設定し、「Ｖss」のとき、電圧Ｖａに設定するように切り換えられる。スイッチ回路ＳｗｂはコンパレータＣＯＭＰａの出力レベルが「Ｖcc」のとき、コンデンサＣｂの一方端を電圧Ｖssに設定し、「Ｖａ」のとき、電圧Ｖｂに設定する。 （もっと読む）

【課題】リングオシレータ回路において、確実な発振動作を実現する。また、発振周波数の可変範囲の拡大を実現する。
【解決手段】例えば、リングオシレータ回路を複数段の差動増幅回路ＤＡＭＰ＿Ａで構成し、ＤＡＭＰ＿Ａの差動対（ＭＮ１およびＭＮ２）の入力ノード（ＩＴおよびＩＢ）にそれぞれＭＯＳトランジスタ（ＭＮ＿ＬＩＭ１およびＭＮ＿ＬＩＭ２）を付加し、当該トランジスタのゲートをそれぞれ制御するゲート制御回路ＧＣＴＬ＿Ｔ，ＧＣＴＬ＿Ｂを設ける。ＧＣＴＬ＿Ｔ，ＧＣＴＬ＿Ｂは、モード３において、ＭＮ＿ＬＩＭ１，２を振幅制限用のリミッタ回路として機能させ、モード２において、当該リミッタ回路をオフに制御し、モード１において、当該リミッタ回路を利用して発振起動を行う。 （もっと読む）

【課題】 発振周波数の可変幅が大きい電圧制御発振器を実現する。
【解決手段】 リング発振器を差動インバータで構成し、テイル電流と負荷電流を制御する。
差動インバータの出力をＰＭＯＳトランジスタとＮＭＯＳトランジスタでスイッチングし、出力電圧をクリッピングトランジスタで制限する。
出力振幅を反転増幅回路によって与えられる周波数制御電圧に応じて変化させる。 （もっと読む）

【課題】簡単なデューティサイクル制御と、広い周波数レンジと、簡単な周波数調整構成と、低消費電力を備え、集積回路に組み込まれ、且つ、その集積回路を複雑にすることのない多相出力を有する可変周波数多相発振器を提供する装置および方法を提供すること。
【解決手段】多相信号を供給するための可変周波数多相発振器が開示される。この可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器のそれぞれは、電流供給部、キャパシタ、コンパレータ、スイッチ、及び論理ユニットを備える。上記複数の遅延セルは、大きな周波数レンジの範囲内で相が相関性を有する多相信号を発生させる。上記多相信号の周波数とデューティサイクルは調整可能である。 （もっと読む）

【課題】電源ノイズにより遅延時間が影響を受けにくい遅延回路及び遅延回路を用いた電圧制御発振回路を提供する。
【解決手段】第１及び第２の電源端子と一対の差動信号入力端子と一対の差動信号出力端子とを備え、一対の差動信号入力端子から入力した信号を遅延させて一対の差動信号出力端子から出力する遅延部と、電流制御端子により制御された電源電流を遅延部の第１の電源端子と第２の電源端子との間に流すように制御する電流制御部と、第１及び第２の電源端子の電圧が一定の電圧になるように制御する電圧制御部と、を備える。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】周波数を高精度でスイープ可能なオシレータ回路を提供する。
【解決手段】スイープ機能付きオシレータ回路１００において、第１カウンタ１０は、基準クロックＲＥＦＣＬＫをデジタルの第１設定信号Ｓ１に応じた回数カウントし、カウント完了を契機としてアサートされる第１カウント完了信号Ｓ３を生成する。Ｄ／Ａコンバータ１４は、デジタルの第２設定信号Ｓ２をアナログの制御電圧Ｖ２に変換する。ＶＣＯ２０は、制御電圧Ｖ２に応じた周波数で発振する。ＶＣＯ２０は第１カウント完了信号Ｓ３がアサートされるとリセットされる。出力合成部３０は、ＶＣＯ２０の出力信号Ｓ５を受け、オシレータ回路１００の出力信号Ｓｏｕｔを生成するとともに、第１設定信号Ｓ１、第２設定信号Ｓ２を生成する。 （もっと読む）

【課題】低電圧で広帯域の動作が可能であり、回路面積の縮小が可能な高周波信号生成回路を提供する。
【解決手段】信号発生回路１３は、出力信号の周波数と同一の周波数の信号を発生する。遅延手段１４は、複数の遅延回路１７を有し、信号発生回路１３により発生された信号を遅延する。選択手段１５は、複数の遅延回路１７の出力信号を選択する。合成手段１９は、選択手段１５により選択された信号を合成し、出力信号を出力する。制御手段１２は、出力信号の波形形状を設定するデータ、及び出力信号の少なくとも振幅、位相及び周波数を設定する制御信号に基づき、選択手段１５を制御する。 （もっと読む）