【課題】同一のクロック信号を複数の半導体集積回路に分配する場合において、基板のアートワークの自由度を高めつつパワーオンリセット機能を安価に実現できる情報処理装置と、このような情報処理装置に組み込まれる半導体集積回路とを、提供する。
【解決手段】情報処理装置１０に組み込まれるＡＳＩＣ１４の内部のリセット回路モジュール１４ｂは、定電圧電源ユニット１１からの電気の電圧を監視するとともに、電圧がリセット電圧を超過した後、ＣＰＵ１３及び他ＩＣ１５内のＰＬＬ回路モジュールのロックアップ時間以上の一定時間だけ待機してからＣＰＵ１３及び他ＩＣ１５並びに内部回路モジュール１４ａへメインリセット信号を出力する。 （もっと読む）

【課題】 電源立ち上げ時のレベル逆転をマスクし、リセットの信頼性を高める。
【解決手段】 電源レベル検出部２３は、電源分圧Ｖｄと参照電圧Ｖｆとを比較して、リセット解除を開始すべき電源レベルＬの検出を行う。定電流生成部２４は、電源電圧Ｖが電源レベルＬに到達したら、コンデンサＣを充電させる一定電流Ｉを生成する。リセット部２５は、一定電流Ｉで充電されるコンデンサＣの端子電圧Ｖｃが参照電圧Ｖｆを下回ればリセットを行い、参照電圧Ｖｆを上回ればリセット解除を行う。マスク処理部２６は、電源の立ち上げまたは低位レベルから回復する際に、電源電圧Ｖが電源レベルＬに到達していないにもかかわらず、参照電圧Ｖｆが電源分圧Ｖｄを下回る逆転状態が生じた場合は、逆転状態をマスクし、逆転状態が解消したらマスク解除を行うためのマスク信号ＭＳＫを生成する。放電制御部２７は、マスク信号ＭＳＫによってコンデンサＣを強制放電する。 （もっと読む）

キャパシタ（４）、キャパシタ（４）に直列接続された強誘電体キャパシタ（６）、出力端子（１１）、出力端子（１１）を接地するキャパシタ（１０）、電源電圧供給端子（１３）、電源電圧供給端子（１３）と２つのキャパシタ（４，６）の接続ノード（Ｎ１）とを接続するスイッチ（１）、及び接続ノード（Ｎ１）と出力端子（１１）とを接続するスイッチ（９）を備え、第１の期間において、スイッチ（１）及び（９）がオフ状態にされた状態で、端子（３）が接地されると共に端子（７）に電源電圧が供給され、第２の期間において、端子（３）に電源電圧が供給され、且つスイッチ（９）がオン状態にされ、第３の期間において、スイッチ（９）がオフ状態にされ、スイッチ（１）がオン状態にされ、且つ端子（７）が接地され、第４の期間において、端子（７）に電源線圧が供給され、前記第１の期間から前記第４の期間までが順に繰り返される、電圧発生回路。
（もっと読む）

【課題】 定電流回路におけるスタートアップ回路において、広温度範囲で動作するスタートアップ回路を実現する。
【解決手段】 電源とＰＭＯＳトランジスタ１０５のソース間にコンデンサ１０２を設ける事で、電流パスを直流的に完全切断する構成とし、高温時のＰＭＯＳトランジスタ１０５のリークによる、定電流回路の定電流値ずれを防止する。 （もっと読む）

【課題】チャージポンプ回路の出力電圧をＰＷＭ方式のフィードバック制御により安定に制御する。
【解決手段】直列に接続された第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２と、第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２の接続点に第１の端子が接続されたコンデンサＣ１と、クロックＣＬＫに応じたランプ電圧を発生する積分回路２１と、前記ランプ電圧と第２の電荷転送用ＭＯＳトランジスタＭ２からの出力電圧Ｖｏｕｔに応じた電圧とを比較する比較器１５と、前記クロックＣＬＫを１／２分周する分周器２２と、前記分周器２２の分周出力に応じて前記比較器１５の出力をマスクするナンド回路１６と、を備え、前記ナンド回路１６の出力を前記コンデンサＣ１の第２の端子に印加する。 （もっと読む）

本発明は、ＭＯＳＦＥＴ装置（１０）を提供し、このＭＯＳＦＥＴ装置（１０）は、ボディダイオード構造（２２）を有し、またこのボディダイオード構造（２２）に関連する逆回復過渡信号を減少させるために、このボディダイオード構造（２２）の逆回復中にそのＭＯＳＦＥＴ（１２）のゲートに選択的に印加されるバイアス電圧を供給するように構成されるバイアス手段を供給され、このバイアス手段は、その装置（１０）のゲートパス内に配置されるダイオード素子（１６）を有する。
（もっと読む）

【課題】 過電流の際に，その原因に応じて，過剰にならない適切な対処ができるようにしたスイッチング電源装置を提供すること。
【解決手段】 元電源１からの電流供給を出力トランジスタ２でスイッチングし，コイル３およびコンデンサ４で平滑化して負荷５，６に供給するスイッチング電源装置において，出力トランジスタ２の出力電流による検出電圧を，コンパレータ１１，１２で２水準の基準値と比較することとした。そして，検出電圧が第１の基準値に達してから第２の基準値に達するまでの間に限り，カウンタ２２でカウントすることとした。そして，カウンタ２２が第１の基準時間に達しないうちに検出電圧が第２の基準値に達した場合には，電流供給を停止することとした。また，検出電圧が第２の基準値に達しないうちにカウンタ２２が第２の基準時間に達した場合には，デューティ比の低下および負荷６の遮断を行うこととした。 （もっと読む）

【課題】複数の負荷回路を備えた回路で短絡接地が発生した場合に、短絡接地の発生した負荷回路のみを即時に遮断し、その他の負荷回路を継続して動作させることのできる半導体スイッチの制御装置を提供する。
【解決手段】半導体スイッチとしてのＭＯＳＦＥＴを備えた複数の負荷回路と、各負荷回路と直流電源ＶＢとを連結する電源配線２１とを備え、短絡接地が発生した際にＭＯＳＦＥＴを遮断する機能を具備した半導体スイッチの制御装置において、電源配線２１に発生する逆起電力を検出する逆起電力検出回路１２を有し、各負荷回路は、ＭＯＳＦＥＴの両端電圧ＶDSを検出するＶDS検出回路１３と、ＶDS検出回路にて、電圧ＶDSが所定のレベル以上となったことが検出され、且つ、逆起電力検出回路により、電源配線に所定の閾値以上の逆起電力Ｅ１が発生していると判断された際に、ＭＯＳＦＥＴを遮断する制御を行う制御手段１７とを備えたことを特徴とする。 （もっと読む）

【課題】 入力信号の変化時におけるＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの同時導通による貫通電流が発生しても、駆動回路の動作不安定を防止することができるＣＭＯＳ駆動回路を提供する。
【解決手段】 ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタ１３とＰチャネルＭＯＳトランジスタ２４の間に、ソース電位に応じてオン状態とオフ状態が自動的に切り替わるＮチャネルＭＯＳトランジスタ１４とＰチャネルＭＯＳトランジスタ２５を直列に挿入することにより、プッシュプル回路を構成するＭＯＳトランジスタ１２，２３のゲート・ソース間電圧を素子耐圧以下に抑え、かつ過渡的にＮチャネルＭＯＳトランジスタ１３，１４とＰチャネルＭＯＳトランジスタ２４，２５が共にオン状態となり貫通電流が流れた際のバイアス電圧の電圧変動を防止でき、安定したスイッチング素子の駆動を可能とする。 （もっと読む）

【課題】 表示パネルの駆動回路の更なる小型化を阻むことなくその信頼性を更に向上させ、特にゲートラインの電位を更に長期間、安定に調節することで、表示装置の高画質を更に長期間、維持できるシフトレジスタ、を提供する。
【解決手段】 第一のプルアップ駆動制御部(51)が前のステージからゲート信号(GOUT_M-1)を受信し、それと同期して制御信号(CNTR_M)を出力する。プルアップ駆動部(53)は制御信号(CNTR_M)に応じて第一のクロック信号(CLK)をゲート信号(GOUT_M-1)として出力端子(OUT)を通してゲートラインに送出する。プルダウン駆動部(54)は第二のクロック信号(CKB)に応じて出力端子(OUT)に接続されたゲートラインを非活性化させる。そのとき、特にプルダウントランジスタ(Td)が第二のクロック信号(CKB)に応じてオンオフする。 （もっと読む）

【課題】短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供する。
【解決手段】直流電源ＶＢと負荷１１との間に配置されたＭＯＳＦＥＴ（Ｔ１）を制御することにより負荷１１のオン、オフを制御すると共に、短絡電流が流れた際にＭＯＳＦＥＴ（Ｔ１）を保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、ＭＯＳＦＥＴ（Ｔ１）と、直流電源ＶＢとを結ぶ第１の配線に発生する逆起電力Ｅ１が閾値電圧よりも大きいか否かを判定する逆起電力検出回路１３と、逆起電力検出回路１３にて、逆起電力Ｅ１の大きさが閾値電圧よりも大きいと判定された際に、ＭＯＳＦＥＴ（Ｔ１）をオフとする制御を行う制御回路１２とを備える。 （もっと読む）

【課題】 チップ面積の増大を抑制し、且つアナログ・デジタル混在ＬＳＩにおける電源投入時でのロジック部の初期化を迅速に安定して行う。
【解決手段】 パワーオン・リセット回路１は、スタートアップ部４及びバンドギャップリファレンス発生部５からなるバンドギャップリファレンス回路２と、検出器３から構成されている。パワーオン・リセット回路１の動作は、まず、電源投入されると電源がスタートアップ部４及びバンドギャップリファレンス発生部５に供給される。次に、スタートアップ部４は動作を開始し、バンドギャップリファレンス発生部５にスタートアップ信号を出力する。続いて、バンドギャップリファレンス発生部５は、スタートアップ信号を入力し、回路動作をしてスタートアップ部４及び検出器３に検出信号を出力する。この検出信号を入力した検出器３はリセット信号をロジック部７に出力する。 （もっと読む）

【課題】 パワーダウン時のパワーダウンリセット信号のタイミング制御を容易にし、繰り返し電源をオン／オフした時の起動不良を防ぐことを課題とする。
【解決手段】 リセット回路は、電源検出回路とパワーダウン検出回路と出力回路とを有する。電源検出回路は、パワーオン及びパワーダウン時に電源電圧（ＶＤＤ）に応じた第１の電圧が第１のしきい値より大きいと第１の信号を出力し、低いと第２の信号を出力する。パワーダウン検出回路は、パワーダウン時に第２の信号が出力された後、電源電圧（ＶＤＤ）に応じた第２の電圧が第２のしきい値より小さくなると第３の信号を出力する。出力回路は、パワーオン時に第１の信号が出力されるとローレベルからハイレベルに変化するパワーオンリセット信号（ＰＯＲ）を出力し、パワーダウン時に第３の信号が出力されるとハイレベルからローレベルに変化するパワーダウンリセット信号（ＰＯＲ）を出力する。 （もっと読む）

ディスクドライブ・システムのボイスコイルモーター（２２）の位置決めドライバ（３２）が開示される。パルス幅変調される前段ドライバ（４６）が、ボイスコイルモーター（２２）を駆動するため「Ｈ」ブリッジに配置されるパワー・トランジスタ（５０ＰＨ、５０ＮＨ、５０ＰＬ、５０ＮＬ）に結合され、電力供給電圧（Ｖ_Ｍ）でバイアスがかけられる。パルス幅変調される前段ドライバ（４６）は、エラー増幅器（３６）からのエラー信号とランプ・クロック生成器（４８）で生成されるランプ・クロック信号（ＲＭＰ）との比較に従ってパワー・トランジスタ（５０ＰＨ、５０ＮＨ、５０ＰＬ、５０ＮＬ）を駆動する。ランプ・クロック生成器（４８）は、電力供給電圧（Ｖ_Ｍ）の変動に応答してランプ・クロック信号（ＲＭＰ）の高及び低限界を変調する制御回路を含む。高及び低限界のこの変調が、電力供給電圧（Ｖ_Ｍ）の変動に起因するパワー・トランジスタ（５０）の利得の変動を補償する。制御回路は、例えば、一定の周波数を維持するため、電力供給電圧（Ｖ_Ｍ）の変動に従ってランプ・クロック信号（ＲＭＰ）の勾配も変調し得る。
（もっと読む）

本発明は複数の誘導負荷を制御する装置に関する。この装置は、
複数の制御段から成る少なくとも１つの第１のグループと、
前記グループの制御段に共通した再導通化回路とを有しており、
前記制御段の各々は、
− 誘導負荷のためのボンディングパッドと、
− 導通化信号のための受信入力側と、
− 前記受信入力側に接続された制御電極と前記ボンディングパッドに接続された出力電極とを有するスイッチと、
− 前記ボンディングパッドに印加された電圧を測定し、該電圧がイネーブルレベルに達した場合にイネーブル信号を発生させるイネーブル回路を有しており、
前記再導通化回路は、前記グループの制御段のボンディングパッドにおける電圧を前記グループの各制御段のイネーブルレベルよりも高い共通のレベルに制限し、前記制御段のうちの１つのイネーブル回路がイネーブル信号を発生した場合に、導通化信号を該制御段のスイッチの制御電極に印加する。
本発明は、特に、ボンディングパッドに接続された負荷に対して同じ給電持続時間を保証するために使用することができる。
（もっと読む）

携帯電子機器（１０２）には周辺コンポーネント（１０４）が取り付けられ、この周辺コンポーネント（１０４）はオプション選択回路を使用して周辺コンポーネントのオプションクラスを示す。オプション選択回路は、携帯電子機器に割り込みを生成し、次いで種々のオプション論理ラインの論理レベルの変更により、オプションクラスを決定する。オプション選択ラインのうちの一つの論理状態の反転が検知されると、携帯電子機器はオプション選択回路のプレゼンスを知り、従って周辺コンポーネントのオプションクラスを決定する。
（もっと読む）

カウンタを用いて遅延時間を生成するための製造の複数の方法、装置、および複数の製品が開示される。特に、製造の前記複数の方法、装置、および複数の製品は、前記遅延時間に関連する複数のループの数の値およびカウンタに関連する少なくとも１つの特性値を決定する。残りのカウント値は、前記複数のループの数の値に基づいて、その後決定される。前記遅延時間は、前記カウンタと共に、前記複数のループの数の値および前記残りのカウント値に基づいて、生成される。

（もっと読む）

スイッチ（１０）とキャパシタ（１２）を備えるトラック／ホールド回路である。第１のブートストラップスイッチ（１４ａ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第１のブートストラップスイッチ（１４ａ）から出力されるクロック信号ｃｌｋｂｏｏｔは、スイッチ（１０）のゲートに印加される。第１のブートストラップスイッチ（１４ａ）は、電流源（２０）という形のレベルシフト手段及びバッファ手段（３０）を介して、当該回路の入力Ｖｉｎと出力Ｖｓとの間に接続されている。第２のブートストラップスイッチ（１４ｂ）が設けられており、第２のブートストラップスイッチ（１４ｂ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第２のブートストラップスイッチ（１４ｂ）から出力される逆位相クロック信号ｃｌｋｎｂｏｏｔは、スイッチ（１０）のいずれかの側に接続されている２つのダミースイッチ（１６）のゲートに印加される。
（もっと読む）