【課題】電源を用いることなく、かつ、摩擦により磨耗するなどの接触式のスイッチ構造の不都合を抑制することが可能なスイッチング素子を提供する。
【解決手段】このスイッチング素子１０は、ｐチャネルトランジスタ４と、ｐチャネルトランジスタ４に対して相対的に移動可能なように設けられ、電荷を蓄積することが可能なエレクトレット部材９とを備えている。そして、エレクトレット部材９のｐチャネルトランジスタ４に対する相対的な位置により、静電誘導を用いてｐチャネルトランジスタ４のオン状態およびオフ状態を制御する。 （もっと読む）

【課題】逆起電圧を吸収するに際しても発熱が生じるのを防止するようにした誘導性負荷の駆動装置を提供する。
【解決手段】外部供給電源１２と誘導性負荷１４の間に介挿される第１のスイッチング素子２８、誘導性負荷１４とアース２４の間に介挿される第２のスイッチング素子３０、第１のスイッチング素子２８と誘導性負荷１４との間で分岐してアース２４に接続される電路４０を有すると共に、第１のスイッチング素子２８がオフ、第２のスイッチング素子３０がオンされるとき、誘導性負荷１４の逆起電圧によって生じる逆起電流をアース２４に還流させる還流回路１８、さらに誘導性負荷１４と第２のスイッチング素子３０との間で分岐して外部供給電源１２に接続される電路４４を有すると共に、第１、第２のスイッチング素子２８，３０がオフされるとき、逆起電流を外部供給電源１２に還元する逆起電流還元回路２０を備えるように構成する。 （もっと読む）

【課題】スイッチング損失の減少や、サージ電圧の低下を図ることができる新たな技術を提案する。
【解決手段】電圧駆動型半導体素子（ＩＧＢＴ１）の駆動方法であって、前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間（ターンオン時間ｔＯＮ／ターンオフ時間ｔＯＦＦ）を記憶し、次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、こととするものである。 （もっと読む）

【課題】高速クロックを用いることなしにテスト時間の大幅な短縮が行え、ＩＣチップ面積の増加を抑えることが可能な遅延時間生成回路、それを用いた二次電池保護用半導体装置、バッテリパックおよび電子機器を提供すること。
【解決手段】入力されたクロック信号ＣＬＫのパルス数を計数するための縦続接続された複数のフリップフロップ回路ＦＦ１〜ＦＦｎからなるカウンタ回路１２を備え、該カウンタ回路１２の最終段ＦＦｎまたは所定の段のフリップフロップ回路の出力が反転した信号を遅延時間信号（Ｄｅｌａｙ）として利用する遅延時間生成回路において、電子回路のテスト時に、前記カウンタ回路の最終段または前記所定の段のフリップフロップ回路より前段のフリップフロップ回路の出力信号を用いて遅延時間を生成するようにしたもので、これにより、特別な高速クロックを使用することなしに遅延時間の短縮が可能となった。 （もっと読む）

【課題】 半導体装置のリセット直後における不所望の動作を防止するとともに、半導体装置のリセット後における外部装置の制御に関する設定情報の変更を可能にする。
【解決手段】 半導体装置は、外部端子、制御パラメータ決定回路、レジスタ更新回路を備えて構成される。制御パラメータ決定回路は、レジスタおよび出力セレクタを備えて構成される。レジスタは、半導体装置のリセットに伴って初期化される。出力セレクタは、外部端子を介して供給される外部入力信号のレベル値に応じてレジスタのレジスタ値と同一のレベル値に設定される信号またはレジスタのレジスタ値と反対のレベル値に設定される信号のいずれかを選択して制御パラメータ信号として出力する。レジスタ更新回路は、制御パラメータ信号のレベル値を変更する必要がある場合、レジスタのレジスタ値を更新する。 （もっと読む）

【課題】 本発明は、並列に接続された負荷それぞれに対して出力する電流値を同等の値とすることができるとともに、広い周波数帯域のＰＷＭ制御信号によっても安定して動作することができる電源回路装置を提供することを目的とする。
【解決手段】 安定化電源回路２より電圧供給される負荷３，４それぞれに直列に接続されたＭＯＳトランジスタＴ１，Ｔ２と、このＭＯＳトランジスタＴ１，Ｔ２のゲートに一端が接続されたスイッチ６と、スイッチ６の他端に接続された電流設定回路５とを備える。電流設定回路５の内部回路とＭＯＳトランジスタＴ１，Ｔ２がカレントミラー回路を構成し、スイッチ６がＰＷＭ制御信号に基づいてＯＮ／ＯＦＦ切換動作を行う。 （もっと読む）

【課題】ＲＣ回路の時定数を考慮せずに、電源の立ち上がりにおいて、例えば電源電位が最大値に到達した後にクロックを入力するように設定するだけで、適切なタイミングでパワーオンリセット信号を生成でき、パワーオンリセット信号を制御するクロックの初期の極性設定を不要とする。
【解決手段】パワーオン時に電源電圧の変化を検出してパルスを発生する信号発生回路１０と、信号発生回路１０のパルスによりリセットを解除し、クロックＣＬＯＣＫにより電源電圧を取り込むＤフリップフロップ４と、Ｄフリップフロップ４の出力信号を受け電源電圧ＶＤＤを取り込むＤフリップフロップ５と、Ｄフリップフロップ５の出力信号をクロックＣＬＯＣＫにより取り込み出力信号をパワーオンリセット信号ＰＯＮとして出力し、パワーオンリセット信号ＰＯＮが出力されるとＤフリップフロップ５をリセットするフリップフロップ６とを設ける。 （もっと読む）

【課題】負荷に生じるフライバック電圧以上の耐圧を持つ負荷断線検出回路を提供する。
【解決手段】指標電圧出力回路１７は、電磁コイルが接続される出力端子１１ｄが開放状態になると、ノードＮ１の電圧ＶＴrefに等しい指標電圧ＶＴを出力端子１１ｄから出力する。電磁コイルの電流が遮断されると、出力端子１１ｄにフライバック電圧Ｖfbが発生する。分圧回路１８は、フライバック電圧Ｖfbを１／ｍに分圧してウィンドコンパレータに出力する。ダイオードＤ３はフライバック電圧Ｖfbを阻止し、抵抗Ｒ８はダイオードＤ３がブレークダウンしたときの電流を制限する。 （もっと読む）

本発明の一実施形態は、耐欠陥・耐故障性デマルチプレクサ（図１４及び図１６）を構成する方法である。この方法は、ナノスケール、マイクロスケール又はさらに大きなスケールのデマルチプレクサ回路に適用することができる。デマルチプレクサ回路は１組のＡＮＤゲート（図９Ａ及び図９Ｂ）と見なすことができ、各ゲートは、多数のアドレス線（９１０〜９１２及び９２０〜９２２）、又はアドレス線から派生する信号線と出力信号線（９１４及び９２４）との間に１つの可逆切替可能相互接続を含む。可逆切替可能相互接続はそれぞれ、１つ又は複数の可逆切替可能素子（９０６〜９０８及び９１６〜９１８）を含む。いくつかのデマルチプレクサの実施形態では、可逆切替可能素子として、ＮＭＯＳトランジスタ（１０２）及び／又はＰＭＯＳトランジスタ（２０６）が用いられる。本発明の一実施形態を表す方法では、２つ以上の直列に接続されたトランジスタ（４１０、４１２及び４１１、４１３；１５０２）が可逆切替可能相互接続のそれぞれにおいて用いられ、これにより、直列に相互接続されたトランジスタの数よりも１だけ小さい数までの短絡欠陥は、可逆切替可能相互接続の故障には繋がらなくなる。さらに、誤り制御符号化技法を用いて、アドレス線から派生する付加的な信号線（１６０２、１６０４）及び付加的な切替可能相互接続（１６１０）を導入し、これによって、多数の個別の切替可能相互接続に開放欠陥があってもデマルチプレクサが機能することができるようにする。
（もっと読む）

【課題】 温度が上昇しても負荷駆動素子の発熱増大を抑制し、装置の小型化を可能とする。
【解決手段】 開示される負荷制御装置では、三角波生成回路１は、定電圧Ｖｃに接続された、トランジスタＱ２〜Ｑ４からなるカレントミラー回路（定電流源）、トランジスタＱ５〜Ｑ７からなるカレントミラー回路（定電流源）及び抵抗Ｒ２により得られる定電流に基づいて、コンパレータＣＰ１がコンデンサＣ１の電圧ＶＣ１と基準電圧Ｖｔ１とを比較することにより、コンデンサＣ１の充放電を切り換えて三角波信号を生成している。この負荷制御装置では、カレントミラー回路（定電流源）を構成するトランジスタＱ２に対して、温度の上昇に伴ってその特性が変化するダイオードＤ１を付加している。 （もっと読む）

【課題】 各ポート間の挿入損失及び温度変化による影響を同じにしつつ、スイッチマトリクス全体としての挿入損失及び温度変化による影響を小さくすること。
【解決手段】 端子面にスイッチ端子が設けられた複数のスイッチ素子を用いて入力側から出力側を同軸ケーブルにより接続して構成されるスイッチマトリクスであって、前記複数の素子のうちの２つのスイッチ素子は端子面が対向するように位置し、前記２つのスイッチ素子以外のスイッチ素子は前記２つのスイッチ素子の対向する端子面の間の空間の近傍に位置する。 （もっと読む）

【課題】個別に遮断制御が可能な３つ以上の電源供給源からそれぞれ電源供給され、かつ順次電源供給が遮断される３つ以上の集積回路から構成される集積回路装置において、集積回路の物理的配置によらず、集積回路間の信号線に挿入される電源遮断回路の制御を容易にする。
【解決手段】集積回路間を接続する信号線に挿入され接続先集積回路の電源遮断時に電源遮断回路の出力を固定状態に制御する電源遮断回路に電源遮断制御信号を与えるために、電源供給が遮断される順に集積回路を選択し、電源遮断回路を選択された集積回路より電源遮断順序が後になる集積回路側又は電源遮断しない集積回路側に挿入し、挿入された電源遮断回路に電源遮断制御信号を与える電源遮断制御回路２を選択された集積回路より電源遮断順序が後になる集積回路側又は電源遮断しない集積回路側に分散して形成する。 （もっと読む）

【課題】電源投入検出回路の出力が取り得る電圧範囲における温度による変動を軽減して、フューズ情報を正確にラッチできる電源電圧最小値と半導体記憶装置が動作する電源電圧最小値の両方に十分なマージンを確保すること。
【解決手段】この半導体記憶装置は、外部電源（ＶＥＸＴ）にドレインおよびゲートが接続されるとともに、ソースをバックゲートに接続したｎチャネル型ＭＯＳＦＥＴ１と、ｎチャネル型ＭＯＳＦＥＴのソースおよびバックゲートに接続されたノードと、ノードの電位をもとに外部電源の投入を検出する検出部とを具備する。 （もっと読む）

【課題】 電源電圧の立ち上がりや立ち下がり速度に依存せずに安定したリセットパルスを出力する。
【解決手段】 パワーオンリセット回路１には、起動時間調整部２、比較電圧発生部３、コンパレータ４、定電流源５、及びＮｃｈ ＭＯＳトランジスタＮＴ５が設けられている。起動時間調整部２はコンパレータ４に入力される入力電圧Ｖｉｎと基準電圧Ｖｒｅｆの比較開始時間を調整し、比較電圧発生部３は電源電圧の立ち上がり或いは変化に対応して、抵抗分割された電圧を発生する。コンパレータ４は入力電圧Ｖｉｎと基準電圧Ｖｒｅｆを入力し、比較増幅した出力信号Ｏｕｔを出力する。このため、電源電圧の立ち上がりや立ち下がり速度に依存せずに安定したリセットパルスがコンパレータ４から出力される。 （もっと読む）

【課題】負荷の大きさを検出し、この検出した負荷の大きさに応じてＰＷＭ制御またはＰＦＭ制御の動作を選択的に行う場合に、その切り換え動作の安定化を図ることができ、かつ使い勝手が優れている電源装置の提供。
【解決手段】スイッチングレギュレータ２は、ＰＦＭ制御回路２０によるＰＦＭ制御またはＰＷＭ制御回路２１のＰＷＭ制御によって出力電圧を所定値に制御するようになっている。負荷検出部３は負荷の大きさを検出し、この検出した負荷の大きさをＰＦＭ制御回路２０とＰＷＭ制御回路２１との動作を切り換えるための基準値と比較し、この比較の結果に基づいてその両回路の動作を選択的に切り換える。その基準値はヒステリシスを有し、そのヒステリシス幅が基準値調整端子５に入力する信号によって、外部から任意の値に調整できるようになっている。 （もっと読む）

【課題】プロセス変動にかかわらず、適切なリセットを発行するための技術を提供する。
【解決手段】動作用電源が供給されることによって所定の論理動作を行う内部回路（１６）と、電波を受けることで生じた高周波電流を整流可能な整流回路（１１）と、上記整流回路の出力から上記内部回路の動作用電源を生成するための電源回路（２０）とを含んで半導体集積回路（１００）が構成されるとき、上記内部回路内に設けられたモニタセル（１６０）と、上記モニタセルの論理状態に応じて上記内部回路をリセット可能なリセット回路（１５）とを設ける。内部回路内の他のセルのプロセスばらつきをモニタセルに反映させ、上記モニタセルの出力電圧に基づいて、内部回路のリセット信号を形成することにより、プロセス変動応じて適切なリセットを発行する。 （もっと読む）

【課題】オフセット容量の大きな差動静電容量型センサであっても、２つのセンサキャパシタの実質的な容量差（信号成分）を初段の演算増幅器により高利得で電圧信号に変換することができる差動型スイッチドキャパシタＣＶ変換回路を実現する。
【解決手段】電荷移転動作は、充電された第１・第２センサキャパシタＣｓａ・Ｃｓｂと補正キャパシタＣｏａを充電用電圧源±Ｖｄと補正電圧源±Ｖｏｃから切り離すとともに、第１・第２センサキャパシタＣｓａ・Ｃｓｂと補正キャパシタＶｏａを演算増幅器１の反転入力端子に接続し、第１・第２センサキャパシタＣｓａ・Ｃｓｂと補正キャパシタＣｏａの加算された充電電荷を帰還キャパシタＣｃｖに移転させ、加算された充電電荷に比例した電圧を演算増幅器１の出力に発生させる。 （もっと読む）

【課題】バッテリーと負荷の接続、遮断時に機械的な開閉接点間に生じるアークを十分に防止するとともに、バッテリーと負荷の接続、遮断の信頼性を高める電源用スイッチング装置を提供すること。
【解決手段】直流電源３のプラス端子、マイナス端子のそれぞれから負荷１，２側に接続される配線１７，１８のうちの少なくとも一方に直列に接続される機械的な開閉接点１２ａ，１４ａを備えたリレー１２，１４と、開閉接点１２ａ，１４ａに直列に接続されるノーマリオンの半導体スイッチ素子１１，１３とを有する。 （もっと読む）

【解決手段】高電圧スイッチング回路は、デプレッション型ＮＭＯＳトランジスタと、エンハンスメント型ＰＭＯＳトランジスタと、エンハンスメント型ＮＭＯＳトランジスタを備える。制御回路は第１の制御信号と第２の制御信号を生成する。第１の制御信号はエンハンスメント型ＮＭＯＳトランジスタを制御し、両方の制御信号の論理結合によってＰＭＯＳトランジスタを制御するためのバイアスを与える。ＰＭＯＳトランジスタへバイアスがかかることによって、高電圧が回路出力へスイッチングされた後、ゲート電圧はアース電位よりも大きくなる。 （もっと読む）

【課題】複数の機能ブロックのリセット順序を考慮することなくリセットできると共に、所定の機能ブロックをリセットした場合であっても、他の機能ブロックにおいて、リセットによる信号変化の影響が生じることを抑制する。
【解決手段】複数の機能ブロック１２Ａ〜１２Ｃとリセット管理部１１とを備え、前記機能ブロック１２Ａと機能ブロック１２Ｂとがリセット制御部１３Ａを介して接続され、前記機能ブロック１２Ｂと機能ブロック１２Ｃとがリセット制御部１３Ｂを介して接続される。前記リセット管理部１１において生成されたブロックリセット信号１１２Ａ〜１１２Ｃは、前記複数の機能ブロック１２Ａ〜１２Ｃに供給されて、各機能ブロック１２Ａ〜１２Ｃではリセットが行われる。前記リセット制御部１３Ａ、１３Ｂはリセット対象の機能ブロックから非リセット対象の機能ブロックへの入力信号の伝播を許容するか阻止するかを制御する。 （もっと読む）