【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】キャパシタを用いたサンプルホールド回路において、サンプリング時におけるキャパシタの充電状態をホールド状態とするためにオフされるべきスイッチにリーク電流が生じる。
【解決手段】サンプルホールド回路１０は、オペアンプ１２の反転入力端子ＩＮ₋に一方端を接続されたキャパシタＣ_１にサンプリング電圧に応じた電荷を蓄積する。その際、Ｃ_１のＩＮ₋側の端子はスイッチ回路１４を介して出力端子Ｖ_ＯＵＴに接続し、所定電位に設定する。ホールド状態ではスイッチ回路１４はオフされ、それが接続されたＣ_１の端子をフローティング状態とする。スイッチ回路１４は、ＩＮ₋とＶ_ＯＵＴとの間に直列に接続され同相でオン・オフされるＭＯＳトランジスタスイッチＳ_１１，Ｓ_１２と、それら相互の接続点と接地電位との間に接続されたキャパシタＣ_２とからなる。 （もっと読む）

電気的に画素化された発光素子、電気的に画素化された発光素子を形成するための方法、電気的に画素化された発光素子を含むシステム、電気的に画素化された発光素子の使用方法。 （もっと読む）

【課題】データ信号の最適な読取タイミングを自動的に設定できるようにする。
【解決手段】入力データ信号を２つのフリップフロップ２１_１、２１_２に共通に入力し、入力データ信号のクロック周期の２倍の周期で且つクロック周期ずつ位相がずれた読取クロックＣ１、Ｃ２をフリップフロップ２１_１、２１_２にそれぞれ与える１対２のデマルチプレクサにおいて、入力データ信号に対する読取クロックＣ１、Ｃ２の位相を相対的に可変するための移相器２４と、読取処理が連続する二つのフリップフロップ２１_１、２１_２の読取データ信号同士の排他的論理和を求める第１の排他的論理和回路２６と、その出力から直流成分を抽出する第１のフィルタ２７と、読取クロックＣ１、Ｃ２の位相をクロック周期以上連続的に変化させ、第１のフィルタ２７の出力値が変化したときの移相量に基づいて最適な移相量を求め移相器２４に設定する位相設定手段４０とを備えた。 （もっと読む）

電力モジュレータは複数の切換パルスジェネレータ部（２２）と、電源装置（１０）と、変圧器装置（３０）を含む。スイッチ制御部（２４）が上記複数の切換パルスジェネレータ部（２２）に接続され、それ等をターンオン及び／又はターンオフするための制御信号を供給する。スイッチ制御部（２４）は第１のサブセットの切換パルスジェネレータ部を第１の瞬時にターンオン及び／又はターンオフするための制御信号を供給し、第２のサブセットの切換パルスジェネレータ部を、第１の瞬時とは異なる第２の瞬時にターンオン及び／又はターンオフするための制御信号を供給するようになっている。第２のサブセットは第１のサブセットとは異なるものとする。
（もっと読む）

【課題】本発明は、Ｄ級アンプの破壊を防止する。
【解決手段】本発明は、ＰＷＭ信号Ｓ２２Ａ及び当該ＰＷＭ信号Ｓ２２Ａの波形が反転したＰＷＭ信号Ｓ２２Ｂと、パルス信号Ｓ３１とをそれぞれ合成することによりＰＷＭ出力信号Ｓ２４Ａ及びＳ２４Ｂを生成し、電流検出部１３２によってＤ級アンプＩＣ１０５へ流れる電流を電圧として検出し、また出力段１１２から出力されるＰＷＭ出力信号Ｓ２５Ａの電圧、及び出力段１１３から出力されるＰＷＭ出力信号Ｓ２５Ｂの電圧を検出することにより、過電流が信号処理部１１１又はアンプ制御部１１４へ流れているか否かを検出し、過電流を検出するとバッテリ２から信号処理部１１１及びアンプ制御部１１４と出力段１１２及び出力段１１３とへ流れる電流を遮断することにより、Ｄ級アンプＩＣ１０５の破壊を未然に防止することができる。 （もっと読む）

【課題】三角波状に変化する発振電圧の振幅に依存しない周波数でモータを間欠駆動する。
【解決手段】モータ駆動回路は、三角波状に変化する発振電圧の振幅を制御するための振幅制御電圧に応じた電流量の充放電電流でキャパシタを充放電し、キャパシタの充電電圧を発振電圧として出力する三角波生成回路と、モータの回転速度を制御するための速度制御電圧と、三角波生成回路から出力される発振電圧との比較結果に基づいて、速度制御電圧のレベルに応じたデューティー比のパルス信号を生成するパルス信号生成回路と、パルス信号に基づいてモータコイルを間欠駆動する駆動回路とを備える。 （もっと読む）

【課題】配線ショートの発生時とコネクタの接触不良とを区別して回路を保護することが可能な電力供給装置を提供する。
【解決手段】本発明の電力供給装置では、半導体素子Ｔ１のドレインの電圧Ｖ１が、コンパレータＣＭＰ１の同相入力最低電圧を下回る前に半導体素子Ｔ１を遮断するので、負荷回路を確実に保護することができる。また、第１判定電圧をＬ＿Ｖ１とし、第２判定電圧をＶ３としたとき、電圧Ｖ１が「Ｖ１＜Ｌ＿Ｖ１」となった場合に、リトライ動作を実行し、「Ｖ１＜Ｌ＿Ｖ１」となる回数がＮ１回に達した場合、または、「Ｌ＿Ｖ１＜Ｖ１＜Ｖ３」となる回数がＮ２回に達した場合に、半導体素子Ｔ１の遮断状態を保持して負荷回路を保護する。更に、コネクタ１１の接触不良に起因して電圧Ｖ１が急激に低下した場合には、電圧Ｖ１の最低値が安定した値とならず、半導体素子Ｔ１の遮断状態は保持されない。 （もっと読む）

【課題】従来の技術のリレー回路を、供給電圧の低下の際にリレー回路の安全を改善すること。
【解決手段】リレー（Ｋ１，Ｋ２）は、異なった最小限の保持電圧（ＵＨａｌｔ，ｍｉｎ１；ＵＨａｌｔ，ｍｉｎ２）および／またはコイル抵抗（Ｒｓｐｌ，Ｒｓｐ２）を有する。 （もっと読む）

【課題】電磁負荷を駆動する内燃機関制御装置において、電磁負荷の駆動周期が短い場合でも、該電磁負荷の故障診断精度を向上させ、ノイズに影響されない高速制御を安定して行う。逆起エネルギーの回生回路に対しても、信頼度の高い故障診断を行う。
【解決手段】内燃機関における燃料噴射装置などの電磁負荷の駆動周期が短くなった場合でも高い故障診断精度を確保するため、診断部位の電位を調整するための電流源あるいは電圧源を設ける。加えて、ノイズのような突発的な外乱に影響されない診断精度を確保するため、診断タイミングを最適に設定したり、平均化のための判定回数を増やしたりする。更に、該昇圧回路に回生させる回路の故障診断については、該電磁負荷の駆動用スイッチ素子の入出力電圧もしくは回生電流を検出する。 （もっと読む）

【課題】Ｒａｉｌ−ｔｏ−Ｒａｉｌ構成のサンプル／ホールド回路において、すべての入力電圧の範囲で高精度なホールド、およびサンプリングを実現する。
【解決手段】サンプリング時は、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮ、スイッチＳＷ２，ＳＷ５，ＳＷ６，ＳＷ７をＯＦＦとし、オペアンプＯＰの出力が電源電圧ＡＶＣＣ／２となり、静電容量素子ＣＨには電荷が蓄積される。サンプリング時は、スイッチＳＷ１、ＳＷ３をＯＦＦ、スイッチＳＷ２，ＳＷ６をＯＮにし、オペアンプＯＰが入力電圧ＡＩＮを出力するホールド状態とする。その後、スイッチＳＷ７をＯＮし、オペアンプＯＰによって直接静電容量素子ＣＬを充電する。このとき、静電容量素子ＣＤも充電される。続いて、スイッチＳＷ５をＯＮし、スイッチＳＷ４，ＳＷ６をＯＦＦすることで、オペアンプＯＰに出力誤差が生じても静電容量素子ＣＤと静電容量素子ＣＬとの容量結合により誤差分を補う。 （もっと読む）

【課題】断線判定処理過程及び短絡判定処理過程の制御を、入力信号線側に断線又は短絡が発生することを考慮してより安全な制御に改善したディジタル制御装置を提供する。
【解決手段】入力処理部１２ａが、入力信号線の電圧Ｖが接地判定値以下の時に接地と判定する接地判定処理手段１２２、制御装置起動直後の第１所定時間中は電圧Ｖに無関係に第１規定値を出力するフェール判定無効化手段１２５、第１所定時間後、電圧Ｖが地絡判定値以上断線判定値以下なら電圧Ｖに基づく値を出力し、電圧Ｖが地絡判定値より低い時、第１所定期間後の第２所定期間中は第３規定値を出力し第２所定期間以上地絡判定値より低い状態が続けば第１規定値を出力する地絡検出処理手段１２３、第１所定時間後、電圧Ｖが断線判定値より高ければ、第２所定期間中は第２規定値を出力し第２所定期間以上断線判定値より高い状態が続けば第１規定値を出力する断線検出処理手段１２４を含む。 （もっと読む）

【課題】 半導体集積回路においてコストの増大を伴うことなく外部端子の異常状態（出力短絡状態および入力開放状態）を検出する技術を提供する。
【解決手段】 半導体集積回路（ＭＣＵ）は、複数の入出力回路（ＩＯ１〜ＩＯ４）、監視対象指定回路（ＤＰＳＥＬ）および異常検出回路（ＰＣＤＥＴ）を備える。複数の入出力回路（ＩＯ１〜ＩＯ４）は、複数の外部端子（Ｐ１〜Ｐ４）に対応して設けられる。監視対象指定回路（ＤＰＳＥＬ）は、複数の外部端子（Ｐ１〜Ｐ４）の中から監視対象外部端子を可変指定する。異常検出回路（ＰＣＤＥＴ）は、監視対象外部端子に対応する入出力回路が出力回路として機能している場合に監視対象外部端子の出力短絡状態を検出し、監視対象外部端子に対応する入出力回路が入力回路として機能している場合に監視対象外部端子の入力開放状態を検出する。 （もっと読む）

【課題】チョッパ型コンパレータ等に適用して、入力電圧及び基準電圧の差が微少な場合にも、アナログスイッチの端子容量による誤差を従来例に比較して抑制することができるアナログスイッチを提供する。
【解決手段】本発明のアナログスイッチは、第１のアナログスイッチと、第１のアナログスイッチに対して並列に接続され、第１のアナログスイッチに比較して、端子容量も電流容量も小さく形成されている第２のアナログスイッチとを有する。 （もっと読む）

【課題】 バッファ回路の劣化をバッファ回路の動作を止めることなく検出し、劣化した電気的特性を回復する。
【解決手段】 レプリカバッファ回路は、メインバッファ回路と同じ回路を含み、レプリカ入力信号またはチェック信号を受けてレプリカ出力信号を出力する。基準バッファ回路は、チェック信号を受けて基準出力信号を出力する。判定回路は、チェック信号に同期してレプリカバッファ回路から出力されるレプリカ出力信号が基準出力信号より遅いことを検出したことに応答して検出信号を活性化する。サブバッファ回路は、検出信号の活性化中に、リアル入力信号を受け、メインバッファ回路の出力端子にサブリアル出力信号を出力する。これにより、メインバッファ回路の動作を停止することなく、メインバッファ回路の劣化を判定でき、メインバッファ回路の特性の劣化をサブバッファ回路により補うことができる。 （もっと読む）

【課題】順列出力が可能で、かつ、各信号経路間、ポート間の特性の均一性が得られる４×４スイッチを提供する。
【解決手段】２×２スイッチを５個用い、信号入力端子１_１〜１_４を接続する第１、第２の２×２スイッチ１２_１，１２_２と後段に配置する第３、第４の２×２スイッチ１２_３，１２_４との間を第１〜第４の伝送線路５_２１〜５_２４で接続し、第３、第４の２×２スイッチ１２_３，１２_４それぞれの一方の出力端子を第５の２×２スイッチ１２_５に、他方の出力端子を抵抗４_２５，４_２６を介して第５、第６の伝送線路５_２５，５_２６の一端に接続する。第３、第４の２×２スイッチ１２_３，１２_４の他方の出力端子および第５、第６の伝送線路５_２５，５_２６の他端を、信号出力端子２_１〜２_４に接続する。さらに、第５、第６の伝送線路５_２５，５_２６の他端と第１、第４の信号出力端子２_１，２_４との接続点に第１、第２のオープンスタブ５_３１，５_３２を接続する。 （もっと読む）

【課題】入力信号ＥＡの立ち上がり時の回路しきい値電圧ＶＩＨ及び立ち下がり時の回路しきい値電圧ＶＩＬのＤＣ仕様がＶＤＤとＶＳＳとの中心電圧近傍からＶＳＳ側又はＶＤＤ側に極端に偏っている場合であっても、入力信号ＥＡの立ち上がり時の回路しきい値電圧ＶＩＨ及び立ち下がり時の回路しきい値電圧ＶＩＬのＤＣ仕様を満足させることができるシュミット回路を提供する。
【解決手段】ＰＭＯＳトランジスタ２６、２７とＮＭＯＳトランジスタ２８からなる入力部２５に対して、ＰＭＯＳトランジスタ３２からなる第１のヒステリシス設定部３１と、ＮＯＲ回路３４とＰＭＯＳトランジスタ３５からなる第２のヒステリシス設定部３３とを設ける。 （もっと読む）

【課題】直列接続回路において、磁気結合手段によってスイッチングタイミングが調整されているにもかかわらず、ターンオン時に於て電圧アンバランスが発生する恐れがある。
【解決手段】直列接続した各半導体スイッチング素子のゲート信号タイミングのズレは磁気結合手段で抑制し、テイル電流特性などの素子特性の違いに起因する電圧アンバランスはターンオン時の素子電圧に基づいて入力容量の充電時間を調整する手段を付加することにより抑制する。 （もっと読む）

【課題】ソレノイド駆動回路の異常を判断すると共に、ソレノイド毎に個別に異常を判断することが可能なソレノイド駆動システムを提供することを目的とする。
【解決手段】電源３１と、ソレノイド３２〜３４と、ダイオード３５〜３７と、ソレノイド駆動回路３８〜４０と、リレー４２と、リレー駆動回路４３と、ソレノイド３２〜３４とソレノイド駆動回路３８〜４０の各ＭＯＳＦＥＴ４５との接続点に印加される電圧の分圧を出力する検出回路２〜４と、リレー４２とソレノイド３２〜３４との接続点に印加される電圧の分圧を出力する検出回路５と、検出回路２〜５のそれぞれの出力電圧Ｖ１〜Ｖ４に基づいてソレノイド駆動回路３８〜４０の各ＭＯＳＦＥＴ４５の異常やソレノイド３２〜３４の異常を判断するＣＰＵ６と、リレー４２に並列接続される抵抗７とを備えてソレノイド駆動システム１を構成する。 （もっと読む）

【課題】トランジスタの異常動作検出と異常信号出力の両機能を備えつつも小型化が図れるドライバ装置を提供する。
【解決手段】外部からの入力信号を受けてトランジスタを駆動制御するドライバ回路と、トランジスタのコレクタに接続されたセンス端子と、センス端子の電位と閾値電圧とを比較するコンパレータと、コンパレータの出力に基づいてセンス端子の電位を保持するラッチ回路と、コンパレータの出力に基づいてタイマー動作を開始するとともに所定時間経過後にセンス端子の電位の保持を解除するためのリセット信号をラッチ回路に出力するタイマー回路とを有し、センス端子の電位に基づいてトランジスタの異常動作を検出するセンス回路と、センス端子に接続され閾値電圧と同じかそれより高い電圧で動作し、異常信号を出力する異常信号出力回路とを備えている。 （もっと読む）