４×４スイッチ
【課題】順列出力が可能で、かつ、各信号経路間、ポート間の特性の均一性が得られる４×４スイッチを提供する。
【解決手段】２×２スイッチを５個用い、信号入力端子１１〜１４を接続する第１、第２の２×２スイッチ１２１，１２２と後段に配置する第３、第４の２×２スイッチ１２３，１２４との間を第１〜第４の伝送線路５２１〜５２４で接続し、第３、第４の２×２スイッチ１２３，１２４それぞれの一方の出力端子を第５の２×２スイッチ１２５に、他方の出力端子を抵抗４２５，４２６を介して第５、第６の伝送線路５２５，５２６の一端に接続する。第３、第４の２×２スイッチ１２３，１２４の他方の出力端子および第５、第６の伝送線路５２５，５２６の他端を、信号出力端子２１〜２４に接続する。さらに、第５、第６の伝送線路５２５，５２６の他端と第１、第４の信号出力端子２１，２４との接続点に第１、第２のオープンスタブ５３１，５３２を接続する。
【解決手段】２×２スイッチを５個用い、信号入力端子１１〜１４を接続する第１、第２の２×２スイッチ１２１，１２２と後段に配置する第３、第４の２×２スイッチ１２３，１２４との間を第１〜第４の伝送線路５２１〜５２４で接続し、第３、第４の２×２スイッチ１２３，１２４それぞれの一方の出力端子を第５の２×２スイッチ１２５に、他方の出力端子を抵抗４２５，４２６を介して第５、第６の伝送線路５２５，５２６の一端に接続する。第３、第４の２×２スイッチ１２３，１２４の他方の出力端子および第５、第６の伝送線路５２５，５２６の他端を、信号出力端子２１〜２４に接続する。さらに、第５、第６の伝送線路５２５，５２６の他端と第１、第４の信号出力端子２１，２４との接続点に第１、第２のオープンスタブ５３１，５３２を接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４入力４出力の４×４スイッチに関し、特に、電界効果トランジスタ（ＦＥＴ）等をオン／オフすることにより信号経路を切り替える４入力４出力（４×４）スイッチに関わる。
【背景技術】
【０００２】
Field Effect Transistor（ＦＥＴ:電界効果トランジスタ）を用いたSingle−Pole ｎ−Throw（ＳＰｎＴ：単極ｎ投）スイッチやｎ−Pole ｎ-Throw（ｎＰｎＴ：ｎ極ｎ投）スイッチは、広帯域、低消費電力および高速切替速度という特徴から、無線通信用携帯端末の送受切替スイッチや、入力信号を任意の出力に切り替えて出力する多入力多出力のスイッチマトリクスなどに広く利用されている。
【０００３】
従来より、スイッチマトリクスのポート数すなわち入出力信号端子数を増加させる手法として、複数の２入力２出力（２×２）スイッチを多段接続して構成する手法が知られている。多入力多出力のスイッチマトリクス構成のうち、４入力４出力の４×４スイッチについて、特許文献１の特開２００５−３２３２９７号公報「４×４スイッチおよび８×８スイッチ」に記載されている従来例がある。図７は、前記特許文献１に記載された従来の４×４スイッチのブロック構成を示すブロック構成図である。
【０００４】
図７における従来の４×４スイッチは、５個の２×２スイッチ１２１〜１２５と６本の伝送線路５２１〜５２６とによって構成されており、最少の２×２スイッチ数で４個の信号入力端子１１〜１４に入力される入力信号を４個の信号出力端子２１〜２４のいずれにも出力することが可能な構成つまり順列出力可能な構成となっている。さらに、第１、第２の２×２スイッチ１２１，１２２と第３、第４の２×２スイッチ１２３，１２４との間を接続する第１ないし第４の伝送線路５２１〜５２４の配線長を等長にし、かつ、第５の２×２スイッチ１２５の通過特性（振幅・位相）と同等の通過特性を有する第５、第６の伝送線路５２５，５２６を備えることによって、信号経路毎の通過特性を均一にすることが期待される構成とされている。
【０００５】
さらに、前記特許文献１には、図７の２×２スイッチ１２１〜１２５として、ＦＥＴを用いたＳＰＤＴスイッチ（単極双投スイッチ）により構成した図８中に示すような回路構成が記載されている。図８は、前記特許文献１に記載された従来の４×４スイッチの回路構成を示す回路図である。
【０００６】
図８中に示すような２×２スイッチ１２１〜１２５の回路構成を適用して、４×４スイッチを構成した場合、信号線がグランドに接続されていないことから、直流成分を有する信号についても、そのまま、切り替えて出力することができる。したがって、汎用性のあるスイッチを構成することができるとともに、所要ＦＥＴ数が少なくて済むことから、スイッチを小型化することができるという利点も得られる。
【０００７】
また、ＳＰＤＴスイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。さらに、図８に示すように、第５の２×２スイッチ１２５のＳＰＤＴスイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入することにより、挿入損失の信号経路依存性が少ないスイッチを実現することが期待されている。
【０００８】
しかしながら、図８に示すような従来の回路構成においては、高周波領域で特性のポート間均一性を保つことが困難になるという問題点が生じる。つまり、例えば、第５の２×２スイッチ１２５においては、ＳＰＤＴスイッチとして、ＦＥＴ３９１，３１０１がＯＮ、ＦＥＴ３９２，３１０２がＯＦＦという“バー”接続状態と、ＦＥＴ３９１，３１０１がＯＦＦ、ＦＥＴ３９２，３１０２がＯＮという“クロス”接続状態との切り替えが行われる。
【０００９】
したがって、第５の２×２スイッチ１２５においては、第２の信号出力端子２２、第３の信号出力端子２３それぞれからＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２５内の第２、第４の伝送線路５９２，５１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２５内の第１、第３の伝送線路５９１，５１０１）が、オープンスタブとして動作し、当該第５の２×２スイッチ１２５とは接続されていない第１、第４の信号出力端子２１，２４への信号経路と比較して、等価的に容量成分が増加してしまい、高周波領域における通過特性としてポート間の均一性を保つことが困難になってしまう。
【００１０】
かくのごとき問題点は、２×２スイッチを６個使用する構成を採用することによって解決することができるが、制御端子数および回路規模が増大してしまい、スイッチの小型化を阻害してしまうという問題点が生じる。
【特許文献１】特開２００５−３２３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前述のような従来技術の問題に鑑みてなされたものであり、本発明の目的とするところは、所要構成要素や所要単位スイッチ数が少ない構成において、いずれの信号入力端子に入力される入力信号であっても信号出力端子のいずれにも出力することができる順列出力が可能であって、かつ、各信号経路の通過特性を均一にし、ポート間特性の均一性が得られる４×４スイッチを提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
【００１３】
第１の技術手段は、４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする。
【００１４】
第２の技術手段は、前記第１の技術手段に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする。
【００１５】
第３の技術手段は、前記第１または第２の技術手段に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする。
【００１６】
第４の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。
【００１７】
第５の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。
【００１８】
第６の技術手段は、前記第１ないし第５の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする。
【００１９】
第７の技術手段は、前記第１ないし第６の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする。
【００２０】
第８の技術手段は、前記第１ないし第７の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする。
【発明の効果】
【００２１】
本発明に係わる４×４スイッチによれば、５個の２×２スイッチを使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺する構成を採用しているので、以下のごとき効果を奏することができる。
【００２２】
本発明に係わる４×４スイッチは、ＦＥＴ等の所要構成要素が少ない２×２スイッチを５個使用する構成であっても、信号の通過特性およびポート間特性の均一性が高く、かつ、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。
【００２３】
このため、制御端子数が少なく、かつ、回路規模も小さい４×４スイッチを提供することができるため、イーサネット（登録商標）などのＬＡＮ用のスイッチやルータの小型化・高性能化に資するところが大である。また、正電源動作も可能になるため、無線通信端末の小型高性能化にも寄与することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明に係わる４×４スイッチの最良の実施の形態について、その一例を、図面を参照しながら詳細に説明する。
【００２５】
（本発明の特徴）
本発明の実施の形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明に係わる４×４スイッチは、構成要素（例えば、ＦＥＴなど）が少ない２×２スイッチを５個使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺するように、特定の信号出力端子（例えば、５個目の２×２スイッチが挿入されていない信号出力端子）にオープンスタブまたはシャントキャパシタを挿入することを特徴としており、而して、各ポート間の容量成分などのインピーダンスを均一にして、各信号経路間の通過特性、各ポート間の特性を均一にすることを可能としている。
【００２６】
（第１の実施の形態）
まず、本発明に係わる４×４スイッチの第１の実施の形態のブロック構成およびその具体的な回路構成について、図１および図２を用いて説明する。図１は、本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、２×２スイッチを単位スイッチとして５個備えている例を示している。図２は、本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、図１のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。
【００２７】
図１、図２の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４それぞれに第１、第２のオープンスタブ５３１，５３２を追加して接続していることである。つまり、図１、図２に示す本実施の形態の４×４スイッチは、図７、図８に示した従来の４×４スイッチに対して、さらに、第１、第２のオープンスタブ５３１，５３２を、第５の伝送線路５２５の他端（信号の出力側の端子）と第１の信号出力端子２１との接続点、第６の伝送線路５２６の他端と第４の信号出力端子２４との接続点にそれぞれ接続している。
【００２８】
図１、図２の本実施の形態の４×４スイッチは、図７、図８の従来の４×４スイッチの場合と同様、まず、第１〜第４の４個の信号入力端子１１〜１４と、第１〜第５の５個の２×２スイッチ１２１〜１２５と、第１〜第４の４個の信号出力端子２１〜２４と、信号入力端子１１〜１４側に配置する第１、第２の２個の２×２スイッチ１２１，１２２と後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４との間を接続する伝送手段である第１〜第４の４個の伝送線路５２１〜５２４と、後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４と第５の２×２スイッチ１２５との間を接続する伝送線路と、後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４と第１、第４の２個の信号出力端子２１，２４との間を接続する２個の伝送手段として第５、第６の伝送線路５２５，５２６と、を少なくとも備えている。
【００２９】
図１、図２の本実施の形態の４×４スイッチにおいて、第１〜第５の５個の２×２スイッチ１２１〜１２５は、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、第１および第２の入力端子それぞれに入力された信号を、各２×２スイッチごとに２つずつ接続された制御端子６１１，６１２〜６５１，６５２それぞれに印加される制御用差動信号によって、第１および第２の出力端子、または、第２および第１の出力端子にそれぞれ出力する。
【００３０】
第１〜第４の４個の信号入力端子１１〜１４それぞれは、第１および第２の２×２スイッチ１２１，１２２それぞれの第１および第２の入力端子にそれぞれ接続される。
【００３１】
第１の２×２スイッチ１２１の第１の出力端子は、後段に配置する第３の２×２スイッチ１２３の第１の入力端子に第１の伝送線路５２１により接続され、第２の２×２スイッチ１２２の第１の出力端子は、後段に配置する第３の２×２スイッチ１２３の第２の入力端子に第３の伝送線路５２３により接続される。また、第１の２×２スイッチ１２１の第２の出力端子は、後段に配置する第４の２×２スイッチ１２４の第１の入力端子に第２の伝送線路５２２により接続され、第２の２×２スイッチ１２２の第２の出力端子は、後段に配置する第４の２×２スイッチ１２４の第２の入力端子に第４の伝送線路５２４により接続される。
【００３２】
信号出力端子２１〜２４側に配置する第３および第４の２×２スイッチ１２３，１２４の第１の出力端子それぞれは、２個の信号出力端子２１，２４との間を接続する２つの伝送手段つまり第５、第６の伝送線路５２５，５２６の一端にそれぞれ接続され、第３および第４の２×２スイッチ１２３，１２４の第２の出力端子それぞれは、第５の２×２スイッチ１２５の第１の入力端子と第２の入力端子とにそれぞれ接続される。
【００３３】
第１〜第４の４個の信号出力端子２１〜２４それぞれは、前記２個の伝送手段のうち一方の伝送手段つまり第５の伝送線路５２５の他端、第５の２×２スイッチ１２５の第１および第２の出力端子、前記２個の伝送手段のうち他方の伝送手段つまり第６の伝送線路５２６の他端にそれぞれ接続され、かつ、前記２個の伝送手段つまり第５、第６の伝送線路５２５，５２６それぞれを通過する信号の通過時聞が、第５の２×２スイッチ１２５を通過する信号の通過時間と同一となるように設定されている。
【００３４】
さらに、第１〜第５の５個の２×２スイッチ１２１〜１２５は、図２に示すように、それぞれ、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチ９１，９２〜９９，９１０と、各２×２スイッチ１２１〜１２５内の第１〜第４の４本の伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２と、から構成されている。そして、第１〜第５の各２×２スイッチ１２１〜１２５内の接続方法については、全て同じであり、例えば、第１の２×２スイッチ１２１においては、第１の伝送線路５１１の一端は、第１の単極双投スイッチ９１の一方の端子に、第２の伝送線路５１２の一端は、第２の単極双投スイッチ９２の一方の端子に、第３の伝送線路５２１−１の一端は、第２の単極双投スイッチ９２の他方の端子に、第４の伝送線路５２２−１の一端は、第１の単極双投スイッチ９１の他方の端子に、それぞれ接続される。
【００３５】
また、第１〜第５の各２×２スイッチ１２１〜１２５の第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、第１および第２の単極双投スイッチ９１，９２〜９９，９１０の共通端子にそれぞれ接続される。例えば、信号入力端子１１〜１４側に配置する第１の２×２スイッチ１２１においては、第１の出力端子が第１の単極双投スイッチ９１の共通端子に、第２の出力端子が第２の単極双投スイッチ９２の共通端子に、それぞれ接続される。また、後段に配置する第３の２×２スイッチ１２３においては、第１の入力端子が第１の単極双投スイッチ９５の共通端子に、第２の入力端子が第２の単極双投スイッチ９６の共通端子に、それぞれ接続される。
【００３６】
そして、第１〜第５の各２×２スイッチ１２１〜１２５の第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、第１および第３の伝送線路の他端同士の接続点、および、第２および第４の伝送線路の他端同士の接続点にそれぞれ接続される。例えば、信号入力端子１１〜１４側に配置する第１の２×２スイッチ１２１においては、第１および第２の入力端子のそれぞれが、第１および第２の伝送線路５１１，５１２の他端同士の接続点、および、第３および第４の伝送線路５２１−１，５２２−１の他端同士の接続点に、それぞれ接続され、後段に配置する第３の２×２スイッチ１２３においては、第１および第２の出力端子のそれぞれが、第１および第２の伝送線路５５１，５５２の他端同士の接続点、および、第３および第４の伝送線路５６１，５６２の他端同士の接続点に、それぞれ接続される。
【００３７】
さらに、図１、図２の本実施の形態の４×４スイッチにおいては、前述したように、図７、図８の従来の４×４スイッチとは異なり、第１および第２のオープンスタブ５３１，５３２を備えており、第１および第２のオープンスタブ５３１，５３２それぞれが、第１、第４の信号出力端子２１，２４にそれぞれ接続されている２個の伝送手段それぞれに、つまり、第５、第６の伝送線路５２５，５２６の他端と第１、第４の信号出力端子２１，２４との接続点それぞれに、接続されている。
【００３８】
なお、図１、図２の本実施の形態においては、従来の４×４スイッチの場合と同様に、まず、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２の配線長を等長にすることによって、第１〜第５の２×２スイッチ１２１〜１２５のバー経路とクロス経路との通過特性（振幅、位相）が同一になるように構成している。
【００３９】
さらに、従来の４×４スイッチの場合と同様に、第１〜第４の２×２スイッチ１２１〜１２４間を接続する第１〜第４の伝送線路５２１〜５２４の配線長を等長にし、かつ、第５の２×２スイッチ１２５の通過特性（振幅、位相）と同等の通過特性を有する第５、第６の伝送線路５２５，５２６を、第５の２×２スイッチ１２５とは接続されない第３、第４の２×２スイッチ１２３，１２４の第１の出力端子と第１、第４の信号出力端子２１，２４との間に備えることにより、第１〜第４の信号入力端子１１〜１４から第１〜第４の信号出力端子２１〜２４までの各信号経路の通過特性（所要時間つまり位相）が同一になるように構成している。
【００４０】
さらに、従来の４×４スイッチの場合と同様に、第５の２×２スイッチ１２５の単極双投スイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入する構成とすることにより、第１〜第４の信号入力端子１１〜１４から第１〜第４の信号出力端子２１〜２４までの各信号経路の通過特性（振幅）も同一になるように構成している。つまり、直列に接続された抵抗４２５と第５の伝送線路５２５との合計、および、抵抗４２６と第６の伝送線路５２６との合計が、それぞれ、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるように構成している。
【００４１】
さらに、図１、図２の本実施の形態においては、従来の４×４スイッチの場合とは異なり、前述のように、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４に第１、第２のオープンスタブ５３１，５３２を追加して備えることにより、信号経路毎の通過特性（位相、振幅）、ポート間の特性をほぼ均一にすることができることに加えて、高周波領域をも含めて、各信号経路間の通過特性、ポート間の特性の均一化を実現することができる。
【００４２】
なお、第１、第２のオープンスタブ５３１，５３２の電気長は、第５の２×２スイッチ１２５内の伝送線路（第１〜第４の伝送線路５９１，５９２，５１０１，５１０２）と比較して若干長めに設定している。このような長さの第１、第２のオープンスタブ５３１，５３２を第１、第４の信号出力端子２１，２４に接続される第５、第６の伝送線路５２５，５２６の他端に接続することによって、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時に、第２、第３の信号出力端子２２，２３からＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２５内の第２、第４の伝送線路５９２，５１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２５内の第１、第３の伝送線路５９１，５１０１）におけるオープンスタブと同等の効果を、第１、第４の信号出力端子２１，２４に齎すことができる。さらに、第１、第２のオープンスタブ５３１，５３２のオープンスタブ長を伝送線路（第５の２×２スイッチ１２５内の第１〜第４の伝送線路５９１〜５１０２）よりも若干長くすることによって、ＦＥＴのＯＦＦ容量の影響も含めて、特性の均一化を図ることを期待することができる。
【００４３】
かくのごとき通過特性、ポート間特性の効果をシミュレーションによって評価した結果について、アジレント社製シミュレータＡＤＳを用いて確認した通過特性、ポート間特性を、それぞれ、図５、図６に示している。図５は、図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各信号経路間の挿入損失のバラツキ（ｄＢ）を示し、０ｄＢが信号経路間のバラツキがないことを示している。また、図６は、図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各ポート間の反射損失のバラツキ（ｄＢ）を示し、０ｄＢがポート間の特性のバラツキがないことを示している。また、従来技術との比較を示すために、図５、図６のいずれにも、図８の従来の４×４スイッチにおける特性を含めて示している。
【００４４】
図５に示すように、例えば、第５の伝送線路５２５の他端に接続される第１の信号出力端子２１から出力される経路の挿入損失と、第５の２×２スイッチ１２５の第１の出力端子に接続される第２の信号出力端子２２から出力される経路の挿入損失との差は、図２に示す本実施の形態の回路構成においては、第１のオープンスタブ５３１を第５の伝送線路５２５の他端と第１の信号出力端子２１との接続点に備えることによって、２０ＧＨｚの高周波領域に至るまで、０．０５ｄＢ以下と、ほぼ０ｄＢのバラツキに抑えることができる。これに対して、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者の信号経路間の挿入損失の差が拡大していき、２０ＧＨｚでは、約０．６ｄＢの差が生じてしまう。
【００４５】
また、第１の信号出力端子２１と第２の信号出力端子２２との反射損失のポート間の差についても、図６に示すように、図２に示す本実施の形態の回路構成においては、２０ＧＨｚの高周波領域に至るまで、約１ｄＢ以下の差に抑えることができるが、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者のポート間の反射損失の差が拡大していき、２０ＧＨｚの高周波領域では、約５ｄＢの差が生じてしまう。
【００４６】
かくのごとく、第１、第２のオープンスタブ５３１，５３２を追加した本実施の形態の回路構成は、図７、図８のような従来の回路構成に比して、高周波領域に至るまで、所望の周波数帯域において、各信号経路間やポート間の特性のバラツキが格段に小さくなっていることが分る。これは、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時において生じるオープンスタブとほぼ同等の機能を、第１、第２のオープンスタブ５３１，５３２によって実現しているためである。
【００４７】
さらに、図１、図２に示すような本実施の形態の４×４スイッチにおいては、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。
【００４８】
なお、本実施の形態に例示した伝送線路（第１〜第４の２×２スイッチ１２１〜１２５間を接続する伝送線路例えば第１〜第４の伝送線路５２１〜５２４、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２）および第１、第２のオープンスタブ５３１，５３２は、それらの一部またはすべてにおいて、ストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。
【００４９】
（第２の実施の形態）
次に、本発明に係わる４×４スイッチの第２の実施の形態のブロック構成およびその具体的な回路構成について、図３および図４を用いて説明する。図３は、本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、第１の実施の形態の図１の場合と同様、２×２スイッチを単位スイッチとして５個備えている例を示している。図４は、本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、第１の実施の形態の図２の場合と同様、図３のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。
【００５０】
図３、図４の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４それぞれに１個ずつのキャパシタすなわち第１、第２のシャントキャパシタ７３１，７３２をそれぞれ追加して接続していることである。つまり、図３、図４に示す本実施の形態の４×４スイッチは、図１、図２に示す第１の実施形態における第１、第２のオープンスタブ５３１，５３２の代わりに、第１、第２のシャントキャパシタ７３１，７３２を、第５の伝送線路５２５の他端（信号の出力側の端子）と第１の信号出力端子２１との接続点と接地部との間、第６の伝送線路５２６の他端と第４の信号出力端子２４との接続点と接地部との間にそれぞれ接続している。
【００５１】
第１、第２のシャントキャパシタ７３１，７３２は、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時においてオープンスタブとして容量成分が増加する状況と同等の容量成分として作用するものであり、第１の実施の形態における図１、図２の第１、第２のオープンスタブ５３１，５３２と同等の機能を実現することができる。したがって、第１の実施の形態の場合と同様に、通過特性の信号経路間、ポート間のバラツキを大幅に低減することができる。さらに、第１の実施の形態における第１、第２のオープンスタブ５３１，５３２の場合と比較して、ＩＣ上においては第１、第２のシャントキャパシタ７３１，７３２の方が、占有面積を小さくすることができるので、ＩＣの小型化ならびに低コスト化も図ることができるという利点が得られる。
【００５２】
さらに、図３、図４に示すような本実施の形態の４×４スイッチにおいては、第１の実施の形態の場合と同様、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。
【００５３】
なお、本実施の形態においても、第１の実施の形態の場合と同様、伝送線路（第１〜第４の２×２スイッチ１２１〜１２５間を接続する伝送線路例えば第１〜第４の伝送線路５２１〜５２４、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２）は、それらの一部またはすべてにおいて、マイクロストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。
【００５４】
（その他の実施の形態）
前述の各実施の形態に示した図１〜図４は、本発明のブロック構成、回路構成の一例を例示したものであって、本発明は、かくのごときブロック構成、回路構成に限定されることなく、例えば、信号入力端子１１〜１４と信号出力端子２１〜２４とを互いに入れ替えた構成としても構わないし、第１〜第５の２×２スイッチ１２１〜１２５のうち、１個以上の２×２スイッチを左右反転した構成としても構わない。
【００５５】
また、前述の各実施の形態においては、第５の２×２スイッチ１２５のみならず、第１〜第４の２×２スイッチ１２１〜１２４についても、２個の単極双投スイッチを用いて構成する場合について例示したが、第１〜第４の２×２スイッチ１２１〜１２４については、必ずしも、２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成する必要はなく、各２×２スイッチが、同一の回路構成であって、かつ、それぞれの接続経路の長さが等長であれば、いかなる構成のスイッチを用いても構わない。例えば、２個に限らず２個以上の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成するようにしても構わない。
【００５６】
また、ＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入して、それぞれ、直列に接続された抵抗４２５，４２６と第５、第６の伝送線路５２５，５２６との合計として（つまり、直列に接続された抵抗４２５と第５の伝送線路５２５との合計、および、抵抗４２６と第６の伝送線路５２６との合計として）、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるように構成する代わりに、第５、第６の伝送線路５２５，５２６の導体幅や導体厚などを調整することによって、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるような回路構成としても構わない。
【００５７】
あるいは、各単極双投スイッチ（ＳＰＤＴスイッチ）について、２個のＦＥＴを用いて構成する例を示したが、最少となる２個に限らず２個以上のＦＥＴを用いて構成するようにしても構わない。また、各単極双投スイッチ（ＳＰＤＴスイッチ）を、ＦＥＴを用いる代わりに、微小機械スイッチ（ＭＥＭＳ：Micro−Electro−Mechanical Switch）によって構成するようにすることも可能である。
【００５８】
さらに、本発明に係わる４×４スイッチを単位スイッチとして用いることにより、より多くの信号入出力端子を有する多入力多出力スイッチ（例えば８×８スイッチ、１６×１６スイッチ）の回路構成に拡張することも可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。
【図２】本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。
【図３】本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。
【図４】本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。
【図５】図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図である。
【図６】図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図である。
【図７】従来の４×４スイッチのブロック構成を示すブロック構成図である。
【図８】従来の４×４スイッチの回路構成を示す回路図である。
【符号の説明】
【００６０】
１１…第１の信号入力端子、１２…第２の信号入力端子、１３…第３の信号入力端子、１４…第４の信号入力端子、２１…第１の信号出力端子、２２…第２の信号出力端子、２３…第３の信号出力端子、２４…第４の信号出力端子、３１１，３１２，３２１，３２２，〜，３９１，３９２，３１０１，３１０２…ＦＥＴ、４１１，４１２，４２１，４２２，〜，４９１，４９２，４１０１，４１０２…抵抗、４２５，４２６…抵抗、５２１…第１の伝送線路、５２２…第２の伝送線路、５２３…第３の伝送線路、５２４…第４の伝送線路、５２５…第５の伝送線路、５２６…第６の伝送線路、５３１…第１のオープンスタブ、５３２…第２のオープンスタブ、５１１…第１の２×２スイッチ内の第１の伝送線路、５１２…第１の２×２スイッチ内の第２の伝送線路、５２１−１…第１の２×２スイッチ内の第３の伝送線路、５２２−２…第１の２×２スイッチ内の第４の伝送線路、…、５９１…第５の２×２スイッチ内の第１の伝送線路、５９２…第５の２×２スイッチ内の第２の伝送線路、５１０１…第５の２×２スイッチ内の第３の伝送線路、５１０２…第５の２×２スイッチ内の第４の伝送線路、６１１，６１２，〜，６５１，６５２…制御端子、７３１…第１のシャントキャパシタ、７３２…第２のシャントキャパシタ、９１，９２，〜，９９，９１０…単極双投スイッチ（ＳＰＤＴスイッチ）、１１１，〜，１１５…配線交差部（クロスオーバ）、１２１…第１の２×２スイッチ、１２２…第２の２×２スイッチ、１２３…第３の２×２スイッチ、１２４…第４の２×２スイッチ、１２５…第５の２×２スイッチ。
【技術分野】
【０００１】
本発明は、４入力４出力の４×４スイッチに関し、特に、電界効果トランジスタ（ＦＥＴ）等をオン／オフすることにより信号経路を切り替える４入力４出力（４×４）スイッチに関わる。
【背景技術】
【０００２】
Field Effect Transistor（ＦＥＴ:電界効果トランジスタ）を用いたSingle−Pole ｎ−Throw（ＳＰｎＴ：単極ｎ投）スイッチやｎ−Pole ｎ-Throw（ｎＰｎＴ：ｎ極ｎ投）スイッチは、広帯域、低消費電力および高速切替速度という特徴から、無線通信用携帯端末の送受切替スイッチや、入力信号を任意の出力に切り替えて出力する多入力多出力のスイッチマトリクスなどに広く利用されている。
【０００３】
従来より、スイッチマトリクスのポート数すなわち入出力信号端子数を増加させる手法として、複数の２入力２出力（２×２）スイッチを多段接続して構成する手法が知られている。多入力多出力のスイッチマトリクス構成のうち、４入力４出力の４×４スイッチについて、特許文献１の特開２００５−３２３２９７号公報「４×４スイッチおよび８×８スイッチ」に記載されている従来例がある。図７は、前記特許文献１に記載された従来の４×４スイッチのブロック構成を示すブロック構成図である。
【０００４】
図７における従来の４×４スイッチは、５個の２×２スイッチ１２１〜１２５と６本の伝送線路５２１〜５２６とによって構成されており、最少の２×２スイッチ数で４個の信号入力端子１１〜１４に入力される入力信号を４個の信号出力端子２１〜２４のいずれにも出力することが可能な構成つまり順列出力可能な構成となっている。さらに、第１、第２の２×２スイッチ１２１，１２２と第３、第４の２×２スイッチ１２３，１２４との間を接続する第１ないし第４の伝送線路５２１〜５２４の配線長を等長にし、かつ、第５の２×２スイッチ１２５の通過特性（振幅・位相）と同等の通過特性を有する第５、第６の伝送線路５２５，５２６を備えることによって、信号経路毎の通過特性を均一にすることが期待される構成とされている。
【０００５】
さらに、前記特許文献１には、図７の２×２スイッチ１２１〜１２５として、ＦＥＴを用いたＳＰＤＴスイッチ（単極双投スイッチ）により構成した図８中に示すような回路構成が記載されている。図８は、前記特許文献１に記載された従来の４×４スイッチの回路構成を示す回路図である。
【０００６】
図８中に示すような２×２スイッチ１２１〜１２５の回路構成を適用して、４×４スイッチを構成した場合、信号線がグランドに接続されていないことから、直流成分を有する信号についても、そのまま、切り替えて出力することができる。したがって、汎用性のあるスイッチを構成することができるとともに、所要ＦＥＴ数が少なくて済むことから、スイッチを小型化することができるという利点も得られる。
【０００７】
また、ＳＰＤＴスイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。さらに、図８に示すように、第５の２×２スイッチ１２５のＳＰＤＴスイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入することにより、挿入損失の信号経路依存性が少ないスイッチを実現することが期待されている。
【０００８】
しかしながら、図８に示すような従来の回路構成においては、高周波領域で特性のポート間均一性を保つことが困難になるという問題点が生じる。つまり、例えば、第５の２×２スイッチ１２５においては、ＳＰＤＴスイッチとして、ＦＥＴ３９１，３１０１がＯＮ、ＦＥＴ３９２，３１０２がＯＦＦという“バー”接続状態と、ＦＥＴ３９１，３１０１がＯＦＦ、ＦＥＴ３９２，３１０２がＯＮという“クロス”接続状態との切り替えが行われる。
【０００９】
したがって、第５の２×２スイッチ１２５においては、第２の信号出力端子２２、第３の信号出力端子２３それぞれからＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２５内の第２、第４の伝送線路５９２，５１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２５内の第１、第３の伝送線路５９１，５１０１）が、オープンスタブとして動作し、当該第５の２×２スイッチ１２５とは接続されていない第１、第４の信号出力端子２１，２４への信号経路と比較して、等価的に容量成分が増加してしまい、高周波領域における通過特性としてポート間の均一性を保つことが困難になってしまう。
【００１０】
かくのごとき問題点は、２×２スイッチを６個使用する構成を採用することによって解決することができるが、制御端子数および回路規模が増大してしまい、スイッチの小型化を阻害してしまうという問題点が生じる。
【特許文献１】特開２００５−３２３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前述のような従来技術の問題に鑑みてなされたものであり、本発明の目的とするところは、所要構成要素や所要単位スイッチ数が少ない構成において、いずれの信号入力端子に入力される入力信号であっても信号出力端子のいずれにも出力することができる順列出力が可能であって、かつ、各信号経路の通過特性を均一にし、ポート間特性の均一性が得られる４×４スイッチを提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
【００１３】
第１の技術手段は、４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする。
【００１４】
第２の技術手段は、前記第１の技術手段に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする。
【００１５】
第３の技術手段は、前記第１または第２の技術手段に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする。
【００１６】
第４の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。
【００１７】
第５の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。
【００１８】
第６の技術手段は、前記第１ないし第５の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする。
【００１９】
第７の技術手段は、前記第１ないし第６の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする。
【００２０】
第８の技術手段は、前記第１ないし第７の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする。
【発明の効果】
【００２１】
本発明に係わる４×４スイッチによれば、５個の２×２スイッチを使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺する構成を採用しているので、以下のごとき効果を奏することができる。
【００２２】
本発明に係わる４×４スイッチは、ＦＥＴ等の所要構成要素が少ない２×２スイッチを５個使用する構成であっても、信号の通過特性およびポート間特性の均一性が高く、かつ、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。
【００２３】
このため、制御端子数が少なく、かつ、回路規模も小さい４×４スイッチを提供することができるため、イーサネット（登録商標）などのＬＡＮ用のスイッチやルータの小型化・高性能化に資するところが大である。また、正電源動作も可能になるため、無線通信端末の小型高性能化にも寄与することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明に係わる４×４スイッチの最良の実施の形態について、その一例を、図面を参照しながら詳細に説明する。
【００２５】
（本発明の特徴）
本発明の実施の形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明に係わる４×４スイッチは、構成要素（例えば、ＦＥＴなど）が少ない２×２スイッチを５個使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺するように、特定の信号出力端子（例えば、５個目の２×２スイッチが挿入されていない信号出力端子）にオープンスタブまたはシャントキャパシタを挿入することを特徴としており、而して、各ポート間の容量成分などのインピーダンスを均一にして、各信号経路間の通過特性、各ポート間の特性を均一にすることを可能としている。
【００２６】
（第１の実施の形態）
まず、本発明に係わる４×４スイッチの第１の実施の形態のブロック構成およびその具体的な回路構成について、図１および図２を用いて説明する。図１は、本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、２×２スイッチを単位スイッチとして５個備えている例を示している。図２は、本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、図１のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。
【００２７】
図１、図２の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４それぞれに第１、第２のオープンスタブ５３１，５３２を追加して接続していることである。つまり、図１、図２に示す本実施の形態の４×４スイッチは、図７、図８に示した従来の４×４スイッチに対して、さらに、第１、第２のオープンスタブ５３１，５３２を、第５の伝送線路５２５の他端（信号の出力側の端子）と第１の信号出力端子２１との接続点、第６の伝送線路５２６の他端と第４の信号出力端子２４との接続点にそれぞれ接続している。
【００２８】
図１、図２の本実施の形態の４×４スイッチは、図７、図８の従来の４×４スイッチの場合と同様、まず、第１〜第４の４個の信号入力端子１１〜１４と、第１〜第５の５個の２×２スイッチ１２１〜１２５と、第１〜第４の４個の信号出力端子２１〜２４と、信号入力端子１１〜１４側に配置する第１、第２の２個の２×２スイッチ１２１，１２２と後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４との間を接続する伝送手段である第１〜第４の４個の伝送線路５２１〜５２４と、後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４と第５の２×２スイッチ１２５との間を接続する伝送線路と、後段に配置する第３、第４の２個の２×２スイッチ１２３，１２４と第１、第４の２個の信号出力端子２１，２４との間を接続する２個の伝送手段として第５、第６の伝送線路５２５，５２６と、を少なくとも備えている。
【００２９】
図１、図２の本実施の形態の４×４スイッチにおいて、第１〜第５の５個の２×２スイッチ１２１〜１２５は、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、第１および第２の入力端子それぞれに入力された信号を、各２×２スイッチごとに２つずつ接続された制御端子６１１，６１２〜６５１，６５２それぞれに印加される制御用差動信号によって、第１および第２の出力端子、または、第２および第１の出力端子にそれぞれ出力する。
【００３０】
第１〜第４の４個の信号入力端子１１〜１４それぞれは、第１および第２の２×２スイッチ１２１，１２２それぞれの第１および第２の入力端子にそれぞれ接続される。
【００３１】
第１の２×２スイッチ１２１の第１の出力端子は、後段に配置する第３の２×２スイッチ１２３の第１の入力端子に第１の伝送線路５２１により接続され、第２の２×２スイッチ１２２の第１の出力端子は、後段に配置する第３の２×２スイッチ１２３の第２の入力端子に第３の伝送線路５２３により接続される。また、第１の２×２スイッチ１２１の第２の出力端子は、後段に配置する第４の２×２スイッチ１２４の第１の入力端子に第２の伝送線路５２２により接続され、第２の２×２スイッチ１２２の第２の出力端子は、後段に配置する第４の２×２スイッチ１２４の第２の入力端子に第４の伝送線路５２４により接続される。
【００３２】
信号出力端子２１〜２４側に配置する第３および第４の２×２スイッチ１２３，１２４の第１の出力端子それぞれは、２個の信号出力端子２１，２４との間を接続する２つの伝送手段つまり第５、第６の伝送線路５２５，５２６の一端にそれぞれ接続され、第３および第４の２×２スイッチ１２３，１２４の第２の出力端子それぞれは、第５の２×２スイッチ１２５の第１の入力端子と第２の入力端子とにそれぞれ接続される。
【００３３】
第１〜第４の４個の信号出力端子２１〜２４それぞれは、前記２個の伝送手段のうち一方の伝送手段つまり第５の伝送線路５２５の他端、第５の２×２スイッチ１２５の第１および第２の出力端子、前記２個の伝送手段のうち他方の伝送手段つまり第６の伝送線路５２６の他端にそれぞれ接続され、かつ、前記２個の伝送手段つまり第５、第６の伝送線路５２５，５２６それぞれを通過する信号の通過時聞が、第５の２×２スイッチ１２５を通過する信号の通過時間と同一となるように設定されている。
【００３４】
さらに、第１〜第５の５個の２×２スイッチ１２１〜１２５は、図２に示すように、それぞれ、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチ９１，９２〜９９，９１０と、各２×２スイッチ１２１〜１２５内の第１〜第４の４本の伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２と、から構成されている。そして、第１〜第５の各２×２スイッチ１２１〜１２５内の接続方法については、全て同じであり、例えば、第１の２×２スイッチ１２１においては、第１の伝送線路５１１の一端は、第１の単極双投スイッチ９１の一方の端子に、第２の伝送線路５１２の一端は、第２の単極双投スイッチ９２の一方の端子に、第３の伝送線路５２１−１の一端は、第２の単極双投スイッチ９２の他方の端子に、第４の伝送線路５２２−１の一端は、第１の単極双投スイッチ９１の他方の端子に、それぞれ接続される。
【００３５】
また、第１〜第５の各２×２スイッチ１２１〜１２５の第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、第１および第２の単極双投スイッチ９１，９２〜９９，９１０の共通端子にそれぞれ接続される。例えば、信号入力端子１１〜１４側に配置する第１の２×２スイッチ１２１においては、第１の出力端子が第１の単極双投スイッチ９１の共通端子に、第２の出力端子が第２の単極双投スイッチ９２の共通端子に、それぞれ接続される。また、後段に配置する第３の２×２スイッチ１２３においては、第１の入力端子が第１の単極双投スイッチ９５の共通端子に、第２の入力端子が第２の単極双投スイッチ９６の共通端子に、それぞれ接続される。
【００３６】
そして、第１〜第５の各２×２スイッチ１２１〜１２５の第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、第１および第３の伝送線路の他端同士の接続点、および、第２および第４の伝送線路の他端同士の接続点にそれぞれ接続される。例えば、信号入力端子１１〜１４側に配置する第１の２×２スイッチ１２１においては、第１および第２の入力端子のそれぞれが、第１および第２の伝送線路５１１，５１２の他端同士の接続点、および、第３および第４の伝送線路５２１−１，５２２−１の他端同士の接続点に、それぞれ接続され、後段に配置する第３の２×２スイッチ１２３においては、第１および第２の出力端子のそれぞれが、第１および第２の伝送線路５５１，５５２の他端同士の接続点、および、第３および第４の伝送線路５６１，５６２の他端同士の接続点に、それぞれ接続される。
【００３７】
さらに、図１、図２の本実施の形態の４×４スイッチにおいては、前述したように、図７、図８の従来の４×４スイッチとは異なり、第１および第２のオープンスタブ５３１，５３２を備えており、第１および第２のオープンスタブ５３１，５３２それぞれが、第１、第４の信号出力端子２１，２４にそれぞれ接続されている２個の伝送手段それぞれに、つまり、第５、第６の伝送線路５２５，５２６の他端と第１、第４の信号出力端子２１，２４との接続点それぞれに、接続されている。
【００３８】
なお、図１、図２の本実施の形態においては、従来の４×４スイッチの場合と同様に、まず、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２の配線長を等長にすることによって、第１〜第５の２×２スイッチ１２１〜１２５のバー経路とクロス経路との通過特性（振幅、位相）が同一になるように構成している。
【００３９】
さらに、従来の４×４スイッチの場合と同様に、第１〜第４の２×２スイッチ１２１〜１２４間を接続する第１〜第４の伝送線路５２１〜５２４の配線長を等長にし、かつ、第５の２×２スイッチ１２５の通過特性（振幅、位相）と同等の通過特性を有する第５、第６の伝送線路５２５，５２６を、第５の２×２スイッチ１２５とは接続されない第３、第４の２×２スイッチ１２３，１２４の第１の出力端子と第１、第４の信号出力端子２１，２４との間に備えることにより、第１〜第４の信号入力端子１１〜１４から第１〜第４の信号出力端子２１〜２４までの各信号経路の通過特性（所要時間つまり位相）が同一になるように構成している。
【００４０】
さらに、従来の４×４スイッチの場合と同様に、第５の２×２スイッチ１２５の単極双投スイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入する構成とすることにより、第１〜第４の信号入力端子１１〜１４から第１〜第４の信号出力端子２１〜２４までの各信号経路の通過特性（振幅）も同一になるように構成している。つまり、直列に接続された抵抗４２５と第５の伝送線路５２５との合計、および、抵抗４２６と第６の伝送線路５２６との合計が、それぞれ、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるように構成している。
【００４１】
さらに、図１、図２の本実施の形態においては、従来の４×４スイッチの場合とは異なり、前述のように、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４に第１、第２のオープンスタブ５３１，５３２を追加して備えることにより、信号経路毎の通過特性（位相、振幅）、ポート間の特性をほぼ均一にすることができることに加えて、高周波領域をも含めて、各信号経路間の通過特性、ポート間の特性の均一化を実現することができる。
【００４２】
なお、第１、第２のオープンスタブ５３１，５３２の電気長は、第５の２×２スイッチ１２５内の伝送線路（第１〜第４の伝送線路５９１，５９２，５１０１，５１０２）と比較して若干長めに設定している。このような長さの第１、第２のオープンスタブ５３１，５３２を第１、第４の信号出力端子２１，２４に接続される第５、第６の伝送線路５２５，５２６の他端に接続することによって、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時に、第２、第３の信号出力端子２２，２３からＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２５内の第２、第４の伝送線路５９２，５１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２５内の第１、第３の伝送線路５９１，５１０１）におけるオープンスタブと同等の効果を、第１、第４の信号出力端子２１，２４に齎すことができる。さらに、第１、第２のオープンスタブ５３１，５３２のオープンスタブ長を伝送線路（第５の２×２スイッチ１２５内の第１〜第４の伝送線路５９１〜５１０２）よりも若干長くすることによって、ＦＥＴのＯＦＦ容量の影響も含めて、特性の均一化を図ることを期待することができる。
【００４３】
かくのごとき通過特性、ポート間特性の効果をシミュレーションによって評価した結果について、アジレント社製シミュレータＡＤＳを用いて確認した通過特性、ポート間特性を、それぞれ、図５、図６に示している。図５は、図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各信号経路間の挿入損失のバラツキ（ｄＢ）を示し、０ｄＢが信号経路間のバラツキがないことを示している。また、図６は、図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各ポート間の反射損失のバラツキ（ｄＢ）を示し、０ｄＢがポート間の特性のバラツキがないことを示している。また、従来技術との比較を示すために、図５、図６のいずれにも、図８の従来の４×４スイッチにおける特性を含めて示している。
【００４４】
図５に示すように、例えば、第５の伝送線路５２５の他端に接続される第１の信号出力端子２１から出力される経路の挿入損失と、第５の２×２スイッチ１２５の第１の出力端子に接続される第２の信号出力端子２２から出力される経路の挿入損失との差は、図２に示す本実施の形態の回路構成においては、第１のオープンスタブ５３１を第５の伝送線路５２５の他端と第１の信号出力端子２１との接続点に備えることによって、２０ＧＨｚの高周波領域に至るまで、０．０５ｄＢ以下と、ほぼ０ｄＢのバラツキに抑えることができる。これに対して、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者の信号経路間の挿入損失の差が拡大していき、２０ＧＨｚでは、約０．６ｄＢの差が生じてしまう。
【００４５】
また、第１の信号出力端子２１と第２の信号出力端子２２との反射損失のポート間の差についても、図６に示すように、図２に示す本実施の形態の回路構成においては、２０ＧＨｚの高周波領域に至るまで、約１ｄＢ以下の差に抑えることができるが、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者のポート間の反射損失の差が拡大していき、２０ＧＨｚの高周波領域では、約５ｄＢの差が生じてしまう。
【００４６】
かくのごとく、第１、第２のオープンスタブ５３１，５３２を追加した本実施の形態の回路構成は、図７、図８のような従来の回路構成に比して、高周波領域に至るまで、所望の周波数帯域において、各信号経路間やポート間の特性のバラツキが格段に小さくなっていることが分る。これは、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時において生じるオープンスタブとほぼ同等の機能を、第１、第２のオープンスタブ５３１，５３２によって実現しているためである。
【００４７】
さらに、図１、図２に示すような本実施の形態の４×４スイッチにおいては、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。
【００４８】
なお、本実施の形態に例示した伝送線路（第１〜第４の２×２スイッチ１２１〜１２５間を接続する伝送線路例えば第１〜第４の伝送線路５２１〜５２４、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２）および第１、第２のオープンスタブ５３１，５３２は、それらの一部またはすべてにおいて、ストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。
【００４９】
（第２の実施の形態）
次に、本発明に係わる４×４スイッチの第２の実施の形態のブロック構成およびその具体的な回路構成について、図３および図４を用いて説明する。図３は、本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、第１の実施の形態の図１の場合と同様、２×２スイッチを単位スイッチとして５個備えている例を示している。図４は、本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、第１の実施の形態の図２の場合と同様、図３のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。
【００５０】
図３、図４の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２１，２４それぞれに１個ずつのキャパシタすなわち第１、第２のシャントキャパシタ７３１，７３２をそれぞれ追加して接続していることである。つまり、図３、図４に示す本実施の形態の４×４スイッチは、図１、図２に示す第１の実施形態における第１、第２のオープンスタブ５３１，５３２の代わりに、第１、第２のシャントキャパシタ７３１，７３２を、第５の伝送線路５２５の他端（信号の出力側の端子）と第１の信号出力端子２１との接続点と接地部との間、第６の伝送線路５２６の他端と第４の信号出力端子２４との接続点と接地部との間にそれぞれ接続している。
【００５１】
第１、第２のシャントキャパシタ７３１，７３２は、第５の２×２スイッチ１２５のＯＮ／ＯＦＦ動作時においてオープンスタブとして容量成分が増加する状況と同等の容量成分として作用するものであり、第１の実施の形態における図１、図２の第１、第２のオープンスタブ５３１，５３２と同等の機能を実現することができる。したがって、第１の実施の形態の場合と同様に、通過特性の信号経路間、ポート間のバラツキを大幅に低減することができる。さらに、第１の実施の形態における第１、第２のオープンスタブ５３１，５３２の場合と比較して、ＩＣ上においては第１、第２のシャントキャパシタ７３１，７３２の方が、占有面積を小さくすることができるので、ＩＣの小型化ならびに低コスト化も図ることができるという利点が得られる。
【００５２】
さらに、図３、図４に示すような本実施の形態の４×４スイッチにおいては、第１の実施の形態の場合と同様、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。
【００５３】
なお、本実施の形態においても、第１の実施の形態の場合と同様、伝送線路（第１〜第４の２×２スイッチ１２１〜１２５間を接続する伝送線路例えば第１〜第４の伝送線路５２１〜５２４、第１〜第５の２×２スイッチ１２１〜１２５内の第１〜第４の各伝送線路５１１，５１２，５２１−１，５２２−１〜５９１，５９２，５１０１，５１０２）は、それらの一部またはすべてにおいて、マイクロストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。
【００５４】
（その他の実施の形態）
前述の各実施の形態に示した図１〜図４は、本発明のブロック構成、回路構成の一例を例示したものであって、本発明は、かくのごときブロック構成、回路構成に限定されることなく、例えば、信号入力端子１１〜１４と信号出力端子２１〜２４とを互いに入れ替えた構成としても構わないし、第１〜第５の２×２スイッチ１２１〜１２５のうち、１個以上の２×２スイッチを左右反転した構成としても構わない。
【００５５】
また、前述の各実施の形態においては、第５の２×２スイッチ１２５のみならず、第１〜第４の２×２スイッチ１２１〜１２４についても、２個の単極双投スイッチを用いて構成する場合について例示したが、第１〜第４の２×２スイッチ１２１〜１２４については、必ずしも、２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成する必要はなく、各２×２スイッチが、同一の回路構成であって、かつ、それぞれの接続経路の長さが等長であれば、いかなる構成のスイッチを用いても構わない。例えば、２個に限らず２個以上の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成するようにしても構わない。
【００５６】
また、ＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４２５，４２６を第５、第６の伝送線路５２５，５２６と直列に挿入して、それぞれ、直列に接続された抵抗４２５，４２６と第５、第６の伝送線路５２５，５２６との合計として（つまり、直列に接続された抵抗４２５と第５の伝送線路５２５との合計、および、抵抗４２６と第６の伝送線路５２６との合計として）、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるように構成する代わりに、第５、第６の伝送線路５２５，５２６の導体幅や導体厚などを調整することによって、所望の周波数帯域において、第５の２×２スイッチ１２５と同等の挿入損失または利得が得られるような回路構成としても構わない。
【００５７】
あるいは、各単極双投スイッチ（ＳＰＤＴスイッチ）について、２個のＦＥＴを用いて構成する例を示したが、最少となる２個に限らず２個以上のＦＥＴを用いて構成するようにしても構わない。また、各単極双投スイッチ（ＳＰＤＴスイッチ）を、ＦＥＴを用いる代わりに、微小機械スイッチ（ＭＥＭＳ：Micro−Electro−Mechanical Switch）によって構成するようにすることも可能である。
【００５８】
さらに、本発明に係わる４×４スイッチを単位スイッチとして用いることにより、より多くの信号入出力端子を有する多入力多出力スイッチ（例えば８×８スイッチ、１６×１６スイッチ）の回路構成に拡張することも可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。
【図２】本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。
【図３】本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。
【図４】本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。
【図５】図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図である。
【図６】図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図である。
【図７】従来の４×４スイッチのブロック構成を示すブロック構成図である。
【図８】従来の４×４スイッチの回路構成を示す回路図である。
【符号の説明】
【００６０】
１１…第１の信号入力端子、１２…第２の信号入力端子、１３…第３の信号入力端子、１４…第４の信号入力端子、２１…第１の信号出力端子、２２…第２の信号出力端子、２３…第３の信号出力端子、２４…第４の信号出力端子、３１１，３１２，３２１，３２２，〜，３９１，３９２，３１０１，３１０２…ＦＥＴ、４１１，４１２，４２１，４２２，〜，４９１，４９２，４１０１，４１０２…抵抗、４２５，４２６…抵抗、５２１…第１の伝送線路、５２２…第２の伝送線路、５２３…第３の伝送線路、５２４…第４の伝送線路、５２５…第５の伝送線路、５２６…第６の伝送線路、５３１…第１のオープンスタブ、５３２…第２のオープンスタブ、５１１…第１の２×２スイッチ内の第１の伝送線路、５１２…第１の２×２スイッチ内の第２の伝送線路、５２１−１…第１の２×２スイッチ内の第３の伝送線路、５２２−２…第１の２×２スイッチ内の第４の伝送線路、…、５９１…第５の２×２スイッチ内の第１の伝送線路、５９２…第５の２×２スイッチ内の第２の伝送線路、５１０１…第５の２×２スイッチ内の第３の伝送線路、５１０２…第５の２×２スイッチ内の第４の伝送線路、６１１，６１２，〜，６５１，６５２…制御端子、７３１…第１のシャントキャパシタ、７３２…第２のシャントキャパシタ、９１，９２，〜，９９，９１０…単極双投スイッチ（ＳＰＤＴスイッチ）、１１１，〜，１１５…配線交差部（クロスオーバ）、１２１…第１の２×２スイッチ、１２２…第２の２×２スイッチ、１２３…第３の２×２スイッチ、１２４…第４の２×２スイッチ、１２５…第５の２×２スイッチ。
【特許請求の範囲】
【請求項１】
４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする４×４スイッチ。
【請求項２】
請求項１に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする４×４スイッチ。
【請求項３】
請求項１または２に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする４×４スイッチ。
【請求項４】
請求項１ないし３のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
【請求項５】
請求項１ないし３のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
【請求項６】
請求項１ないし５のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする４×４スイッチ。
【請求項７】
請求項１ないし６のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする４×４スイッチ。
【請求項８】
請求項１ないし７のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする４×４スイッチ。
【請求項１】
４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする４×４スイッチ。
【請求項２】
請求項１に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする４×４スイッチ。
【請求項３】
請求項１または２に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする４×４スイッチ。
【請求項４】
請求項１ないし３のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
【請求項５】
請求項１ないし３のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
【請求項６】
請求項１ないし５のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする４×４スイッチ。
【請求項７】
請求項１ないし６のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする４×４スイッチ。
【請求項８】
請求項１ないし７のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする４×４スイッチ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−１４７８８０（Ｐ２００９−１４７８８０Ａ）
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願番号】特願２００７−３２６０１３（Ｐ２００７−３２６０１３）
【出願日】平成１９年１２月１８日（２００７．１２．１８）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願日】平成１９年１２月１８日（２００７．１２．１８）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]