【課題】出力回路における各トランジスタのゲート・ソース間に印加される電圧を制限するための構成や単位回路へ入力される制御信号の振幅を小さくするための構成を簡素化する。
【解決手段】単位回路Ｊは、電源線１０１と接地線１０３との間に直列に接続された第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、および第２のＮチャネルトランジスタとを備える。そして、第１のＰチャネルトランジスタがオン状態のときにその電位がＶＤＤとなり、第１のＰチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ＋Ｖtp2となる第１出力信号Ｖ１を第１出力端子から出力し、第２のＮチャネルトランジスタがオン状態のときにその電位がＧＮＤとなり、第２のＮチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ−Ｖtn1となる第２出力信号Ｖ２を第２出力端子から出力する。 （もっと読む）

【課題】駆動回路におけるトランジスタの特性劣化を抑制することを課題の一つとする。
【解決手段】回路２００と、トランジスタ１０１＿１と、トランジスタ１０１＿２と、を有し、トランジスタ１０１＿１及びトランジスタ１０１＿２は、ゲートに回路２００から信号が選択的に入力されることでオン又はオフが制御され、トランジスタ１０１＿１またはトランジスタ１０１＿２がオン又はオフになることにより、配線１１２と配線１１１とが導通状態または非導通状態になる。 （もっと読む）

【課題】 少なくとも２つの通信システムに共用可能なマルチバンド高周波回路を提供する。
【解決手段】 通信周波数が異なる複数の通信システムの無線通信を行うマルチバンド高周波回路であって、マルチバンドアンテナと送信側回路及び受信側回路との接続を切り替える高周波スイッチ回路と、高周波スイッチ回路と送信側回路との間に、送信信号を分波する第１の分波回路と、低周波側に接続される第１の増幅器及び第１の平衡−不平衡変換回路と、高周波側に接続される第２の増幅器及び第２の平衡−不平衡変換回路とを有し、高周波スイッチ回路と受信側回路との間に、受信信号を分波する第２の分波回路と、低周波側に接続された第３の平衡−不平衡変換回路と、高周波側に接続された第４の平衡−不平衡変換回路とを有するマルチバンド高周波回路。 （もっと読む）

【課題】駆動回路におけるトランジスタの特性劣化を抑制することを課題の一つとする。
【解決手段】第１のトランジスタと、ゲート並びにソース及びドレインの一方に第２の信号が入力される第２のトランジスタと、ゲートが第１のトランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否かを制御する第３のトランジスタと、ゲートが第２のトランジスタのソース及びドレインの他方に電気的に接続され、オン又はオフになることにより出力信号の電圧状態を設定するか否かを制御する第４のトランジスタと、を有する。 （もっと読む）

【課題】 フォトカプラやＤＣ−ＤＣコンバータを用いない無電圧接点入力回路を提供する。
【解決手段】 信号入力部１に入力された無電圧接点信号が「開」か「閉」かを判断するＣＰＵ２と、入力された無電圧接点信号を、Ｈ／Ｌ信号としてＣＰＵ２に通知するためのインターフェース回路３とを有し、インターフェース回路３は、信号入力部１にコンデンサを設け、ＣＰＵ２の入力ポートＰｉに無電圧接点信号の開／閉に対応するＨ／Ｌ信号を出力する出力トランジスタＴｒ４と、コンデンサＣ１，Ｃ２を充電すると共に出力トランジスタＴｒ４を起動するための起動トランジスタＴｒ１と、コンデンサＣ１，Ｃ２の充電電荷を放電させるための放電トランジスタＴｒ２とを備え、ＣＰＵ２が入力ポートＰｉに入力される信号Ｈ／Ｌの状態を所定のタイミングで見ることで無電圧接点信号の開／閉を判断する。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】充分な長さのリセット期間を安定して得ることができるパワーオンリセット回路を提供する。
【解決手段】電源電圧ＶＤＤの値が第１閾値以上になると、第１スタートアップ回路２０によりバンドギャップリファレンス回路１０の安定動作が開始され、バンドギャップリファレンス回路１０から第１電圧値Ｖ_Ａが出力される。電源電圧の値が第１閾値より大きい第２閾値以上になると、第２スタートアップ回路４０により電圧分割回路３０のＰＭＯＳトランジスタＭＰ_３がオン状態となり、電圧分割回路３０から出力される第２電圧値Ｖ_Ｂは、抵抗器Ｒ_３１，Ｒ_３２の抵抗比に応じて電源電圧の値が分割された値となる。電圧比較回路５０から、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａより小さいときにリセットレベルの電圧値が出力され、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａ以上になると電源電圧レベルの電圧値が出力される。 （もっと読む）

【課題】トランジスタの劣化を抑制する。
【解決手段】第１薄膜トランジスタ乃至第１１トランジスタで構成される複数のパルス出力回路を構成し、各トランジスタを制御する複数のクロック信号、前段のパルス出力回路より入力される前段信号、後段のパルス出力回路より入力される後段信号、及びリセット信号に基づいて動作させる。そして当該薄膜トランジスタのチャネル領域となる半導体層を微結晶半導体で構成する。そして、薄膜トランジスタの特性劣化の程度を小さくできる。 （もっと読む）

【課題】簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを提供する。
【解決手段】第１入出力端子Ｐ１と第２入出力端子Ｐ２との間に直列に接続された第１ＦＥＴ２と、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間に接続された伝送線路４と、伝送線路４と平行に配置され、伝送線路４を通過する高周波信号の一部を分岐させる伝送線路７と、伝送線路７の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路８とを備え、検波回路８からの出力に応じて第１ＦＥＴ２がスイッチング制御されることにより、第１入出力端子Ｐ１から第２入出力端子Ｐ２または第３入出力端子Ｐ３までの経路が切り替えられる。 （もっと読む）

【課題】出力電圧信号の振幅を十分にとれない場合があった。
【解決手段】本発明は、参照電圧を入力する第１、第２の端子と、基準電圧を入力する第３の端子と、検出すべき電圧を入力する第４の端子と、参照電圧の電位差に応じた電流をそれぞれ流す第１、第２のトランジスタ（以下、Ｔｒ）と、第１のＴｒと直列接続される第３のＴｒと、第２のＴｒと直列接続される第４のＴｒと、第３のＴｒの流す電流に応じたミラー電流を流す第５のＴｒと、第４のＴｒの流す電流に応じたミラー電流を流す第６のＴｒと、第６のＴｒと第４の端子との間に接続される第７のＴｒと、第５のＴｒと第３の端子との間に接続され、第７のＴｒの流す電流に応じたミラー電流を流す第８のＴｒと、を有し、第５、第８のＴｒの中間ノードの電圧に応じた電圧を出力信号として出力するコンパレータ回路である。 （もっと読む）

【課題】トランジスタと容量によって情報を記憶し、リフレッシュを必要としないＲＦＩＤタグを提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、容量およびバッファを有するＲＦＩＤタグであり、第２のトランジスタのソースおよびドレインの一方は入力端子に電気的に接続され、ソースおよびドレインの他方は、第１のトランジスタのソースおよびドレインの一方かつ第３のトランジスタのソースおよびドレインの一方に電気的に接続され、第１のトランジスタのソースおよびドレインの他方は容量の一方の電極かつバッファの入力に電気的に接続され、容量の他方の電極は基準電圧端子に電気的に接続され、バッファの出力は出力端子および第３のトランジスタのソースおよびドレインの他方に電気的に接続される。 （もっと読む）

【課題】従来の過電流保護回路では、トランジスタの特性ばらつきにより高精度の過電流検出ができないという問題があった。
【解決手段】本発明にかかる過電流保護回路は、負荷２に供給する電流に応じた検出用電流を生成する検出用ＭＯＳトランジスタＱ２と、バイアス信号１に基づいて電流Ｉｒｅｆ１を生成するトランジスタ９と、バイアス信号１と異なるバイアス信号２に基づいてＩｒｅｆ２を生成し、トランジスタ９と同一サイズのトランジスタ１０と、電流Ｉｒｅｆ１と、電流Ｉｒｅｆ２と、検出用電流と、に基づいて過電流検出信号を出力するカレントミラー回路と、を備える。このような回路構成により、高精度の過電流検出が可能な過電流保護回路を提供することができる。 （もっと読む）

【課題】回路規模の増大を抑えつつ、双方向スイッチを駆動できるようにする。
【解決手段】第１及び第２ソース（S1,S2）、第１及び第２ゲート（G1,G2）を有した双方向スイッチ（10）を駆動する双方向スイッチ駆動回路（1）において、第１ソース（S1）を基準とした電圧で、第１ゲート（G1）を駆動する電力を供給する第１電力供給部（40）と、第２ソース（S2）を基準とした電圧で第２ゲート（G2）を駆動する電力を供給する第２電力供給部（50）とを設ける。第１及び第２電力供給部（40,50）には共通の電源（30）で電力を供給する。また、双方向スイッチ（10）がオフ状態の場合に第１ソース（S1）から第１電力供給部（40）を介して電源（30）に至る経路を遮断するスイッチング素子を設ける。 （もっと読む）

【課題】容易に計算でき、出力精度を高め得るとともに，初期化させる必要な半導体集積回路及び種種の応用に対して高精度且つ有効なリセット信号を提供する。
【解決手段】電源電圧が一定のクランプ電圧レベルを超えると電源電圧の上昇に従って電圧が上昇するチャージクランプ回路と、電源電圧の上昇に基づき一定比率で電圧が上昇する分圧回路と、該チャージクランプ回路の出力と該分圧回路の出力を比較してチャージクランプ回路の出力電圧が上回った場合にリセット信号を出力するコンパレータ回路からなり、さらに、該比較回路の出力から出されるリセット信号を保持するヒステリシス回路を有するパワーオンリセット回路を提供する。 （もっと読む）

【課題】回路の簡素化と共に、信頼性の高い回路動作を確保する。
【解決手段】動作用電源端子３１と出力端子３２との間に第１のＭＯＳトランジスタ１とブートストラップキャパシタ５が直列接続される一方、出力端子３２とグランド端子３４との間に、第２のＭＯＳトランジス２が、出力端子３２とブートストラップ電圧端子３３との間に、第３のＭＯＳトランジスタ３が、それぞれ直列接続されて設けられる一方、第１のＭＯＳトランジスタ１に流れる電流を監視し、その監視結果に応じて、第１のＭＯＳトランジスタ１のＯＮ、ＯＦＦを制御する電流監視回路７が設けられており、回路の簡素化と共に、信頼性の高い回路動作が確保可能となっている。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供する。
【解決手段】外部電源端子に接続された保護素子（１１）と、該保護素子に流れるリーク電流を検出する電流検出回路（１２）とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成した。さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 （もっと読む）

【課題】本発明は、コストアップを抑制でき、かつ、異常履歴を得ることができる半導体集積回路装置を提供することを目的とする。
【解決手段】発振を行って発振信号を出力すると共に発振停止を検出したとき発振停止検出信号を出力し発振を再開する発振回路と、発振回路が出力する発振停止検出信号をエラーフラグとして保持するレジスタと、発振回路が出力する発振停止検出信号からリセット信号を生成して機能モジュールをリセットするリセット制御部と、機能モジュールのリセット後、レジスタからエラーフラグを読み出して不揮発性メモリに記憶する記憶制御手段を有する。 （もっと読む）

【課題】駆動マージンが向上して長時間使用でも信頼性が維持されるゲート駆動回路を提供する。
【解決手段】ゲート駆動回路は、複数のステージが従属的に接続されたシフトレジスタを備え、ステージは、第１入力信号が印加される第１ノードの信号に応答して第１クロック信号をゲート信号として出力するプルアップ部と、第２入力信号が印加されるとゲート信号をオフ電圧に放電させるプルダウン部と、第２入力信号に応答して第１ノードの信号をオフ電圧に放電させる放電部と、第１クロック信号の遅延信号に応答して第１ノードの信号を、オフ電圧に放電されたゲート信号に維持させるホールディング部と、を含む。 （もっと読む）