【課題】入力電源電圧が出力段のトランジスタの閾値電圧以下の低い領域にあっても、出力電圧の不要な持ち上がりを抑圧し、確実な回路動作を実現する。
【解決手段】出力用ＮＭＯＳトランジスタ１１のバックゲートは、定電流源２５が接続されたバックゲート駆動用ＮＭＯＳトランジスタ１２のドレインに接続されており、出力用ＮＭＯＳトランジスタ１１が未だオンとならない入力電源電圧が低い領域にあっては、バックゲートに正の電圧が印加される一方、入力電源電圧が上昇すると、出力用ＮＭＯＳトランジスタ１１と共にバックゲート駆動用ＮＭＯＳトランジスタ１２がオンとされることで、バックゲートはグランドレベルとされるため、出力用ＮＭＯＳトランジスタ１１の閾値電圧の引き下げと、出力電圧の持ち上がりが抑制されるようになっている。 （もっと読む）

【課題】 低消費電力で信頼性の高いブートストラップ回路を提供する。
【解決手段】 電源ＶＤＲＶの立上がりに、制御部７０はプリチャージ信号Ｓ７０に予備充電用のパルスを形成し、その後にＰＷＭ信号発生回路７１がＮＭＯＳ４１をオンオフさせるパルス列を発生する。ブートストラップ回路５０は、予備充電用パルスに基づきＮＭＯＳ５２を介してＰＭＯＳ５８を充電し、その後、ＰＭＯＳ５８の充電電圧と電源ＶＤＲＶの電圧を加算した電圧をＰＭＯＳ５６を介してＮＭＯＳ６０のゲートに与え、ＮＭＯＳ６０をオンさせてキャパシタ６１を充電する。ＮＭＯＳ４１をオンさせるタイミングで、キャパシタ６１の充電電圧をＮＭＯＳ４１のゲート・ソース間に与え、ＮＭＯＳ４１をオンさせる。 （もっと読む）

【課題】複数の生成電圧の中からディジタルデータに対応した生成電圧の電圧降下を抑えて出力できる電圧生成回路、データドライバ及び表示装置を提供する。
【解決手段】電圧生成回路は、第１導電型ＭＯＳトランジスタにより構成される第１導電型の第１のセレクタと、各第２のセレクタが第１導電型ＭＯＳトランジスタにより構成される２^ａ個の第１導電型の第２のセレクタと、第２導電型ＭＯＳトランジスタにより構成される第２導電型の第１のセレクタと、各第２のセレクタが第２導電型ＭＯＳトランジスタにより構成される２^ａ個の第２導電型の第２のセレクタとを含む。第１導電型の第１及び第２のセレクタの各ＭＯＳトランジスタのチャネル幅方向は平行で、第１導電型の第２のセレクタの各第２のセレクタを構成するＭＯＳトランジスタのうち第１導電型の第１のセレクタに接続されるＭＯＳトランジスタがそのチャネル幅方向に隣接して配置される。 （もっと読む）

【課題】 各温度で最適なデッドタイムを得ることができる温度特性調整機能を有し、又は、回路が大型化しコスト的に不利になることが無く、又は、デッドタイムの高精度な制御が可能なデッドタイム制御回路を提供する。
【解決手段】 基準電圧発生回路１と、オペアンプ２、トランジスタ１１と抵抗３からなる電圧−電流変換部１０と、カレントミラーと、遅延回路８及びＡＮＤ回路９とを具備するデッドタイム制御回路において、負の温度特性を有する基準電圧発生回路１の出力電圧を電圧−電流変換部１０によって電流変換し、その電流をカレントミラーによって伝達し、遅延回路８を構成する少なくとも１つのインバータに流れる電流を制御している。 （もっと読む）

【課題】デプレッション型素子である双方向性スイッチの独特な特徴を考慮して駆動回路および方法を改良する。
【解決手段】本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部を備え、ハイサイド駆動部は、双方向半導体スイッチに負バイアス電圧を供給して、ハイサイド双方向半導体スイッチをＯＦＦにする。ローサイド駆動部は、ローサイド双方向半導体スイッチを制御するよう動作可能であってよい。負端子がハイサイド駆動部に接続された外部電圧源が備えられてよい。電圧源の負端子とハイサイド駆動部との間にハイサイド駆動スイッチが配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能であってよい。 （もっと読む）

【課題】 単一導電型のトランジスタで構成されるシフトレジスタにおいて、回路の小型化及び低消費電力化を図る。
【解決手段】 第１の接点（ノードＮ１）の電圧が電源電圧よりも高くあるいは低くなることで出力に電源電圧の電圧を出力するブートストラップ回路を含んだシフトレジスタであって、前記第１の接点に２個以上直列接続されたトランジスタ（Ｔｒ１、Ｔｒ２）と、前期トランジスタのドレイン・ソース間電圧が電源電圧以下となるように前記トランジスタ間の第２の接点（ノードＮ２）に電圧を供給する手段と、前記第１の接点に接続されゲート電極が第１の入力端子に接続された第１の入力トランジスタ（Ｔｒ３）と、出力端子とクロック信号に接続されかつゲート電極に前記第１の接点が接続された出力トランジスタ（Ｔｒ７）を有し、出力トランジスタのゲート電極はブートストラップする期間以外、開放状態にならない。 （もっと読む）

【課題】 複数の系統（グループ）に区分された複数のＥＣＵから構成される車両の電子制御装置において、グループごとに設けられたリレーの異常を簡易な構成で検出する。
【解決手段】 複数の電子制御ユニット（ＥＣＵ）１Ａ〜１Ｃ，２Ａ〜２Ｃは、複数のＥＣＵグループ１０Ａ，１０Ｂに区分される。リレーＲＬ１，ＲＬ２は、ＥＣＵグループごとに設けられ、対応のグループにおいて各ＥＣＵと電源３０との間に接続される。各ＥＣＵ間は、通信ネットワーク６０に接続され、電源投入時には、通信機能に異常が発生しない限り、自身が通信可能であることを示すフラグを出力する。リレー異常検出部７０は、それぞれのＥＣＵについて通信可能または通信不能を示す通信状態情報に基づき、ＥＣＵグループ間で通信状態情報が不一致であるときにリレーＲＬ１，ＲＬ２の異常を検知する。 （もっと読む）

【課題】２次側から１次側への故障応答をより簡単で且つ集積可能な手段を用いて可能とする、ブリッジ装置内のパワー半導体スイッチ用の回路装置、並びにそれに付属する方法を紹介する。
【解決手段】回路装置が１次側（２０）と２次側（３０）の間に故障ステータス伝送のためのダイオード（６０）を有する。故障のない稼動時、２次側はダイオードのカソードに「ハイ」レベル（Ｖｄ）を印加し、故障のある稼動時には「ロー」レベル（Ｇｄ）を印加する。２次側から１次側への故障ステータスは、２次側が、開かれているＢＯＴスイッチ（５２）又は高抵抗の抵抗（７０）を介してほぼグラウンド・基準電位上にあるためにダイオードを通じて電流の流れが行なわれることにより認識される。 （もっと読む）

【課題】 リセットシーケンスを電源ＯＮ時および電源ＯＦＦ時において確実に守ることができるリセット回路を提供する。
【解決手段】 リセットＩＣ２は、電源端子Ｖｄｄへ電源Ｖ１が加えられた時、一定時間ｔ１の間第１のリセット信号Ｒ１を出力した後リセットを解除し、電源端子Ｖｄｄの電源Ｖ１がＯＦＦとされた時リセット信号を”Ｌ”レベルとする。第２のリセットＩＣ９は、電源端子Ｖｄｄへ電源Ｖ２が加えられた時、一定時間ｔ２の間第２のリセット信号Ｒ２を出力した後リセットを解除し、電源端子Ｖｄｄの電源がＯＦＦとされた時、リセット信号Ｒ２を”Ｌ”レベルとする。トランジスタ５、８は、第１のリセット信号Ｒ１のリセット状態が解除された時、第２の電源Ｖ２を第２のリセットＩＣ９に加える。 （もっと読む）

【課題】 増幅部の温度特性に起因したシステムの性能低下を抑制すること。
【解決手段】 パワＴｒ１２と電流信号変換・増幅部１３とが同一のソレノイド駆動ＩＣ１１に内蔵され、さらに、ソレノイド駆動ＩＣ１１の内部において、パワＴｒ１２からの発熱が電流信号変換・増幅部１３に伝わる（熱伝達する）位置関係に配置されている点に着目し、電流信号変換・増幅部１３の温度を速やかに上昇させる目的で、電流信号変換・増幅部１３の温度が所定温度（例えば、常温）よりも低い場合、上述した駆動信号生成部は、駆動部からの発熱を促進するための発熱促進信号パターンの駆動信号を生成し、パワＴｒ１２は、この発熱促進信号パターンの駆動信号に応じて誘導性負荷の通電を制御することで、増幅部を加熱するための通電（加熱制御）を実行して、電流信号変換・増幅部１３の温度を常温域まで短時間に上昇させる。 （もっと読む）

【課題】 入力回路のしきい値を調整することなく、製造ばらつきに関わらず安定して動作するトレラント入力回路を提供する。
【解決手段】 入力パッド１と入力回路２との間にＮチャネルＭＯＳトランジスタにてなる降圧素子Ｔr3を介在させ、降圧素子Ｔr3のゲートに入力回路の電源ＶDDを供給して、入力パッド１に入力される高電圧信号を、電源ＶDD電圧以下に降圧して入力回路２に供給するトレラント入力回路であって、入力パッド１に高電圧信号が入力されたとき、降圧素子Ｔr3のバックゲート電圧を上昇させるバックゲート電圧制御回路を備えた。 （もっと読む）

【課題】 従来のデジタル処理回路を用いたＰＷＭ制御回路では、クロック信号に異常があったときには、回路全体の動作が停止してしまっていた。しかし、車両のＥＣＢシステム等では、システムの信頼性を保つ上で回路動作の停止を避けたい。
【解決手段】 ＰＷＭ信号とクロック信号に基づきソレノイド駆動信号および還流側駆動信号を生成する駆動信号生成回路１１、クロック信号監視回路１６と、リニアソレノイド１を駆動するハイサイド側スイッチング素子１４と、ハイサイド側スイッチング素子のオフ時の電流還流用の還流側スイッチング素子１５と、各スイッチング素子を駆動するハイサイド側駆動回路１２及び還流側駆動回路１３とを備え、クロック信号が正常な場合には各駆動信号に基づいて各スイッチング素子を駆動し、異常な場合には前記ＰＷＭ信号に基づいてハイサイド側スイッチング素子を駆動し、還流側スイッチング素子の駆動を停止する。 （もっと読む）

プロセス、電圧及び温度の変動に起因して回路網（４１４）の時定数偏差を調整して雑音を無くす方法及び装置を提供する。当該装置（４００）は、デジタル時定数が回路網（４１４）の公称時定数に対して相関されるクロック基準手段（４０４）を備える。相関されたデジタル時定数は、回路網（４１４）に印加され、そして出力充電／放電波形スイングが、所定の基準電圧と比較される。当該充電／放電波形スイングが基準電圧と一致しない場合、オフセット信号を発生する。オフセット信号が、制御回路（４０２）に印加され、当該制御回路（４０２）は、対応の同調信号を発生する。同調信号は、回路網（４１４）に印加されて、一致が達成されるまで内部部品を増分的又は減分的に調整する。当該装置（４００）は、内蔵型で自己試験型のデジタル時定数トラッキング回路として構成されることでき、且つＩＣチップ上に回路網（４１４）と一緒に統合化されることができる。
（もっと読む）

【課題】 パワーオンタイムに関与したトリップポイントの変化を最小限に抑制できるスタートアップ回路を提供する。
【解決手段】 外部電源電圧（ＶＣＣ）を変換して内部電源電圧（ＶＣＣＰ）を発生する内部電源電圧発生回路（６）と、前記外部電源電圧の印加により所定レベルにクランプされるバイアス電圧（ＶＢＩＡＳ）を発生するバイアス電圧供給回路（８）と、前記内部電源電圧を電圧源及び差動入力の一方とすると共に、前記バイアス電圧を差動入力の他方とする差動増幅回路を用いてスタートアップ信号（ＶＣＣＨ）を発生すると共に、前記バイアス電圧により動作制御されて前記差動増幅回路の出力端を初期化する初期化手段（２６）を有するスタートアップ回路（１０）と、を備える。 （もっと読む）

【課題】電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることが可能なクロック制御装置を提供する。
【解決手段】所定のクロックを供給するクロック供給手段２と、所定時間を計測するタイマ４と、タイマ４を起動すると共にクロック供給手段２の動作を制御するコントローラ３と、を備える。コントローラ３は、外部制御手段５等の外部からのクロック制御指示に従ってクロック供給手段２の動作を停止させると共にタイマ４を起動し、タイマ４が所定時間の計測を終了した後に、クロック供給手段２の動作を再開させると共に外部に対してクロック制御完了を通告する。 （もっと読む）

【課題】制御対象スイッチのオン抵抗成分を十分に小さくして、アナログ信号の振幅値に依らずそのオン抵抗成分を一定にする制御を、回路規模を増大させずに、かつ制御精度や制御信頼性を損なうことなく行うことができるスイッチ制御回路を得る。
【解決手段】入力端ＩＮにはアナログ入力信号電圧Ｖｉｎが印加される。クロック制御信号Φｂが電圧Ｖｄｄである期間では、制御対象ＳＷａはオフ動作状態にあり、容量素子Ｃｐに電源電圧Ｖｄｄが充電される。クロック制御信号Φｂが電圧０である期間では、ＭＰ５がオン動作状態になり、制御対象ＳＷａのゲート電極にＶｄｄ＋Ｖｉｎなるオン制御電圧を印加する。制御対象ＳＷａのＶｇｓは常にＶｄｄに維持される。このとき、ＭＰ５のＶｇｓはＶｄｄを超えないように制御されるので、ＭＰ５の特性変化や素子破壊が防止される。本回路を適用したアナログ回路の精度劣化や動作不良を防ぐことができる。 （もっと読む）

【課題】 電源電圧、温度、プロセス変動等によっても立上り遅延のバラツキが小さくなり、且つ、立上り遅延と立下り遅延の差も小さくなるようにすること。
【解決手段】 電源電圧ＶＤＤより高い入力電圧Ｖｉｎを電源電圧ＶＤＤより低い電圧に低下させる耐圧回路２と、耐圧回路２の出力電圧から高周波ノイズ成分を除去するＲＣフィルタ回路４と、ＲＣフィルタ回路４の出力電圧に応じて反転／復帰するシュミットインバータ回路５と、耐圧回路２の出力電圧Ｖ１がハイレベルで且つＲＣフィルタ回路４の出力電圧が所定の電圧以上のときＲＣフィルタ回路４のＲＣ時定数を小さな値に切り替える時定数切替回路８を設けた。 （もっと読む）

【課題】 大規模化した半導体装置の歩留向上および信頼性向上が容易に図れるようにすること。
【解決手段】 制御回路１０８からの制御信号Ｓ（ｉ）によって電流測定タイミングになると、各分割論理回路ブロック１０５_{１〜ｒ−１}の静止電源電流値が測定される。そして制御回路１０８は、分割論理回路ブロック１０５_{１〜ｒ−１}の静止電源電流値と基準値とを比較して、静止電源電流が基準値を超える場合、判定信号（ｉ）をＬｏレベルに設定する一方、静止電源電流が基準値を超えないときは判定信号（ｉ）をＨｉレベルに設定する。そして、判定信号（ｉ）がＬｏレベルである不良ブロックを冗長回路ブロック１０５_ｒと置換するように、セレクタ１０６_２〜ｒ，１０７_{１〜ｒ−１}に切替え制御信号Ｒ（１）〜Ｒ（ｒ）を出力し、入出力バスの接続を切り替え、その不良ブロックへの電源供給も停止する。
（もっと読む）

【課題】高スルーレートでスルーレート変動の少ない出力バッファ回路を実現する。
【解決手段】ＮＭＯＳトランジスタＭ３をＯＮすることで容量Ｃ１と容量Ｃ２との容量比で出力トランジスタであるＰＭＯＳトランジスタＭ１のゲート電圧をしきい値電圧以下に低下させ、ＰＭＯＳトランジスタＭ１をＯＮさせ、同時に、電流源Ｉ１により最終的にＰＭＯＳトランジスタＭ１のゲート電圧を０Ｖにし、さらに、ＰＭＯＳトランジスタＭ４をＯＮすることで容量Ｃ３と容量Ｃ４の容量比で出力トランジスタであるＮＭＯＳトランジスタＭ２のゲート電圧をしきい値電圧以下に低下させ、ＮＭＯＳトランジスタＭ２をＯＮさせ、同時に電流源Ｉ２により最終的にＮＭＯＳトランジスタＭ２のゲート電圧を電源電圧レベルにする構成とし、出力トランジスタのゲート電圧を容量分圧制御で行う。 （もっと読む）

【課題】電力供給制御装置において、異常を精度高く検出しうる構成を提供する。
【解決手段】 電力供給制御装置１０は、パワーＭＯＳＦＥＴ１５と、パワーＭＯＳＦＥＴ１５の電流量に応じたセンス電流が流れるセンスＭＯＳＦＥＴ１６と、センス電流と閾値電流とに基づいて、パワーＭＯＳＦＥＴ１５に流れる電流の異常検出を行う異常検出回路１３とがワンチップ化されて半導体スイッチ素子１１が構成されている。半導体スイッチ素子１１の外部には、パワーＭＯＳＦＥＴ１５のソース端子に接続され、他端が、半導体スイッチ素子１１の外部端子Ｐ４と接続され、一端の接続点の電圧レベルＶｓに応じた電流を、外部端子Ｐ４を通して流す外付け抵抗１２が設けられている。異常検出回路１３は、外部端子Ｐ４に接続されると共に、外部端子Ｐ４を通して流れる電流に応じた閾値電流Ｉａ、Ｉｂと、センス電流とを比較することに基づき異常信号ＳＣ，ＯＣを出力する。 （もっと読む）