【課題】消費電力を抑えつつ、トランジスタの閾値電圧のばらつきに起因する出力電圧のばらつきを抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】６Ｔｒ３Ｃで構成されるインバータ回路において、入力端子ＩＮ２に、入力端子ＩＮ１に入力されるパルス信号の位相よりも進んだ位相のパルス信号が印加される。これにより、入力端子ＩＮ１の電圧がハイからローに変化する際に、トランジスタＴ５のゲート−ソース間電圧から、トランジスタＴ５の閾値電圧の影響が取り除かれるので、その後にトランジスタＴ５がオンしてトランジスタＴ５に電流が流れたときに、その電流値Ｉｄｓからも、トランジスタＴ５の閾値電圧の影響が取り除かれる。 （もっと読む）

【課題】チップやパッケージのサイズやコストの増加を抑えるとともに、安定動作が実現できる半導体スイッチ集積回路を提供する。
【解決手段】制御電圧印加端子と、オン状態のＦＥＴとオフ状態のＦＥＴの接続点との間に、抵抗素子を接続する。さらにオフ状態のＦＥＴのソース端子とドレイン端子との間に抵抗素子を接続する。その結果、制御電圧以外に外部からＧＮＤ電位を含めたＤＣ電圧を加えなくとも、半導体スイッチ集積回路を構成するＦＥＴのドレイン端子、ソース端子に安定に電圧を供給することができ、オフ状態のＦＥＴのソース端子およびドレイン端子の電位を所定の電位に設定することができる。 （もっと読む）

【課題】従来の半導体装置は、出力電流の制限値のばらつきが大きくなる問題があった。
【解決手段】本発明の半導体装置は、電源端子と出力端子との間に接続される出力トランジスタ１１と、出力トランジスタ１１に流れる電流に比例した検出電流Ｉ１２を生成する検出トランジスタ１２と、検出電流Ｉ１２に基づき検出電圧を生成する検出電圧生成部Ｒ１０と、検出電圧に応じて出力トランジスタ１１の制御端子から出力端子ＯＵＴに電流を引き抜く保護トランジスタ１３と、保護トランジスタ１３に電流が流れる状態において出力トランジスタ１１に流れる電流を設定する制限設定電流Ｉ１５を保護トランジスタ１３の閾値電圧のばらつき及び検出電流Ｉ１２に対する検出電圧のばらつきに応じて変換した制限電流Ｉ１８を生成し、制限電流Ｉ１８を保護トランジスタ１３の第１の端子に供給する制限電流生成回路１４と、を有する。 （もっと読む）

【課題】回路に設けた容量をソフトスタート機能と共用可能でき、タイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供する。
【解決手段】電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。クランプ回路20がクランプ作動状態に入る少し前に、差動増幅器21の出力Vo1が単相増幅器31のしきい値電圧Vtaを過ぎると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が行われる。 （もっと読む）

【課題】入力信号のフレームを標本化する場合に、入力信号の性質に応じた不等間隔で標本化を行う技術を提供する。
【解決手段】適応標本化装置１Ａは、フレーム記憶手段１０と、フレームに対して、標本点数を減らした複数の異なる標本化間隔で標本化して縮小信号とし、この縮小信号群を出力する階層化信号縮小手段２０と、この各縮小信号を入力信号と同じ標本化間隔に戻して、フレームとの誤差をブロックごとに定量化し誤差信号として出力する階層化誤差演算手段３０と、フレームの各ブロックに対して適用する標本化間隔の割り当て方である標本化パターンを複数記憶する標本化パターンデータベース５０と、各誤差信号と、標本化パターンとに基づき、誤差を最適化する標本化パターンを探索する最適化手段７０と、この最適化手段が求めた標本化パターンに基づき、入力信号のフレームを標本化し、出力信号として出力する標本選択配置手段８０と、を備える。 （もっと読む）

【課題】入力信号のＨレベルまたはＬレベルを正しく検知できる半導体装置を提供する。
【解決手段】半導体装置１００は、閾値調整信号に基づいて論理閾値電位を調整可能な入力バッファ（入力ＣＭＯＳ回路１１）と、入力バッファの入力と出力とが結線されたレプリカ（レプリカ１２）と、予め設定された基準電位（ノードＮｄＨの電位）を発生する基準電位発生回路（基準電位発生回路１３）と、レプリカ（レプリカ１２）の出力電位（ノードＮｄＲの電位）と基準電位（ノードＮｄＨの電位）とを比較し、閾値調整信号（閾値調整信号ＣＴＲＬ）を入力バッファ（入力ＣＭＯＳ回路１１）とレプリカ（レプリカ１２）とに出力する比較回路（比較回路１４）と、を備える。 （もっと読む）

【課題】複数の電源の供給を受けて動作する信号処理回路においていずれの電源が供給されない場合にも回路の破壊を回避する信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路を提供する。
【解決手段】複数の電源の供給を受け、複数の電源により動作する通信端末装置２００、データ変換部１６０，１７０，１８０への信号の供給を制御する信号供給制御部１３０，１４０，１５０は、複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の通信端末装置２００、データ変換部１６０，１７０，１８０への供給を制限する。 （もっと読む）

【課題】 双方向スイッチにおいて、ドレイン電圧またはドレイン-ソース間電圧に基づいて、上記スイッチのゲート-ソース間電圧を制御する手段と、上記制御手段を介して、上記スイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを提供する。
【解決手段】 双方向スイッチであるメインスイッチと、上記メインスイッチのゲート-ソース間電圧を、上記メインスイッチのドレイン電圧、ソース電圧に基づいて制御する手段と、上記制御手段を介して上記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを構成する。 （もっと読む）

【課題】従来の負荷駆動装置は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる負荷駆動装置は、電源端子ＰＷＲと出力端子ＯＵＴとの間に接続された出力トランジスタＴ１と、出力端子ＯＵＴと接地端子ＧＮＤ１との間に接続される負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤ２との間に接続され、出力トランジスタＴ１を非導通にする場合に出力トランジスタＴ１のゲートと接地端子ＧＮＤ２との間を導通する放電トランジスタＭＮ１と、出力端子ＯＵＴと接地端子ＧＮＤ２との間に接続され、接地端子ＧＮＤ２の電位が所定値以上となった場合に導通し、出力トランジスタＴ１の非導通状態を維持する補償トランジスタＭＮ７と、接地端子ＧＮＤ２と補償トランジスタＭＮ７のバックゲートとの間に接続された第１の抵抗Ｒ３と、を備える。 （もっと読む）

【課題】半導体スイッチ素子の動作状態の情報を外部装置へ伝送するにあたって、情報の数を減らすことなく絶縁素子の使用個数を低減し、装置の小型化と低コスト化、及び、故障率の低減を実現する。
【解決手段】異なる基準電位に基づいてスイッチング動作を行う半導体スイッチ素子（１ａ、１ｂ）を２個以上直列接続して構成された半導体電力変換装置（１００）であって、それぞれの半導体スイッチ素子の異常検出要因および所定の物理量を状態検知情報として検知し、外部装置へ伝送する情報伝送回路部（４ｂ）を備え、情報伝送回路部（４ｂ）は、検知した状態検知情報に応じて、異常検出要因および所定の物理量を識別可能な二値論理信号を生成し、生成した二値論理信号を単一の絶縁素子（７ｂ）を介して外部装置へ伝送する。 （もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）

【課題】接点信号数が増加した際にも、構成を複雑化させることなく部品点数を抑えた信号判定回路を得る。
【解決手段】直列に接続された複数の抵抗器のそれぞれに、機器の動作ステータス等を通知するための接点信号を並列に接続した上で、これら直列に接続された複数の抵抗器に通電する。そして、接点信号の開閉状態で変化する複数の抵抗器全体の抵抗値をモニタ電圧の変化として検出するとともに、あらかじめ接点信号の開閉状態と対応付けて設定された基準電圧とこのモニタ電圧とを比較することにより接点信号の状態を判定し、さらにその判定結果に基づき警報通知を行う。 （もっと読む）

【課題】 負側共通負荷も正側共通負荷も、高信頼性を保ちつつ低コストで駆動する。
【解決手段】 直流電源８の正電極１０に接続可能な正の電源端子４と、直流電源８の負電極１２に接続可能な負の電源端子６と、負荷接続端子２０ａ、２０ｂとを、負荷駆動回路２は有している。負荷接続端子２０ａ、２０ｂと対応して、正負の電源端子４、６間に並列にスイッチング回路１４ａ、１４ｂが接続されている。スイッチング回路１４ａ、１４ｂでは、正の電源端子４側に位置する吐き出しトランジスタ１６ａ、１６ｂと、負の電源端子６側に位置する吸い込みトランジスタ１８ａ、１８ｂとを直列に接続してある。吸い込みトランジスタと吐き出しトランジスタとの相互接続点が、対応する負荷接続端子２０ａ、２０ｂに接続されている。 （もっと読む）

【課題】短いパルスの制御信号であってもデッドタイムを確実に生成することができる。
【解決手段】外付け抵抗Ｒ１に応じて所定の電流Ｉ２を発生させ、デッドタイム制御信号Ｓ３及び所定のコンパレータ信号Ｓ２に基づいて、デッドタイム制御信号Ｓ３の立ち上がり及び立ち下がりから所定の遅延時間ｔ３だけ遅延させてデッドタイム生成信号Ｓ４を発生する。デッドタイム生成信号Ｓ４に基づいて電流Ｉ２を用いてコンデンサＣ１を充電し又は放電することを制御する。コンデンサＣ１の電圧Ｖｃを所定のしきい値電圧Ｖｔｈと比較して、電圧Ｖｃがしきい値電圧Ｖｔｈを超えたときにコンパレータ信号Ｓ２を発生させてデッドタイム生成信号Ｓ４を停止してデッドタイムを生成する。 （もっと読む）

【課題】入力信号の振幅に対して動作マージンの広い回路を提供。
【解決手段】第１の電源と出力端子とを接続する第１のトランジスタと、第１のトランジスタのゲート端子に第１の入力信号を印加する、第１のトランジスタと同じ導電型の第２のトランジスタと、を備え、第１の入力信号に対してレベル反転して遅延させ、さらに直流バイアスされた第２の入力信号を、第２のトランジスタのゲート端子に入力する。 （もっと読む）

【課題】 電源検出回路の誤動作を抑制すること
【解決手段】 パワーダウン検出回路１０及びパワーオン検出回路１２を初期化するための初期化信号ｎｒｓｅｔｘを生成するスタータ回路１８において、パワーオンが検出されている第１期間に電源電圧を中間ノードへ供給する切替回路を有する。第１の期間において第１電源電圧から中間ノードへ電源電圧を供給することにより、スタータ回路の出力を安定させることができる。その結果、電源検出回路の誤動作を抑制することができる。 （もっと読む）

【課題】スイッチング損失低減のためにゲート抵抗を小さくすると、ゲート・ソース間電圧が振動しスイッチング素子が誤動作すること、ゲート駆動回路用電源が大型になることなどが問題となる。
【解決手段】トランス６ａとコンデンサ７の直列回路をスイッチング素子と並列に接続し、前記トランスと磁気結合した第１の巻線を第１のダイオード８を介して前記スイッチング素子の正極端子とゲート端子との間に、前記トランスと磁気結合した第２の巻線を第２のダイオード９を介して前記スイッチング素子の負側端子とゲート端子との間に、各々接続する。 （もっと読む）

【課題】２以上の信号間を異なる電位で切替えるときに、悪影響を及ぼすか不所望の急変動を生じさせないスイッチ回路を提供する。
【解決手段】第１信号を受信するように構成される第１入力１１０と、スイッチの状態を制御するために制御信号を受信するように構成される制御入力１１５と、第１信号および制御信号を用いて出力信号を供給するように構成される出力１２０とを有するスイッチ１０５を含む。第１入力１１０は、オーディオ信号、ビデオ信号又は１以上の他の信号等の第１信号を受信するように構成可能である。 （もっと読む）

可変制御電圧を用いた、改善された信頼性及び性能を有するスイッチが説明される。典型的な設計において、装置は、スイッチ、ピーク電圧検出器、及び制御電圧生成器を含む。スイッチは、スタックされたトランジスタを用いて実装されうる。ピーク電圧検出器は、スイッチへ提供された入力信号のピーク電圧を検出する。典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフにするための可変制御電圧を生成する。別の典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオンにするための可変制御電圧を生成する。また別の典型的な設計において、制御電圧生成器は、ピーク電圧が高閾値を上回った場合、スイッチをオンにして入力信号を減衰させるための制御電圧を生成する。
（もっと読む）

【課題】入力されるデジタル信号のパルス幅を拡張させた後、サンプリング動作が行われるようにすることができる半導体装置のサンプリング回路を提供すること。
【解決手段】本発明のサンプリング回路は、データ信号を受信し、クロック信号を基準としてサンプリングする第１のサンプリング部と、前記データ信号を所定時間の分だけ遅延させた信号を受信し、前記クロック信号を基準としてサンプリングする第２のサンプリング部と、前記第１のサンプリング部および第２のサンプリング部の出力信号を結合してサンプリングデータ信号を出力する出力部とを備える。 （もっと読む）