高電圧双方向半導体スイッチのための駆動回路
【課題】デプレッション型素子である双方向性スイッチの独特な特徴を考慮して駆動回路および方法を改良する。
【解決手段】本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部を備え、ハイサイド駆動部は、双方向半導体スイッチに負バイアス電圧を供給して、ハイサイド双方向半導体スイッチをＯＦＦにする。ローサイド駆動部は、ローサイド双方向半導体スイッチを制御するよう動作可能であってよい。負端子がハイサイド駆動部に接続された外部電圧源が備えられてよい。電圧源の負端子とハイサイド駆動部との間にハイサイド駆動スイッチが配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能であってよい。
【解決手段】本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部を備え、ハイサイド駆動部は、双方向半導体スイッチに負バイアス電圧を供給して、ハイサイド双方向半導体スイッチをＯＦＦにする。ローサイド駆動部は、ローサイド双方向半導体スイッチを制御するよう動作可能であってよい。負端子がハイサイド駆動部に接続された外部電圧源が備えられてよい。電圧源の負端子とハイサイド駆動部との間にハイサイド駆動スイッチが配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能であってよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧双方向半導体スイッチのための駆動回路および方法に関する。特に、本発明は、ブートストラップコンデンサを用いる駆動回路と、ＤＣバスからの自給を備えた駆動回路とを提供する。
【背景技術】
【０００２】
近年開発された双方向ＩＩＩ族窒化物スイッチは、高電圧および高周波数の電子技術の分野で特に有用である。双方向ＩＩＩ族窒化物スイッチは、通例、Ｓｉ、ＳｉＣ、サファイアなどで構成してよい基板と、基板の上に形成され窒化ガリウム（ＧａＮ）から成る第１の半導体と、第１の半導体の上に形成されＡｌＧａＮから成る第２の半導体とを備える。ＧａＮおよびＡｌＧａＮのヘテロ接合は、ヘテロ接合において、または、ヘテロ接合の近傍で、導電性の高い二次元電子ガス（２ＤＥＧ）を生成する。２ＤＥＧは、当業者に周知のように、自発的な分極効果によって形成される。第２の半導体（ＡｌＧａＮ）には、２つのオーミック電源電極が、オーミック接続されている。２つのオーミック抵抗器のそれぞれから所定の距離に、２つのゲート電極が配置されてよい。上述の双方向ＩＩＩ族窒化物スイッチは、通常はＯＮであることから、デプレッション型素子である。しかしながら、ゲートのいずれかに適切な電圧を印加すると、２ＤＥＧの中断が起き、スイッチがＯＦＦとなる。一般に、スイッチをＯＦＦにするために１または複数のゲートに印加される電圧は、オーミック電極のいずれにおける電位に対しても負となる電圧である。
【０００３】
上述の双方向スイッチは、高電圧、高周波数のシステムでの利用で特に有用であるため、幅広いトポロジにわたるほとんどすべての電力電子技術の用途に有用である。
【０００４】
しかしながら、デプレッション型素子であるこれらのスイッチのいくぶん独特な特徴を考慮すると、これらのスイッチを制御するための駆動回路および方法を改良することが望ましい。
【発明の開示】
【０００５】
本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、双方向半導体スイッチに負バイアス電圧を供給してハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、負端子がハイサイド駆動部に接続された外部電圧源と、電圧源の負端子とハイサイド駆動部との間に配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える。
【０００６】
本願の別の実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、ハイサイド駆動部をハーフブリッジの下位レールに選択的に接続する線形レギュレータ制御装置を含むハイサイド駆動部と、ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、を備える。
【０００７】
本発明の他の特徴および利点は、添付の図面を参照して行う以下の説明から明らかになる。
【発明を実施するための最良の形態】
【０００８】
上述のようなダブルゲートの双方向半導体スイッチを用いる利点の１つは、それに付随する駆動回路のトポロジに関しては、素子のソースをそれぞれ基準とする完全に等価な複数のゲートを有する可能性がある点である。例えば、図１に示す具体的な回路では、双方向半導体スイッチング素子（１０８または１１０）のゲートは、正のＤＣバスレール（ＶＢＵＳ）と、負のＤＣバスレール（ＲＴＮ）と、ハーフブリッジ出力（ノード１０３）とを基準にする。
【０００９】
さらに、双方向半導体スイッチは、通常はＯＮであり、ＯＦＦにするために通例は少なくとも１つのゲートに対する負バイアスを必要とするデプレッション型素子であることを考慮すると、新しい駆動トポロジが可能である。
【００１０】
図１の回路は、本発明の一実施形態に従って、双方向半導体スイッチ１０８および１１０を用いたハーフブリッジのための駆動回路の第１のトポロジを示す。
【００１１】
図１に示すように、２つの双方向半導体素子、具体的には、ハイサイドスイッチ１０８およびローサイドスイッチ１１０が、正のＤＣバスレール（ＶＢＵＳ）と、負すなわち下位のＤＣバスレールすなわちリターンレール（ＲＴＮ）との間に直列に配列されている。負荷（図示せず）に接続されることが好ましいハーフブリッジの出力側において、ハイサイドおよびローサイドスイッチ１０８および１１０の間に、ノード１０３が設けられている。
【００１２】
ハーフブリッジのスイッチ１０８および１１０を制御するための駆動回路１００が設けられている。図１に示した具体的な実施形態では、駆動回路は、２つのフローティングウェル１０４および１０６を備えた２０Ｖのバルク基板１０２上に形成された集積回路（ＩＣ）として実現される。第１のウェル（ＨＶ１）１０４は、６００Ｖの容量を有することが好ましく、ハイサイドスイッチ１０８を駆動するための構成要素を備える。第２のウェル（ＨＶ２）１０６は、２０Ｖの容量を有することが好ましい。
【００１３】
ハイサイド双方向スイッチ１０８は、第１のフローティングウェル１０４に配置されたトランジスタＱ１およびＱ２によって形成される従来の出力バッファによって駆動されることが好ましい。図に示すように、トランジスタＱ１とＱ２との間には、ノード１１６が配置され、スイッチ１０８のゲートの１つに接続されている。トランジスタＱ１およびＱ２のＯＮ／ＯＦＦ状態は、バルクを介して回路１００に接続されたハイサイド入力論理制御信号ＨＩに基づいて決定されることが好ましい。ＩＣ回路は、従来の駆動回路に共通する適切なレベルシフトおよび遅延の機能をさらに備えることで、ハイサイド入力論理制御信号ＨＩが適切な制御を提供することを保証してもよいことに注意されたい。
【００１４】
動作中、ハイサイドスイッチ１０８は、通常はＯＮであるため、ハーフブリッジの出力ノード１０３を介して負荷に電圧を供給するよう導電する。この時に、トランジスタＱ２はＯＦＦであることが好ましく、トランジスタＱ１はＯＮであることが好ましい。したがって、スイッチ１０８のゲートには、電圧が供給されない。スイッチ１０８は、ノード１１６に接続されたゲートに電圧が印加されないため、ＯＮのままであり、スイッチ１０８の他方のゲートにおける電圧は、正のＤＣバスレールの電圧と同じであることから、いずれのゲートにも負バイアス電圧は掛からない。必要に応じて、スイッチ１０８は、ハイサイド論理信号ＨＩに基づいてＯＦＦにされてよい。具体的には、スイッチＱ２がＯＮにされると共に、スイッチＱ１がＯＦＦにされることにより、電圧源１０９の負端子からトランジスタＱ２および高電圧ＭＯＳＦＥＴ１１４（Ｍｂｓ）を介して、ノード１１６に負電圧が供給される。この負電圧は、スイッチ１０８の下位ゲートに印加されてよく、それにより、このスイッチをＯＦＦにする負バイアスが提供される。
【００１５】
従来のハーフブリッジ用の従来の駆動回路と同様に、ハイサイドスイッチ１０８およびローサイドスイッチ１１０は、同時にＯＮにならないことが好ましい。したがって、ハイサイドスイッチ１０８がＯＮである時には、ローサイドスイッチ１１０はＯＦＦであることが好ましい。同様に、ローサイドスイッチ１１０がＯＮである時には、ハイサイドスイッチ１０８はＯＦＦである。したがって、ハイサイド論理入力ＨＩおよびローサイド論理入力ＬＩは、スイッチ１０８および１１０が同時にＯＮにならないように供給される。
【００１６】
このように、ハイサイド論理入力ＨＩがスイッチ１０８をＯＦＦに駆動した時に、ローサイド論理入力ＬＩは、ローサイドスイッチ１１０をＯＮにするよう用いられることが好ましい。しかしながら、ＩＣ１００は、ハイサイドおよびローサイドスイッチ１０８および１１０が移行中に同時にＯＮにならないことを保証するために、適切な不感時間（ＤＴ）を備えられてもよいことに注意されたい。このように事前に設定された不感時間を用いることは、駆動回路では一般的なことである。ローサイドスイッチ１１０は、カスコードスイッチングによって制御されることが好ましい。すなわち、電力ＭＯＳＦＥＴ １１２は、スイッチ１１０とＤＣバスの下位レールとの間に直列で配置される。スイッチ１１０の上部ゲートは、上部電極に接続されているため、上部電極に対する負バイアスを供給しない。スイッチ１１０の下部ゲートは、下位のＤＣバスレールすなわちリターンレールＲＴＮに接続されている。したがって、下位ゲートに印加される電位は、ほぼ一定である。しかしながら、ローサイド入力論理ＬＩは、第２のウェル１０６のトランジスタＱ３およびＱ４によって形成された出力バッファを制御するために用いられることが好ましい。この場合にも、ローサイド入力論理ＬＩが適切な制御を提供することを保証するために、適切なレベルシフトおよび遅延が、ＩＣ １００に組み込まれてよい。トランジスタＱ３およびＱ４の間には、ノード１１８が設けられ、電力ＭＯＳＦＥＴ １１をＯＮ／ＯＦＦするための電圧を供給する。電力ＭＯＳＦＥＴがＯＮの時、スイッチのゲートに印加される電位の関係は、スイッチ１１０がＯＮの状態を保つような関係である。しかしながら、電力ＭＯＳＦＥＴ １１０がＯＦＦにされると、スイッチ１１０のローサイド電極における電圧は、スイッチ１１０がＯＦＦになるように変化する。
【００１７】
図に示すように、ノード１１８は、さらに、高電圧ＭＯＳＦＥＴ １１４を同様に制御し、それによって、電力ＭＯＳＦＥＴ１１２がＯＮである場合には、高電圧ＭＯＳＦＥＴはＯＮのみである。特に、電力ＭＯＳＦＥＴ １１２をＯＮにする動作と高電圧ＭＯＳＦＥＴをＯＮにする動作との間にわずかな遅延があることで、電力ＭＯＳＦＥＴ １１２がすでにＯＮになった後にのみ、高電圧ＭＯＳＦＥＴ １１４がＯＮになることが好ましい。同様に、電力ＭＯＳＦＥＴ １１２がＯＦＦになる前に、高電圧ＭＯＳＦＥＴ １１４がＯＦＦになることが好ましい。
【００１８】
さらに、電力ＭＯＳＦＥＴ １１２が飽和しないことを保証するために、飽和防止制御素子１２０が設けられる。この特徴は、電力ＭＯＳＦＥＴの制御の結果として下位のスイッチ１１０が制御されることを保証するのに望ましい。
【００１９】
ＩＣ １００が用いる唯一の外部構成要素は、２つのコンデンサＣ１およびＣ２と１つのダイオードＤ２である。ダイオードＤ２は、必要に応じてＩＣに組み込まれてもよいことに注意されたい。これは、短絡保護、電流検出、および温度検出を、より容易に提供するために好ましい。
【００２０】
さらに、図１に示した構成を用いると、コンデンサＣ１は、ハイサイドスイッチ１０８がＯＦＦにされた時に、ローサイドスイッチ１１０、電力ＭＯＳＦＥＴ １１２、および高電圧ＭＯＳＦＥＴ １１６を介して充電されることが可能であることにも注意されたい。
【００２１】
図２は、図１に示した回路をシミュレートするために用いられる回路を示す図である。図２の回路は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社が製造するＩＲ２１０９（４）などのハーフブリッジ駆動チップを用いて、上述の集積回路１００の構成要素を実質的に提供する。ＩＲ２１０９（４）の機能およびレイアウトについては、周知であり公開されているため、本明細書では詳細に説明しない。ただし、機能的に等価な他の駆動チップを用いてもよいことを理解されたい。
【００２２】
図２に示すように、外部コンデンサＣ１およびＣ２は、チップの適切なピンの間に接続されている。図２に示したトランジスタＭ１と、ラベルを付けた高電圧ＭＯＳＦＥＴは、図１の高電圧ＭＯＳＦＥＴ １１４に相当する。双方向半導体スイッチＨＥＭＴ２およびＨＥＭＴ１は、図２の双方向スイッチ１０８および１１０に相当する。図２に示すさらなる構成要素は、試験に必要な変形および適合を含む。
【００２３】
図３は、図２のハイサイドおよびローサイドスイッチＨＥＭＴ２およびＨＥＭＴ１についてのゲート・ソース電圧（ＶＧＳ）の測定値を示すグラフである。図に示すように、両方のスイッチのゲート・ソース電圧は、必要に応じて双方向スイッチをＯＮ／ＯＦＦできるように、正の値と負の値との間を移行する。
【００２４】
図４は、図２のハイサイドおよびローサイドスイッチＨＥＭＴ２およびＨＥＭＴ１についてのゲート・ソース電圧（ＶＧＳ）の測定値を示す別のグラフである。図４は、さらに、両方のスイッチがＯＦＦになる図２のスイッチにおけるゲート・ソース電圧の変化の間に提供された不感時間を強調している。さらに、ＳＷＮも図示されている。
【００２５】
図５は、基準ＳＷＮと共に、図２のローサイドスイッチＨＥＭＴ１の負荷電流（Ｉｌｏａｄ）、負荷電圧（Ｖｌｏａｄ）、およびゲート・ソース電圧を示すグラフである。
【００２６】
図６は、本発明の別の実施形態に従って、双方向半導体スイッチを用いたハーフブリッジのための駆動回路の第２のトポロジを示す。
【００２７】
図６の回路では、多くの要素が図１の回路と共通しており、共通する要素については、共通の符号を用いている。
【００２８】
図１のように、図６は、２つの双方向半導体素子、具体的には、ハイサイドスイッチ１０８およびローサイドスイッチ１１０が、正のＤＣバスレール（ＶＢＵＳ）と、負すなわち下位のＤＣバスレールすなわちリターンレール（ＲＴＮ）との間に直列に配列されている様子を示している。ノード１０３は、負荷（図示せず）に接続されることが好ましいハーフブリッジの出力側において、ハイサイドおよびローサイドスイッチ１０８および１１０の間に設けられている。
【００２９】
ハーフブリッジのスイッチ１０８および１１０を制御するための駆動回路６００が設けられている。図６に示した具体的な実施形態では、駆動回路は、２０Ｖのバルク基板１０２上に形成された集積回路（ＩＣ）と、好ましくは６００Ｖの容量を有すると共にハイサイドスイッチ１０８を駆動するための構成要素を備える１つのフローティングウェル（ＨＶ１）６０２と、によって実現される。
【００３０】
ハイサイド双方向スイッチ１０８は、第１のフローティングウェル６０２に配置されたトランジスタＱ１およびＱ２によって形成される従来の出力バッファによって駆動されることが好ましい。図に示すように、ノード１１６は、トランジスタＱ１とＱ２との間に配置され、スイッチ１０８のゲートの１つに接続されている。トランジスタＱ１およびＱ２のＯＮ／ＯＦＦ状態は、バルクを介して回路１００に接続されたハイサイド入力論理制御信号ＨＩに基づいて決定されることが好ましい。ＩＣ回路は、従来の駆動回路に共通する適切なレベルシフトおよび遅延の機能をさらに備えることで、ハイサイド入力論理制御信号ＨＩが適切な制御を提供することを保証してもよいことに注意されたい。
【００３１】
動作中、ハイサイドスイッチ１０８は、通常はＯＮであるため、ハーフブリッジの出力ノード１０３を介して負荷に電圧を供給するよう導電する。この時に、トランジスタＱ２はＯＦＦであることが好ましく、トランジスタＱ１はＯＮであることが好ましい。したがって、スイッチ１０８のゲートには、電圧が供給されない。スイッチ１０８は、ノード１１６に接続されたゲートに電圧が印加されないため、ＯＮのままであり、スイッチ１０８の他方のゲートにおける電圧は、正のＤＣバスレールの電圧と同じであることから、いずれのゲートにも負バイアス電圧は掛からない。
【００３２】
さらに、線形レギュレータ制御素子６０４が、ウェル６０２に設けられ、コンデンサＣ２３の電圧とスイッチ１０８の状態とを監視することが好ましい。線形レギュレータ制御素子６０４は、高電圧トランジスタ６０６（Ｍｌｉｎ）を制御して、トランジスタＱ１およびＱ２によって形成される出力バッファに電力を供給する。図６に示すように、高電圧トランジスタ６０６（Ｍｌｉｎ）は、ｐ型素子であることが好ましい。コンデンサＣ２３の電圧が、閾値よりも小さくなると（例えば、図６に示した具体的な回路で１２ボルトになると）、トランジスタ６０６は、ＯＮに切り替えられ、それにより、スイッチ１０８がＯＮであるか否かに関わらず、コンデンサＣ２３を充電するための電流路が確保される。スイッチ１０８がＯＮの場合、コンデンサＣ２３の電圧が閾値電圧よりも大きければ、トランジスタ６０６はＯＮにされる。コンデンサＣ２３の電圧が閾値よりも大きい場合には、ノード１０３における負荷電圧があまりに高く上昇している可能性があり、その場合、スイッチ１０８をＯＦＦにすることが好ましい。ハイサイド入力論理ＨＩと共に、リターンレール（ＲＴＮ）の低電圧が、トランジスタ６０６とトランジスタＱ２とを介してノード１１６に供給され、トランジスタＱ２は、論理信号ＨＩによってＯＮにされることが好ましい。ノード１１６における電圧は、ハイサイドレールおよび出力電圧に対して負となるため、当該電圧はスイッチ１０８をＯＦＦにする。上述のように、トランジスタＱ１がＯＮでトランジスタＱ２がＯＦＦである場合には、スイッチ１０８のゲートには電圧が印加されず、スイッチはＯＮのままである。ハイサイドスイッチ１０８がＯＦＦでありローサイドスイッチ１１０および１１２がＯＮである場合に、コンデンサＣ２３の放電を防止する助けとして、線形レギュレータループ内に低電圧ダイオードＤ３が設けられてもよい。
【００３３】
図１に関して上述したように、ローサイド論理入力ＬＩは、必要に応じてローサイドスイッチ１１０をＯＮ／ＯＦＦするために用いられることが好ましい。電力ＭＯＳＦＥＴ １１２は、スイッチ１１０とＤＣバスの下位のレールとの間に直列で配置されてよい。スイッチ１１０の上部ゲートは、上部電極に接続されているため、上部電極に対する負バイアスを供給しない。スイッチ１１０の下部ゲートは、下位のＤＣバスレールすなわちリターンレールＲＴＮに接続されている。したがって、下位のゲートに印加される電位は、ほぼ一定である。しかしながら、ローサイド入力論理ＬＩは、トランジスタＱ３およびＱ４によって形成された出力バッファを制御するために用いられることが好ましい。ローサイド入力論理ＬＩが適切な制御を提供することを保証するために、適切なレベルシフトおよび遅延が、ＩＣ ６００に組み込まれてよい。トランジスタＱ３およびＱ４の間には、ノード１１８が設けられ、電力ＭＯＳＦＥＴ １１２をＯＮ／ＯＦＦするための電圧を供給する。電力ＭＯＳＦＥＴがＯＮの時、スイッチのゲートに印加される電位の関係は、スイッチ１１０がＯＮの状態を保つような関係である。しかしながら、電力ＭＯＳＦＥＴ １１０がＯＦＦにされると、スイッチ１１０のローサイド電極における電圧は、スイッチ１１０がＯＦＦになるように変化する。
【００３４】
電力ＭＯＳＦＥＴ １１２が飽和しないことを保証するために、飽和防止制御素子１２０が設けられてよい。この特徴は、電力ＭＯＳＦＥＴを制御することにより、下位のスイッチ１１０が制御されることを保証するのに望ましい。
【００３５】
図６の集積回路６００は、図１から外部電力供給１０９の必要性を排除し、さらに、線形回路への過渡効果を回避することにより、安全な始動と効率的な電圧制御を実現する。
【００３６】
図７は、図６の回路を試験するために用いられるシミュレーション回路を示す図である。図８Ａから８Ｃは、図７の回路の様々なパラメータの測定値を示すグラフである。例えば、出力電圧Ｖ４のグラフである図８Ａに示すように、始動から、出力電圧Ｖ４は、滑らかに所望の値まで上昇した後に、所望の値を維持する。
【００３７】
図９は、図７のハイサイドおよびローサイドスイッチについてのゲート・ソース電圧（ＶＧＳ）の測定値を示すグラフである。図からわかるように、ゲート・ソース電圧は、正と負の値を交互に取るため、必要な時にスイッチをＯＦＦにするのに十分である。さらに、図７の回路のＳＷＮが図示されている。
【００３８】
本発明は、具体的な実施形態に関連して説明されているが、多くの他の変更例および変形例、他の用途が存在することは、当業者にとって明らかなことである。したがって、本発明は、本明細書の具体的な開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００３９】
【図１】本願の一実施形態に従って、双方向スイッチング素子を用いたハーフブリッジのための駆動回路を示す図。
【図２】図１の回路をシミュレートするために用いられるシミュレーション回路を示す説明図。
【図３】図２のシミュレーション回路に示したスイッチング素子のゲート・ソース電圧の測定値を示すグラフ。
【図４】図２の回路について、スイッチング素子のゲート・ソース電圧の測定値と、両方のスイッチがＯＦＦになる不感時間とを示すグラフ。
【図５】図２のスイッチのゲート・ソース電圧と、負荷電圧および負荷電流とを示すグラフ。
【図６】本願の一実施形態に従って、双方向スイッチング素子を用いたハーフブリッジのための駆動回路を示す図。
【図７】図６の回路をシミュレートするために用いられるシミュレーション回路を示す図。
【図８Ａ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図８Ｂ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図８Ｃ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図９】図７のシミュレーション回路のスイッチング素子のゲート・ソース電圧の測定値を示すグラフ。
【技術分野】
【０００１】
本発明は、高電圧双方向半導体スイッチのための駆動回路および方法に関する。特に、本発明は、ブートストラップコンデンサを用いる駆動回路と、ＤＣバスからの自給を備えた駆動回路とを提供する。
【背景技術】
【０００２】
近年開発された双方向ＩＩＩ族窒化物スイッチは、高電圧および高周波数の電子技術の分野で特に有用である。双方向ＩＩＩ族窒化物スイッチは、通例、Ｓｉ、ＳｉＣ、サファイアなどで構成してよい基板と、基板の上に形成され窒化ガリウム（ＧａＮ）から成る第１の半導体と、第１の半導体の上に形成されＡｌＧａＮから成る第２の半導体とを備える。ＧａＮおよびＡｌＧａＮのヘテロ接合は、ヘテロ接合において、または、ヘテロ接合の近傍で、導電性の高い二次元電子ガス（２ＤＥＧ）を生成する。２ＤＥＧは、当業者に周知のように、自発的な分極効果によって形成される。第２の半導体（ＡｌＧａＮ）には、２つのオーミック電源電極が、オーミック接続されている。２つのオーミック抵抗器のそれぞれから所定の距離に、２つのゲート電極が配置されてよい。上述の双方向ＩＩＩ族窒化物スイッチは、通常はＯＮであることから、デプレッション型素子である。しかしながら、ゲートのいずれかに適切な電圧を印加すると、２ＤＥＧの中断が起き、スイッチがＯＦＦとなる。一般に、スイッチをＯＦＦにするために１または複数のゲートに印加される電圧は、オーミック電極のいずれにおける電位に対しても負となる電圧である。
【０００３】
上述の双方向スイッチは、高電圧、高周波数のシステムでの利用で特に有用であるため、幅広いトポロジにわたるほとんどすべての電力電子技術の用途に有用である。
【０００４】
しかしながら、デプレッション型素子であるこれらのスイッチのいくぶん独特な特徴を考慮すると、これらのスイッチを制御するための駆動回路および方法を改良することが望ましい。
【発明の開示】
【０００５】
本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、双方向半導体スイッチに負バイアス電圧を供給してハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、負端子がハイサイド駆動部に接続された外部電圧源と、電圧源の負端子とハイサイド駆動部との間に配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える。
【０００６】
本願の別の実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、ハイサイド駆動部をハーフブリッジの下位レールに選択的に接続する線形レギュレータ制御装置を含むハイサイド駆動部と、ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、を備える。
【０００７】
本発明の他の特徴および利点は、添付の図面を参照して行う以下の説明から明らかになる。
【発明を実施するための最良の形態】
【０００８】
上述のようなダブルゲートの双方向半導体スイッチを用いる利点の１つは、それに付随する駆動回路のトポロジに関しては、素子のソースをそれぞれ基準とする完全に等価な複数のゲートを有する可能性がある点である。例えば、図１に示す具体的な回路では、双方向半導体スイッチング素子（１０８または１１０）のゲートは、正のＤＣバスレール（ＶＢＵＳ）と、負のＤＣバスレール（ＲＴＮ）と、ハーフブリッジ出力（ノード１０３）とを基準にする。
【０００９】
さらに、双方向半導体スイッチは、通常はＯＮであり、ＯＦＦにするために通例は少なくとも１つのゲートに対する負バイアスを必要とするデプレッション型素子であることを考慮すると、新しい駆動トポロジが可能である。
【００１０】
図１の回路は、本発明の一実施形態に従って、双方向半導体スイッチ１０８および１１０を用いたハーフブリッジのための駆動回路の第１のトポロジを示す。
【００１１】
図１に示すように、２つの双方向半導体素子、具体的には、ハイサイドスイッチ１０８およびローサイドスイッチ１１０が、正のＤＣバスレール（ＶＢＵＳ）と、負すなわち下位のＤＣバスレールすなわちリターンレール（ＲＴＮ）との間に直列に配列されている。負荷（図示せず）に接続されることが好ましいハーフブリッジの出力側において、ハイサイドおよびローサイドスイッチ１０８および１１０の間に、ノード１０３が設けられている。
【００１２】
ハーフブリッジのスイッチ１０８および１１０を制御するための駆動回路１００が設けられている。図１に示した具体的な実施形態では、駆動回路は、２つのフローティングウェル１０４および１０６を備えた２０Ｖのバルク基板１０２上に形成された集積回路（ＩＣ）として実現される。第１のウェル（ＨＶ１）１０４は、６００Ｖの容量を有することが好ましく、ハイサイドスイッチ１０８を駆動するための構成要素を備える。第２のウェル（ＨＶ２）１０６は、２０Ｖの容量を有することが好ましい。
【００１３】
ハイサイド双方向スイッチ１０８は、第１のフローティングウェル１０４に配置されたトランジスタＱ１およびＱ２によって形成される従来の出力バッファによって駆動されることが好ましい。図に示すように、トランジスタＱ１とＱ２との間には、ノード１１６が配置され、スイッチ１０８のゲートの１つに接続されている。トランジスタＱ１およびＱ２のＯＮ／ＯＦＦ状態は、バルクを介して回路１００に接続されたハイサイド入力論理制御信号ＨＩに基づいて決定されることが好ましい。ＩＣ回路は、従来の駆動回路に共通する適切なレベルシフトおよび遅延の機能をさらに備えることで、ハイサイド入力論理制御信号ＨＩが適切な制御を提供することを保証してもよいことに注意されたい。
【００１４】
動作中、ハイサイドスイッチ１０８は、通常はＯＮであるため、ハーフブリッジの出力ノード１０３を介して負荷に電圧を供給するよう導電する。この時に、トランジスタＱ２はＯＦＦであることが好ましく、トランジスタＱ１はＯＮであることが好ましい。したがって、スイッチ１０８のゲートには、電圧が供給されない。スイッチ１０８は、ノード１１６に接続されたゲートに電圧が印加されないため、ＯＮのままであり、スイッチ１０８の他方のゲートにおける電圧は、正のＤＣバスレールの電圧と同じであることから、いずれのゲートにも負バイアス電圧は掛からない。必要に応じて、スイッチ１０８は、ハイサイド論理信号ＨＩに基づいてＯＦＦにされてよい。具体的には、スイッチＱ２がＯＮにされると共に、スイッチＱ１がＯＦＦにされることにより、電圧源１０９の負端子からトランジスタＱ２および高電圧ＭＯＳＦＥＴ１１４（Ｍｂｓ）を介して、ノード１１６に負電圧が供給される。この負電圧は、スイッチ１０８の下位ゲートに印加されてよく、それにより、このスイッチをＯＦＦにする負バイアスが提供される。
【００１５】
従来のハーフブリッジ用の従来の駆動回路と同様に、ハイサイドスイッチ１０８およびローサイドスイッチ１１０は、同時にＯＮにならないことが好ましい。したがって、ハイサイドスイッチ１０８がＯＮである時には、ローサイドスイッチ１１０はＯＦＦであることが好ましい。同様に、ローサイドスイッチ１１０がＯＮである時には、ハイサイドスイッチ１０８はＯＦＦである。したがって、ハイサイド論理入力ＨＩおよびローサイド論理入力ＬＩは、スイッチ１０８および１１０が同時にＯＮにならないように供給される。
【００１６】
このように、ハイサイド論理入力ＨＩがスイッチ１０８をＯＦＦに駆動した時に、ローサイド論理入力ＬＩは、ローサイドスイッチ１１０をＯＮにするよう用いられることが好ましい。しかしながら、ＩＣ１００は、ハイサイドおよびローサイドスイッチ１０８および１１０が移行中に同時にＯＮにならないことを保証するために、適切な不感時間（ＤＴ）を備えられてもよいことに注意されたい。このように事前に設定された不感時間を用いることは、駆動回路では一般的なことである。ローサイドスイッチ１１０は、カスコードスイッチングによって制御されることが好ましい。すなわち、電力ＭＯＳＦＥＴ １１２は、スイッチ１１０とＤＣバスの下位レールとの間に直列で配置される。スイッチ１１０の上部ゲートは、上部電極に接続されているため、上部電極に対する負バイアスを供給しない。スイッチ１１０の下部ゲートは、下位のＤＣバスレールすなわちリターンレールＲＴＮに接続されている。したがって、下位ゲートに印加される電位は、ほぼ一定である。しかしながら、ローサイド入力論理ＬＩは、第２のウェル１０６のトランジスタＱ３およびＱ４によって形成された出力バッファを制御するために用いられることが好ましい。この場合にも、ローサイド入力論理ＬＩが適切な制御を提供することを保証するために、適切なレベルシフトおよび遅延が、ＩＣ １００に組み込まれてよい。トランジスタＱ３およびＱ４の間には、ノード１１８が設けられ、電力ＭＯＳＦＥＴ １１をＯＮ／ＯＦＦするための電圧を供給する。電力ＭＯＳＦＥＴがＯＮの時、スイッチのゲートに印加される電位の関係は、スイッチ１１０がＯＮの状態を保つような関係である。しかしながら、電力ＭＯＳＦＥＴ １１０がＯＦＦにされると、スイッチ１１０のローサイド電極における電圧は、スイッチ１１０がＯＦＦになるように変化する。
【００１７】
図に示すように、ノード１１８は、さらに、高電圧ＭＯＳＦＥＴ １１４を同様に制御し、それによって、電力ＭＯＳＦＥＴ１１２がＯＮである場合には、高電圧ＭＯＳＦＥＴはＯＮのみである。特に、電力ＭＯＳＦＥＴ １１２をＯＮにする動作と高電圧ＭＯＳＦＥＴをＯＮにする動作との間にわずかな遅延があることで、電力ＭＯＳＦＥＴ １１２がすでにＯＮになった後にのみ、高電圧ＭＯＳＦＥＴ １１４がＯＮになることが好ましい。同様に、電力ＭＯＳＦＥＴ １１２がＯＦＦになる前に、高電圧ＭＯＳＦＥＴ １１４がＯＦＦになることが好ましい。
【００１８】
さらに、電力ＭＯＳＦＥＴ １１２が飽和しないことを保証するために、飽和防止制御素子１２０が設けられる。この特徴は、電力ＭＯＳＦＥＴの制御の結果として下位のスイッチ１１０が制御されることを保証するのに望ましい。
【００１９】
ＩＣ １００が用いる唯一の外部構成要素は、２つのコンデンサＣ１およびＣ２と１つのダイオードＤ２である。ダイオードＤ２は、必要に応じてＩＣに組み込まれてもよいことに注意されたい。これは、短絡保護、電流検出、および温度検出を、より容易に提供するために好ましい。
【００２０】
さらに、図１に示した構成を用いると、コンデンサＣ１は、ハイサイドスイッチ１０８がＯＦＦにされた時に、ローサイドスイッチ１１０、電力ＭＯＳＦＥＴ １１２、および高電圧ＭＯＳＦＥＴ １１６を介して充電されることが可能であることにも注意されたい。
【００２１】
図２は、図１に示した回路をシミュレートするために用いられる回路を示す図である。図２の回路は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社が製造するＩＲ２１０９（４）などのハーフブリッジ駆動チップを用いて、上述の集積回路１００の構成要素を実質的に提供する。ＩＲ２１０９（４）の機能およびレイアウトについては、周知であり公開されているため、本明細書では詳細に説明しない。ただし、機能的に等価な他の駆動チップを用いてもよいことを理解されたい。
【００２２】
図２に示すように、外部コンデンサＣ１およびＣ２は、チップの適切なピンの間に接続されている。図２に示したトランジスタＭ１と、ラベルを付けた高電圧ＭＯＳＦＥＴは、図１の高電圧ＭＯＳＦＥＴ １１４に相当する。双方向半導体スイッチＨＥＭＴ２およびＨＥＭＴ１は、図２の双方向スイッチ１０８および１１０に相当する。図２に示すさらなる構成要素は、試験に必要な変形および適合を含む。
【００２３】
図３は、図２のハイサイドおよびローサイドスイッチＨＥＭＴ２およびＨＥＭＴ１についてのゲート・ソース電圧（ＶＧＳ）の測定値を示すグラフである。図に示すように、両方のスイッチのゲート・ソース電圧は、必要に応じて双方向スイッチをＯＮ／ＯＦＦできるように、正の値と負の値との間を移行する。
【００２４】
図４は、図２のハイサイドおよびローサイドスイッチＨＥＭＴ２およびＨＥＭＴ１についてのゲート・ソース電圧（ＶＧＳ）の測定値を示す別のグラフである。図４は、さらに、両方のスイッチがＯＦＦになる図２のスイッチにおけるゲート・ソース電圧の変化の間に提供された不感時間を強調している。さらに、ＳＷＮも図示されている。
【００２５】
図５は、基準ＳＷＮと共に、図２のローサイドスイッチＨＥＭＴ１の負荷電流（Ｉｌｏａｄ）、負荷電圧（Ｖｌｏａｄ）、およびゲート・ソース電圧を示すグラフである。
【００２６】
図６は、本発明の別の実施形態に従って、双方向半導体スイッチを用いたハーフブリッジのための駆動回路の第２のトポロジを示す。
【００２７】
図６の回路では、多くの要素が図１の回路と共通しており、共通する要素については、共通の符号を用いている。
【００２８】
図１のように、図６は、２つの双方向半導体素子、具体的には、ハイサイドスイッチ１０８およびローサイドスイッチ１１０が、正のＤＣバスレール（ＶＢＵＳ）と、負すなわち下位のＤＣバスレールすなわちリターンレール（ＲＴＮ）との間に直列に配列されている様子を示している。ノード１０３は、負荷（図示せず）に接続されることが好ましいハーフブリッジの出力側において、ハイサイドおよびローサイドスイッチ１０８および１１０の間に設けられている。
【００２９】
ハーフブリッジのスイッチ１０８および１１０を制御するための駆動回路６００が設けられている。図６に示した具体的な実施形態では、駆動回路は、２０Ｖのバルク基板１０２上に形成された集積回路（ＩＣ）と、好ましくは６００Ｖの容量を有すると共にハイサイドスイッチ１０８を駆動するための構成要素を備える１つのフローティングウェル（ＨＶ１）６０２と、によって実現される。
【００３０】
ハイサイド双方向スイッチ１０８は、第１のフローティングウェル６０２に配置されたトランジスタＱ１およびＱ２によって形成される従来の出力バッファによって駆動されることが好ましい。図に示すように、ノード１１６は、トランジスタＱ１とＱ２との間に配置され、スイッチ１０８のゲートの１つに接続されている。トランジスタＱ１およびＱ２のＯＮ／ＯＦＦ状態は、バルクを介して回路１００に接続されたハイサイド入力論理制御信号ＨＩに基づいて決定されることが好ましい。ＩＣ回路は、従来の駆動回路に共通する適切なレベルシフトおよび遅延の機能をさらに備えることで、ハイサイド入力論理制御信号ＨＩが適切な制御を提供することを保証してもよいことに注意されたい。
【００３１】
動作中、ハイサイドスイッチ１０８は、通常はＯＮであるため、ハーフブリッジの出力ノード１０３を介して負荷に電圧を供給するよう導電する。この時に、トランジスタＱ２はＯＦＦであることが好ましく、トランジスタＱ１はＯＮであることが好ましい。したがって、スイッチ１０８のゲートには、電圧が供給されない。スイッチ１０８は、ノード１１６に接続されたゲートに電圧が印加されないため、ＯＮのままであり、スイッチ１０８の他方のゲートにおける電圧は、正のＤＣバスレールの電圧と同じであることから、いずれのゲートにも負バイアス電圧は掛からない。
【００３２】
さらに、線形レギュレータ制御素子６０４が、ウェル６０２に設けられ、コンデンサＣ２３の電圧とスイッチ１０８の状態とを監視することが好ましい。線形レギュレータ制御素子６０４は、高電圧トランジスタ６０６（Ｍｌｉｎ）を制御して、トランジスタＱ１およびＱ２によって形成される出力バッファに電力を供給する。図６に示すように、高電圧トランジスタ６０６（Ｍｌｉｎ）は、ｐ型素子であることが好ましい。コンデンサＣ２３の電圧が、閾値よりも小さくなると（例えば、図６に示した具体的な回路で１２ボルトになると）、トランジスタ６０６は、ＯＮに切り替えられ、それにより、スイッチ１０８がＯＮであるか否かに関わらず、コンデンサＣ２３を充電するための電流路が確保される。スイッチ１０８がＯＮの場合、コンデンサＣ２３の電圧が閾値電圧よりも大きければ、トランジスタ６０６はＯＮにされる。コンデンサＣ２３の電圧が閾値よりも大きい場合には、ノード１０３における負荷電圧があまりに高く上昇している可能性があり、その場合、スイッチ１０８をＯＦＦにすることが好ましい。ハイサイド入力論理ＨＩと共に、リターンレール（ＲＴＮ）の低電圧が、トランジスタ６０６とトランジスタＱ２とを介してノード１１６に供給され、トランジスタＱ２は、論理信号ＨＩによってＯＮにされることが好ましい。ノード１１６における電圧は、ハイサイドレールおよび出力電圧に対して負となるため、当該電圧はスイッチ１０８をＯＦＦにする。上述のように、トランジスタＱ１がＯＮでトランジスタＱ２がＯＦＦである場合には、スイッチ１０８のゲートには電圧が印加されず、スイッチはＯＮのままである。ハイサイドスイッチ１０８がＯＦＦでありローサイドスイッチ１１０および１１２がＯＮである場合に、コンデンサＣ２３の放電を防止する助けとして、線形レギュレータループ内に低電圧ダイオードＤ３が設けられてもよい。
【００３３】
図１に関して上述したように、ローサイド論理入力ＬＩは、必要に応じてローサイドスイッチ１１０をＯＮ／ＯＦＦするために用いられることが好ましい。電力ＭＯＳＦＥＴ １１２は、スイッチ１１０とＤＣバスの下位のレールとの間に直列で配置されてよい。スイッチ１１０の上部ゲートは、上部電極に接続されているため、上部電極に対する負バイアスを供給しない。スイッチ１１０の下部ゲートは、下位のＤＣバスレールすなわちリターンレールＲＴＮに接続されている。したがって、下位のゲートに印加される電位は、ほぼ一定である。しかしながら、ローサイド入力論理ＬＩは、トランジスタＱ３およびＱ４によって形成された出力バッファを制御するために用いられることが好ましい。ローサイド入力論理ＬＩが適切な制御を提供することを保証するために、適切なレベルシフトおよび遅延が、ＩＣ ６００に組み込まれてよい。トランジスタＱ３およびＱ４の間には、ノード１１８が設けられ、電力ＭＯＳＦＥＴ １１２をＯＮ／ＯＦＦするための電圧を供給する。電力ＭＯＳＦＥＴがＯＮの時、スイッチのゲートに印加される電位の関係は、スイッチ１１０がＯＮの状態を保つような関係である。しかしながら、電力ＭＯＳＦＥＴ １１０がＯＦＦにされると、スイッチ１１０のローサイド電極における電圧は、スイッチ１１０がＯＦＦになるように変化する。
【００３４】
電力ＭＯＳＦＥＴ １１２が飽和しないことを保証するために、飽和防止制御素子１２０が設けられてよい。この特徴は、電力ＭＯＳＦＥＴを制御することにより、下位のスイッチ１１０が制御されることを保証するのに望ましい。
【００３５】
図６の集積回路６００は、図１から外部電力供給１０９の必要性を排除し、さらに、線形回路への過渡効果を回避することにより、安全な始動と効率的な電圧制御を実現する。
【００３６】
図７は、図６の回路を試験するために用いられるシミュレーション回路を示す図である。図８Ａから８Ｃは、図７の回路の様々なパラメータの測定値を示すグラフである。例えば、出力電圧Ｖ４のグラフである図８Ａに示すように、始動から、出力電圧Ｖ４は、滑らかに所望の値まで上昇した後に、所望の値を維持する。
【００３７】
図９は、図７のハイサイドおよびローサイドスイッチについてのゲート・ソース電圧（ＶＧＳ）の測定値を示すグラフである。図からわかるように、ゲート・ソース電圧は、正と負の値を交互に取るため、必要な時にスイッチをＯＦＦにするのに十分である。さらに、図７の回路のＳＷＮが図示されている。
【００３８】
本発明は、具体的な実施形態に関連して説明されているが、多くの他の変更例および変形例、他の用途が存在することは、当業者にとって明らかなことである。したがって、本発明は、本明細書の具体的な開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００３９】
【図１】本願の一実施形態に従って、双方向スイッチング素子を用いたハーフブリッジのための駆動回路を示す図。
【図２】図１の回路をシミュレートするために用いられるシミュレーション回路を示す説明図。
【図３】図２のシミュレーション回路に示したスイッチング素子のゲート・ソース電圧の測定値を示すグラフ。
【図４】図２の回路について、スイッチング素子のゲート・ソース電圧の測定値と、両方のスイッチがＯＦＦになる不感時間とを示すグラフ。
【図５】図２のスイッチのゲート・ソース電圧と、負荷電圧および負荷電流とを示すグラフ。
【図６】本願の一実施形態に従って、双方向スイッチング素子を用いたハーフブリッジのための駆動回路を示す図。
【図７】図６の回路をシミュレートするために用いられるシミュレーション回路を示す図。
【図８Ａ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図８Ｂ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図８Ｃ】図７の回路の様々なパラメータのシミュレーション値を示すグラフ。
【図９】図７のシミュレーション回路のスイッチング素子のゲート・ソース電圧の測定値を示すグラフ。
【特許請求の範囲】
【請求項１】
双方向半導体スイッチを用いたハーフブリッジのための駆動回路であって、
ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド双方向半導体スイッチに負バイアス電圧を供給して前記ハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、
ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、
負端子が前記ハイサイド駆動部に接続された外部電圧源と、
前記電圧源の前記負端子と前記ハイサイド駆動部との間に配置され、前記ローサイド駆動部が前記ローサイド双方向半導体スイッチをＯＮにする時に、前記ハイサイド駆動部を前記電圧源の前記負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える、駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記ハイサイド駆動部は、ハイサイド入力制御信号によって制御される、駆動回路。
【請求項３】
請求項１に記載の駆動回路であって、
前記ローサイド駆動部は、ローサイド入力制御信号によって制御される、駆動回路。
【請求項４】
請求項３に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、駆動回路。
【請求項５】
請求項４に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、駆動回路。
【請求項６】
請求項３に記載の駆動回路であって、
前記ローサイド入力制御信号は、さらに、前記ローサイド双方向半導体スイッチがＯＮにされた時に前記電圧源の前記負端子が前記ハイサイド駆動部に接続されるように、前記ハイサイド駆動スイッチを制御し、
前記負端子の負電圧は、前記ハイサイド双方向半導体スイッチをＯＦＦにするために用いられる、駆動回路。
【請求項７】
双方向半導体スイッチを用いたハーフブリッジのための駆動回路であって、
ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド駆動部を前記ハーフブリッジの下位レールに選択的に接続する線形レギュレータ制御装置を含むハイサイド駆動部と、
ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、を備える、駆動回路。
【請求項８】
請求項７に記載の駆動回路であって、
前記線形レギュレータ制御装置は、前記ハイサイド双方向スイッチがＯＮであり、かつ、前記ハイサイド駆動部を横切るコンデンサの電圧が閾値電圧よりも高くなった時に、前記ハイサイド駆動部を前記ハーフブリッジの前記下位レールに接続し、それにより、前記ハイサイド駆動部は、前記ハイサイド双方向半導体素子のゲートに負バイアス電圧を印可して、前記ハイサイド双方向半導体素子をＯＦＦにする、駆動回路。
【請求項９】
請求項８に記載の駆動回路であって、
前記線形レギュレータ制御装置は、前記コンデンサの前記電圧が前記閾値よりも低くなった時に、前記ハイサイド駆動部を前記ハーフブリッジの前記下位レールに接続する、駆動回路。
【請求項１０】
請求項７に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、駆動回路。
【請求項１１】
請求項１０に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、駆動回路。
【請求項１２】
双方向スイッチング回路であって、
ハイサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチと直列に接続されたローサイド双方向半導体スイッチと、
請求項７に記載の駆動回路と、を備える、双方向スイッチング回路。
【請求項１３】
双方向スイッチング回路であって、
ハイサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチと直列に接続されたローサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド双方向半導体スイッチに負バイアス電圧を供給して前記ハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、
前記ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、
負端子が前記ハイサイド駆動部に接続された外部電圧源と、
前記電圧源の前記負端子と前記ハイサイド駆動部との間に配置され、前記ローサイド駆動部が前記ローサイド双方向半導体スイッチをＯＮにする時に、前記ハイサイド駆動部を前記電圧源の前記負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える、双方向スイッチング回路。
【請求項１４】
請求項１３に記載の双方向スイッチング回路であって、
前記ハイサイド駆動部は、ハイサイド入力制御信号によって制御される、双方向スイッチング回路。
【請求項１５】
請求項１３に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、ローサイド入力制御信号によって制御される、双方向スイッチング回路。
【請求項１６】
請求項１５に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、双方向スイッチング回路。
【請求項１７】
請求項１６に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、双方向スイッチング回路。
【請求項１８】
請求項１７に記載の双方向スイッチング素子であって、
前記ローサイド入力制御信号は、さらに、前記ローサイド双方向半導体スイッチがＯＮにされた時に前記電圧源の前記負端子が前記ハイサイド駆動部に接続されるように、前記ハイサイド駆動スイッチを制御し、
前記負端子の負電圧は、前記ハイサイド双方向半導体スイッチをＯＦＦにするために用いられる、双方向スイッチング素子。
【請求項１】
双方向半導体スイッチを用いたハーフブリッジのための駆動回路であって、
ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド双方向半導体スイッチに負バイアス電圧を供給して前記ハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、
ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、
負端子が前記ハイサイド駆動部に接続された外部電圧源と、
前記電圧源の前記負端子と前記ハイサイド駆動部との間に配置され、前記ローサイド駆動部が前記ローサイド双方向半導体スイッチをＯＮにする時に、前記ハイサイド駆動部を前記電圧源の前記負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える、駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記ハイサイド駆動部は、ハイサイド入力制御信号によって制御される、駆動回路。
【請求項３】
請求項１に記載の駆動回路であって、
前記ローサイド駆動部は、ローサイド入力制御信号によって制御される、駆動回路。
【請求項４】
請求項３に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、駆動回路。
【請求項５】
請求項４に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、駆動回路。
【請求項６】
請求項３に記載の駆動回路であって、
前記ローサイド入力制御信号は、さらに、前記ローサイド双方向半導体スイッチがＯＮにされた時に前記電圧源の前記負端子が前記ハイサイド駆動部に接続されるように、前記ハイサイド駆動スイッチを制御し、
前記負端子の負電圧は、前記ハイサイド双方向半導体スイッチをＯＦＦにするために用いられる、駆動回路。
【請求項７】
双方向半導体スイッチを用いたハーフブリッジのための駆動回路であって、
ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド駆動部を前記ハーフブリッジの下位レールに選択的に接続する線形レギュレータ制御装置を含むハイサイド駆動部と、
ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、を備える、駆動回路。
【請求項８】
請求項７に記載の駆動回路であって、
前記線形レギュレータ制御装置は、前記ハイサイド双方向スイッチがＯＮであり、かつ、前記ハイサイド駆動部を横切るコンデンサの電圧が閾値電圧よりも高くなった時に、前記ハイサイド駆動部を前記ハーフブリッジの前記下位レールに接続し、それにより、前記ハイサイド駆動部は、前記ハイサイド双方向半導体素子のゲートに負バイアス電圧を印可して、前記ハイサイド双方向半導体素子をＯＦＦにする、駆動回路。
【請求項９】
請求項８に記載の駆動回路であって、
前記線形レギュレータ制御装置は、前記コンデンサの前記電圧が前記閾値よりも低くなった時に、前記ハイサイド駆動部を前記ハーフブリッジの前記下位レールに接続する、駆動回路。
【請求項１０】
請求項７に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、駆動回路。
【請求項１１】
請求項１０に記載の駆動回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、駆動回路。
【請求項１２】
双方向スイッチング回路であって、
ハイサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチと直列に接続されたローサイド双方向半導体スイッチと、
請求項７に記載の駆動回路と、を備える、双方向スイッチング回路。
【請求項１３】
双方向スイッチング回路であって、
ハイサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチと直列に接続されたローサイド双方向半導体スイッチと、
前記ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部であって、前記ハイサイド双方向半導体スイッチに負バイアス電圧を供給して前記ハイサイド双方向半導体スイッチをＯＦＦにするハイサイド駆動部と、
前記ローサイド双方向半導体スイッチを制御するよう動作可能なローサイド駆動部と、
負端子が前記ハイサイド駆動部に接続された外部電圧源と、
前記電圧源の前記負端子と前記ハイサイド駆動部との間に配置され、前記ローサイド駆動部が前記ローサイド双方向半導体スイッチをＯＮにする時に、前記ハイサイド駆動部を前記電圧源の前記負端子に接続するよう動作可能なハイサイド駆動スイッチと、を備える、双方向スイッチング回路。
【請求項１４】
請求項１３に記載の双方向スイッチング回路であって、
前記ハイサイド駆動部は、ハイサイド入力制御信号によって制御される、双方向スイッチング回路。
【請求項１５】
請求項１３に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、ローサイド入力制御信号によって制御される、双方向スイッチング回路。
【請求項１６】
請求項１５に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、さらに、
プッシュプル構成として配置されていると共に、前記ローサイド入力制御信号に基づいてＯＮおよびＯＦＦに切り替えられる第１のトランジスタおよび第２のトランジスタと、
前記ローサイド双方向半導体スイッチと直列に配置された電力ＭＯＳＦＥＴと、
前記第１および第２のトランジスタの間に配置され、前記電力ＭＯＳＦＥＴのゲートに接続された出力ノードと、を備え、
前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＮにする時には、前記ローサイド双方向半導体スイッチがＯＮであり、前記出力ノードの電圧値が前記電力ＭＯＳＦＥＴをＯＦＦにする時には、前記ローサイド双方向半導体スイッチがＯＦＦである、双方向スイッチング回路。
【請求項１７】
請求項１６に記載の双方向スイッチング回路であって、
前記ローサイド駆動部は、さらに、前記電力ＭＯＳＦＥＴに接続された飽和防止制御素子を備えることで、前記電力ＭＯＳＦＥが飽和状態で動作しないことを保証する、双方向スイッチング回路。
【請求項１８】
請求項１７に記載の双方向スイッチング素子であって、
前記ローサイド入力制御信号は、さらに、前記ローサイド双方向半導体スイッチがＯＮにされた時に前記電圧源の前記負端子が前記ハイサイド駆動部に接続されるように、前記ハイサイド駆動スイッチを制御し、
前記負端子の負電圧は、前記ハイサイド双方向半導体スイッチをＯＦＦにするために用いられる、双方向スイッチング素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【公開番号】特開２００６−３５２８３９（Ｐ２００６−３５２８３９Ａ）
【公開日】平成１８年１２月２８日（２００６．１２．２８）
【国際特許分類】
【外国語出願】
【出願番号】特願２００６−１１０８９０（Ｐ２００６−１１０８９０）
【出願日】平成１８年４月１３日（２００６．４．１３）
【出願人】（５０５３００６２３）インターナショナル・レクティファイヤ・コーポレーション (23)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＲＥＣＴＩＦＩＥＲ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成１８年１２月２８日（２００６．１２．２８）
【国際特許分類】
【出願番号】特願２００６−１１０８９０（Ｐ２００６−１１０８９０）
【出願日】平成１８年４月１３日（２００６．４．１３）
【出願人】（５０５３００６２３）インターナショナル・レクティファイヤ・コーポレーション (23)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＲＥＣＴＩＦＩＥＲ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]