【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】ＰＬＬ回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号ＲＥＦと分周後の信号ＤＩＶとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器（ＤＰＦＤ）１０１と、デジタル位相周波数比較器１０１の出力から高周波雑音成分を除去するデジタルループフィルタ（ＤＬＦ）１０２と、デジタルループフィルタ１０２の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器（ＤＡＣ）１０５と、デジタルアナログ変換器１０５の出力から高周波雑音成分を除去するアナログフィルタ（ＡｎＦ）１０６と、アナログフィルタ１０６の出力に基づいて周波数が制御される電圧制御発振器（ＶＣＯ）１０３と、電圧制御発振器１０３の出力を分周し、分周後の信号ＤＩＶを出力する分周器（ＤＩＶ）１０４とを備える。 （もっと読む）

【課題】ＣＭＯＳ論理回路を小さいスイッチで高速動作させることができ、サブスレッショルドリーク電流を効果的に低減可能な半導体集積回路及びＬＳＩシステムを提供すること。
【解決手段】半導体集積回路は、ＣＭＯＳ論理回路と、ＣＭＯＳ論理回路の電圧供給源とＣＭＯＳ論理回路の電源端の間に設けられた、第１のＭＯＳＦＥＴを有するスイッチ回路と、第１のＭＯＳＦＥＴと逆チャネルの第２のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴのドレインに接続された第１の抵抗と、第１の抵抗及び第１のＭＯＳＦＥＴのソースに接続された第２の抵抗と、を有するデジタルアナログ変換回路とを備える。第１のＭＯＳＦＥＴのバックゲートと、第１の抵抗と第２の抵抗の接続点が接続される。また、第１のＭＯＳＦＥＴのゲートに供給される制御信号と第２のＭＯＳＦＥＴのゲートに供給される制御信号が共通である。 （もっと読む）

【課題】サンプリング波形のＳ／Ｎを改善する。
【解決手段】第１の入力端子２５０と第１の出力端子２６０と第１の制御信号Ｆｓ１で切り替わる第１のアナログスイッチ２１０と第１の蓄電器２３０とを含む第１の回路２００と、第１の入力端子２５０と第２の出力端子３６０と第２の制御信号Ｆｓ２で切り替わる第２のアナログスイッチ３１０と第２の蓄電器３３０とを含む第２の回路３００と、第１の出力端子２６０と接続された第３の入力端子４１０と第２の出力端子３６０と接続された第４の入力端子４２０と第３の出力端子４３０とを含み、第３の制御信号ＳＷにより切り替わるスイッチ回路４００と、第１の制御信号Ｆｓ１と第２の制御信号Ｆｓ２と第３の制御信号ＳＷとを出力する制御回路１００と、を含むサブサンプリングミキサ回路１。 （もっと読む）

【課題】チャージポンプの出力容量を低減してチップ面積を縮小できる高周波半導体スイッチ装置を提供する。
【解決手段】アンテナ端子ＡＮＴと、各高周波端子ＴＸ、ＲＸとの間の接続を切り換える回路であって、アンテナ端子ＡＮＴと各高周波端子ＴＸ、ＲＸとの間にそれぞれ接続されたスルーＦＥＴＴ１、Ｔ２を有する高周波スイッチ回路１と、各スルーＦＥＴＴ１、Ｔ２のゲートを駆動する駆動回路１１、１２と、駆動回路１１、１２の高電位電源端子に正側出力端子ＣＰ＿ｏｕｔ１が接続され、駆動回路１１、１２の低電位電源端子に負側出力端子ＣＰ＿ｏｕｔ２が接続された正負両極性チャージポンプ回路１５と、を備え、各スルーＦＥＴＴ１、Ｔ２のゲート容量はそれぞれ概略等しく、正負両極性チャージポンプ回路１５の正側出力端子ＣＰ＿ｏｕｔ１と負側出力端子ＣＰ＿ｏｕｔ２との間に容量Ｃｘが設けられている。 （もっと読む）

【課題】マルチバンド又はマルチモードに適した高周波回路、高周波電力増幅装置、及び半導体装置を提供する。
【解決手段】本発明に係る高周波回路は、高周波信号を増幅する高周波回路であって、高周波信号を増幅して増幅信号を出力する増幅回路と、増幅回路の出力と接続された負荷回路と、複数の伝送線路と、増幅信号の所定パラメータに応じて、複数の伝送線路の中から負荷回路の出力と接続する伝送線路を選択する選択回路と、選択回路で選択された伝送線路毎に、増幅回路から増幅回路の出力側をみたときの負荷インピーダンスを所定の負荷インピーダンスに変換する変換回路と、を備える。 （もっと読む）

【課題】サンプリング回路の省電力化を図ること。
【解決手段】アンダーサンプリング方式のサンプリングミキサ回路３０において、サンプリングパルス信号である制御信号Ｓ１，Ｓ２に従って、非サンプリング期間の間、増幅部３２１の入力端子と接続端子との間が接続されることで増幅部３２１の増幅動作のＯＮ／ＯＦＦが制御される。増幅部３２１の前段の整合回路３１は、増幅部３２１の入力端子と出力端子との間が接続されていないとき、すなわち増幅動作が行われているサンプリング期間では入力インピーダンスを整合させ、増幅部３２１の入力端子と出力端子との間が接続されているとき、すなわち増幅動作が行われない非サンプリング期間では入力インピーダンスを不整合させる回路素子が選択されている。また、動作制御部３２３は、制御信号Ｓ３，Ｓ４に従って、非サンプリング期間の間、増幅部３２１のトランジスタＴｒ１，Ｔｒ２の増幅動作を停止させる。 （もっと読む）

【課題】ノイズの抑圧を効果的に行うことができるＰＬＬ回路を提供する。
【解決手段】位相比較器１０と、チャージポンプ回路２０と、ループフィルタ３０と、ＶＣＯ４０と、Ｎ分周器５０とを備える。チャージポンプ回路２０の一実施形態は、アップ信号ＵＰ１によりスイッチ２２をオンした後、アップ信号ＵＰ１を遅延させたアップ信号ＵＰ２により再度スイッチ２２をオンする。同様に、ダウン信号ＤＮ１によりスイッチ２３をオンした後、ダウン信号ＤＮ１を遅延させたダウン信号ＤＮ２により再度スイッチ２３をオンする。 （もっと読む）

【課題】サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を提供する。
【解決手段】サンプルホールド回路は、一局面において、第１および第２のスイッチを含む。第１のスイッチは、入力信号を受けて、第１のキャパシタを用いて入力信号をサンプリングするために結合されることができる。第１の漏れ電流は、第１のスイッチの第１および第２の導電性端子の間を流れ、第１の漏れ電荷として第１のキャパシタに蓄えられる。第２の漏れ電流は、第２のスイッチの第１および第２の導電性端子の間を流れ、第２の漏れ電荷として第２のキャパシタに蓄えられる。オフセット回路は、保持されサンプリングされた信号に応答して発生する信号および第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成し、ある量は、第２のキャパシタの蓄えられた漏れ電荷に応答して発生する。 （もっと読む）

【課題】好適なクロスバー・デバイスを提供する。
【解決手段】クロスバー・デバイスは、第１のセットの入力線と第２のセットの出力線とを含む。複数のパス・トランジスタ・チェーンを設け、寄生容量性負荷を減少させた形で入力線を出力線に選択的に結合させる。メモリ素子とデコーダ論理を設けて、選択的結合の制御を容易にする。クロスバー・デバイスの各メモリ素子にＶｔｈだけ高い供給電圧が供給されるようにして、対応する出力バッファの入力電圧をＶｄｄに維持することにより、複数のクロスバー・デバイスの再構成可能回路ブロックへの低電力応用を改善させることができる。相互に接続したクロスバー・デバイスの全ての出力バッファに制御線を介して制御回路を結合し、これらのクロスバー・デバイスの出力バッファを既知のパワーオン状態にすることにより、複数のクロスバー・デバイスの再構成可能回路ブロックへの適用を改善する。 （もっと読む）

【課題】出力短絡保護機能を設ける場合に、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護できるＤＣ−ＤＣコンバータの提供。
【解決手段】この発明は、直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子１と出力端子２との間に複数のＭＯＳトランジスタＭ１〜Ｍ４が直列接続されたＤＣ−ＤＣコンバータである。ＭＯＳトランジスタＭ４は、自己の基板電位制御用のＭＯＳトランジスタＭ４１、Ｍ４２を有する。ＤＣ−ＤＣコンバータの定常動作時にはＭＯＳトランジスタＭ４２がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２の電位が印加される。一方、ＤＣ−ＤＣコンバータの出力短絡時にはＭＯＳトランジスタＭ４１がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２とは反対側の電位が印加される。 （もっと読む）

【課題】複数の単位電流を生成するための複数の電流トランジスタ備えて表示データの階調に応じた階調電流を生成する電流発生回路において、回路規模を小さくすること。
【解決手段】例えば８ビット（bit）データの場合、バイアス発生回路１０の各出力端子から８つのそれぞれ電位レベルの異なる各バイアス電位ＶＮ１〜ＶＮ８を出力し、このバイアス発生回路１０の各出力端子にチャネル幅（Ｗ）及びチャネル長（Ｌ）が同一に設定された８個の定電流トランジスタＱ１０〜Ｑ１７のゲート電極を接続して各定電流トランジスタＱ１０〜Ｑ１７にデータの各ビットに対応した単位電流を流し、これら電流トランジスタＱ１０〜Ｑ１７を選択的に動作させて、各単位電流を選択して生成した階調電流をディスプレイ５に供給する。 （もっと読む）

【課題】キャパシタを用いたサンプルホールド回路において、サンプリング時におけるキャパシタの充電状態をホールド状態とするためにオフされるべきスイッチにリーク電流が生じる。
【解決手段】サンプルホールド回路１０は、オペアンプ１２の反転入力端子ＩＮ₋に一方端を接続されたキャパシタＣ_１にサンプリング電圧に応じた電荷を蓄積する。その際、Ｃ_１のＩＮ₋側の端子はスイッチ回路１４を介して出力端子Ｖ_ＯＵＴに接続し、所定電位に設定する。ホールド状態ではスイッチ回路１４はオフされ、それが接続されたＣ_１の端子をフローティング状態とする。スイッチ回路１４は、ＩＮ₋とＶ_ＯＵＴとの間に直列に接続され同相でオン・オフされるＭＯＳトランジスタスイッチＳ_１１，Ｓ_１２と、それら相互の接続点と接地電位との間に接続されたキャパシタＣ_２とからなる。 （もっと読む）

【課題】演算増幅器の電源ラインの電位を安定化させる。
【解決手段】サンプルホールド回路は、演算増幅器ＯＰ１と、演算増幅器の出力端子と第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられた帰還用スイッチ素子ＳＦと、帰還用スイッチ素子のオン・オフを制御するスイッチ信号生成回路８０を含む。スイッチ信号生成回路を構成するＮ型トランジスタは第１のＰ型ウェルＰＷ１に、スイッチ信号生成回路を構成するＰ型トランジスタは第１のＮ型ウェルＮＷ１に、第１のＰ型ウェル及び第１のＮ型ウェルは第１のディープＮ型ウェルＤＮＷ１にそれぞれ形成される。演算増幅器のＮ型トランジスタは第２のＰ型ウェルＰＷ２に、演算増幅器のＰ型トランジスタは第２のＮ型ウェルＮＷ２に、第２のＰ型ウェル及び第２のＮ型ウェルは、第１のディープＮ型ウェルと分離された第２のディープＮ型ウェルＤＮＷ２にそれぞれ形成される。 （もっと読む）

【課題】回路の大規模化を抑えながら適正な位相補償を実現する。
【解決手段】演算増幅器ＯＰ１と、サンプルホールド回路の入力ノードＮＩと、接続ノードＮＳとの間に設けられたサンプリング用スイッチ素子ＳＳと、接続ノードと、演算増幅器の第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられたサンプリング用キャパシタＣＳと、演算増幅器の出力端子とサミングノードとの間に設けられた帰還用スイッチ素子ＳＦと、接続ノードと、演算増幅器の出力端子との間に設けられたフリップアラウンド用スイッチ素子ＳＡと、サンプリング用キャパシタのサミングノード側の端子ＮＣと演算増幅器の出力端子との間に設けられた位相補償用抵抗素子ＲＰと、を含む。 （もっと読む）

【課題】短時間で出力電位が昇圧規定電位に達し、小さいリップル幅を有するチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路１は、制御部１０と発振回路２０と昇圧部３０とを具備する。発振回路２０は、予め定められた一定周期のパルス信号を出力する。昇圧部３０は、電位を昇圧するｎ（ｎ≧１）個の昇圧回路を備え、発振回路２０から出力されるパルス信号に応じて第１の電荷量を出力する。制御部１０は、昇圧部３０から出力される電位と、予め定められた規定電位とを比較し、昇圧部３０から出力される電位が一旦規定電位より大きくなると、昇圧部３０に第１の電荷量より少ない電荷量を出力させる。 （もっと読む）

【課題】マルチプレクサ回路に使用する場合には、入力リーク電流を削減することができるアナログスイッチ回路を提供する。
【解決手段】第１のＣＭＯＳスイッチ（ＰＭＯＳトランジスタＰＭＳ１１、ＮＭＯＳトランジスタＮＭＳ１１）と第２のＣＭＯＳスイッチ（ＰＭＯＳトランジスタＰＭＳ１２、ＮＭＯＳトランジスタＮＭＳ１２）とを直列接続したアナログスイッチに対して中間ノード電位設定回路ＦＮＤＶ１を設ける。中間ノード電位設定回路ＦＮＤＶ１は、第１、第２のＣＭＯＳスイッチを非導通とするとき、第１、第２のＣＭＯＳスイッチ間の中間ノードＮＤＳＷ１の電位を複数電位（ＧＮＤ、Ｖdd、Ｖdd／２）から選択された電位に設定する。 （もっと読む）

【課題】ＳＯＩ基板上に形成され、オン／オフ特性が高く、高周波信号の歪が少ない高周波信号用スイッチ回路を提供する。
【解決手段】ＳＯＩ基板上に形成された高周波信号用スイッチ回路１において、高周波入出力端子ＡＮＴを高周波端子ＴＸに接続するか高周波端子ＲＸに接続するかを切替えるスイッチ部１１と、負電位Ｖｓｓを生成する負電位発生回路と、スイッチ部１１を制御する制御部１３とを設ける。制御部１３には、正電位Ｖｄｄと負電位Ｖｓｓが供給され、スルートランジスタＴ１のゲート及びシャントトランジスタＴ３のゲートの一方に正電位Ｖｄｄを出力し他方に負電位Ｖｓｓを出力する差動回路１６と、スルートランジスタＴ１及びシャントトランジスタＴ３のバックゲートに対して、接地電位ＧＮＤ又は負電位Ｖｓｓを出力するＣＭＯＳインバータＩＮＶ１３及びＩＮＶ１４を設ける。 （もっと読む）

【課題】電荷分配を行う容量の容量値が小さくても、アンプの入力容量による出力誤差が小さい、高精度出力のサンプル・ホールド回路、シリアルＤＡＣの提供。
【解決手段】第１のスイッチ１１０を介して接続された第１及び第２の容量素子Ｃ１１，Ｃ１２と、差動回路と、を備え、前記差動回路は、差動入力対の第１入力が、前記第１の容量素子の一端Ｎ１１に第２のスイッチ１２１を介して接続され、第２入力が、前記第２の容量素子の一端Ｎ８に接続された差動入力段と、前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子Ｎ９に接続されるとともに、第３のスイッチ１２２を介して、前記差動入力段の前記第１入力に接続される増幅段１６と、を備えている。 （もっと読む）

【課題】アナログ電圧を、アナログスイッチ２０を介してコンデンサ１１に接続／切り離し、アナログ電圧をコンデンサ１１に保持する構成のサンプルホールド回路では、アナログスイッチを構成するＭＯＳＦＥＴのゲートの容量成分によってオンオフを制御する制御信号が変化したときに発生する漏れ電流のためにコンデンサに蓄積された電荷が変化し、正確な電圧を保持することができなかったという課題を解決する。
【解決手段】アナログスイッチ２０と逆方向に動作するアナログスイッチ３０をアナログスイッチ２０に並列に接続するようにした。２つのアナログスイッチの漏れ電流の方向が逆なるので、漏れ電流がキャンセルされ、正確な電圧を保持することができる。 （もっと読む）