【課題】単純な構成の過電圧保護回路を低コストに提供する。
【解決手段】バイポーラトランジスタは、ベースとエミッタがショートされると、コレクタ電圧およびエミッタ電圧に関係なく強制的にオフされる。そのため、各スイッチング手段５３，５４がオンしてベースとエミッタがショートされた各トランジスタＱ２１，Ｑ２２，Ｑ５１，Ｑ５２は、スイッチング手段５２のオン・オフに関係なく強制的にオフされる。その結果、外部端子ＯＵＴからトランジスタＱ２２へ流れるコレクタ電流Ｉ３が遮断される。そして、各トランジスタＱ２１，Ｑ２２，Ｑ５１，Ｑ５２がオフするため、各トランジスタＱ２１，Ｑ２２，Ｑ５１，Ｑ５２の耐圧ＶCEOを高めることができる。 （もっと読む）

【課題】電力変換装置の大型化やコストアップを招くことなく、サージ電圧と損失のトレードオフ特性の改善を図る。
【解決手段】ＰＷＭ信号発生部１からの出力を絶縁器４を介して電力半導体素子をオンオフ制御するに当り、ターンオフ指令信号Ｂの直後に、デッドタイム生成回路２で作成されるデッドタイムよりも短いパルス状の信号Ｄを、遅延回路５およびワンショット回路７により得て、これをアンド回路８を経てオア回路３においてデッドタイム生成回路２の出力に重畳させることにより、ゲート駆動条件を切り換えてターンオフやターンオン時間を変えられるようにする。 （もっと読む）

【課題】 動作に必要な電源電圧を低くすることが可能なマルチプレクサ回路を実現する。
【解決手段】 複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、第１及び第２の差動入力信号がそれぞれ印加され回路内にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる第１及び第２のバッファ回路と、差動選択信号により第１のバッファ回路に流れるコモンモード電流を制御する第１のコモンモード制御回路と、差動選択信号により第２のバッファ回路に流れるコモンモード電流を制御する第２のコモンモード制御回路と、第１のバッファ回路の出力電圧若しくは第２のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路とを設ける。 （もっと読む）

【課題】 構成回路が複雑化することなく、電子機器がとる複数の状態を表示することができる電子回路および増幅装置を提供する。
【解決手段】 第１の電圧に基づいて第２の電圧を生成する電源手段と、該第１の電圧に基づいて駆動される表示手段と、第１のスイッチ制御信号と第２のスイッチ制御信号とに基づいて、該第1の電圧の該表示手段および該電源手段への供給状態および非供給状態を切り替えるスイッチ手段と、機器の動作状態に変化があったことを伝えるスイッチ制御開始信号が入力されるとオン状態になり、該第２の電圧の電圧レベルおよび／または第２のスイッチ制御信号に基づいて該スイッチ手段のオフオフを制御する該第２のスイッチ制御信号を出力するスイッチ制御手段とを備える。 （もっと読む）

【課題】入力信号線の数が少なく且つ極力低い電源電圧で動作可能な切替制御回路、及びその切替制御回路を有して構成される半導体集積回路装置を提供する。
【解決手段】ソレノイド駆動ＩＣに、主回路トランジスタ、主回路トランジスタのオンオフを制御する制御回路、及びソレノイドユニットの駆動方式に基づいて制御回路の制御方式を切り替えるための切替制御回路１８などを形成する。切替制御回路１８は、電源ライン３０ａ及びグランド３０ｂから＋５Ｖの電源電圧Ｖccの供給を受けて動作し、入力ノードＮａに入力される切替指令信号Ｓinの状態に応じて、出力ノードＮｂ、Ｎｃから切替状態信号Ｓo1、Ｓo2を出力する。 （もっと読む）

【課題】電圧駆動型パワー半導体スイッチング素子を、高速で駆動するゲート駆動回路を提供する。
【解決手段】本発明の電圧駆動型のパワー半導体スイッチング素子のゲート駆動回路は、電圧駆動型のパワー半導体スイッチング素子と、該スイッチング素子のゲート電極に駆動信号を与える駆動同路と、該スイッチング素子のエミッタ制御端子或いはソース制御端子と半導体モジュールのエミッタ主端子或いはソース主端子の間にインダクタンスを有するパワー半導体スイッチング素子のゲート駆動回路を備え、インダクタンスの両端に発生する電圧を検出し、その検出値に基づいて、ゲート駆動電圧或いはゲート駆動抵抗を可変させる。 （もっと読む）

【課題】スイッチング回路において並列に接続されたスイッチング素子にしきい値電圧のばらつきがあったとしても、特定のデバイスに損失が集中して発熱するのを防ぐ。
【解決手段】ＩＧＢＴの電流に応じて変動するＢ点の電位が、トランジスタＱ１４のしきい値より高い時はＱ１４がオンになり、抵抗Ｒ１５と抵抗Ｒ１６が並列になり、ピーク制御回路のＡ点の電位は相対的に低下する。Ｂ点の電位がＱ１４のしきい値より低い時はＱ１４はオフとなり、ピーク制御回路には抵抗Ｒ１５のみが作用しＡ点の電位は相対的に高くなる。ＩＧＢＴのターンオフ時、素子間の特性ばらつきによりＩＧＢＴに流れる電流が増加すると、Ｑ１４がオンになり、Ｒ１５とＲ１６とが並列になり、Ａ点の電位が低くなり、トランジスタＱ１２に注入される電荷量が少なくなり、Ｑ１２のベース電圧Ｖｂが低下し、ＩＧＢＴのゲート電圧Ｖgeが低下し、ＩＧＢＴのコレクタ電流も減少する。
（もっと読む）

本発明は、電圧制御型トランジスタ（Ｔ４）を有している、電圧制御型トランジスタ（Ｔ４）をスイッチングする回路に関する。この回路は次のように構成されている。すなわち制御信号を介して仲介された前記第１のトランジスタ（Ｔ１）のスイッチオンによって、第１の電流が直列回路（Ｒ４，Ｔ１）を流れ、電圧制御型トランジスタ（Ｔ４）の制御入力側を充放電させ始める。この直列回路（Ｒ４，Ｔ１）を流れる第１の電流によって接続ノード（Ｖ１）で第１の電位シフトが起こる。この第１の電位シフトによって第２のトランジスタ（Ｔ２）がスイッチオンされ、第２の電流が第２のトランジスタ（Ｔ２）のスイッチングパスを通って第１のトランジスタ（Ｔ１）の制御入力側へ流れる。この第２の電流は第１の電流を増幅する。電圧制御型トランジスタ（Ｔ４）の制御入力側の充放電が増大することによって、接続ノード（Ｖ１）で第２の電位シフトが起こる。この第２の電位シフトによって第２のトランジスタ（Ｔ２）がスイッチオフされる。しかし、第１のトランジスタ（Ｔ１）はスイッチオンされた状態に保持され、電圧制御型トランジスタ（Ｔ４）は自身の新たなスイッチング状態に保持される。
（もっと読む）

【課題】より簡単な構成で、ノイズレベルを低減できる通信信号波形をＩＣ内部で生成することが可能となる通信ドライバ回路を提供する。
【解決手段】通信ドライバ回路２７において、出力段がオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路１９の入出力端子間にコンデンサＣ１を接続することで、反転増幅回路１９が反転増幅動作を行なう場合に、コンデンサＣ１が信号のレベル変化に対して負帰還をかけるように作用させ、通信信号のレベル変化を緩和する。 （もっと読む）

【課題】プッシュプル出力回路の出力電圧の発振を防止すること。
【解決手段】ソース側出力トランジスタＱ１、シンク側出力トランジスタＱ２、これらのトランジスタＱ１，Ｑ２のベース端子同士を接続するダイオードＤ１，Ｄ２、及びシンク側出力トランジスタＱ２のベース端子に、コレクタ端子を接続して、ソース側及びシンク側出力トランジスタＱ１，Ｑ２のベース電流を制御する電流制御トランジスタＱ３を備える出力回路において、電流制御トランジスタＱ３のコレクタ端子とベース端子とを容量性素子６を介して接続した。これにより、出力電圧を発振させるノイズによって、トランジスタＱ１，Ｑ２，及びダイオードＤ１，Ｄ２からなるループ経路内の電位が変動したとき、その電位変動が電流制御トランジスタＱ３のベース端子に伝達され、電流制御トランジスタＱ３は電位変動を打ち消すコレクタ電流を流すことができる。 （もっと読む）

【課題】複数の動作回路を接続して、その一部又は全てを間欠的に動作させる場合、交流波と間欠動作の周期に不一致があったり、間欠動作を制御する制御信号が各回路に到達する時間、到達から動作を開始または停止するまでの時間が各回路で異なるため、結果として間欠交流波信号発生回路の出力信号のパルス幅および位相を制御することができない。
【解決手段】時間差（ΔＴ）を調整するため、第一の間欠動作回路１０２の出力と、第二の間欠動作回路１０３の出力を比較器１０４に入力することでΔTを見積もり、間欠動作タイミング調整信号を生成し、第二の間欠動作回路の動作時間調整を行なうことでΔTを小さくする構成としている。 （もっと読む）

【課題】電気負荷の高電位側の端子と接地とのショートに適切に対処する。
【解決手段】電磁ソレノイド４０の高電位側の端子には、抵抗８０、ハイサイドスイッチ３６を介してバッテリ３０が接続され、低電位側の端子には、ローサイドスイッチ４２を介して抵抗４６，４８が接続されている。抵抗４６，４８間のノードａの電圧は、制御回路５０に取り込まれる。制御回路５０では、ノードａの電圧が過電圧ＢＶ以上となると、ハイサイドスイッチ３６及びローサイドスイッチ４２を強制的にオフとする。抵抗８０の両端には、バイポーラトランジスタ８２が接続されている。バイポーラトランジスタ８２のコレクタからの出力は、ノードａに供給される。このため、バッテリ３０及び電磁ソレノイド４０間に所定以上の電流が流れるとき、ハイサイドスイッチ３６が強制的にオフされる。 （もっと読む）

【課題】 リセットシーケンスを電源ＯＮ時および電源ＯＦＦ時において確実に守ることができるリセット回路を提供する。
【解決手段】 リセットＩＣ２は、電源端子Ｖｄｄへ電源Ｖ１が加えられた時、一定時間ｔ１の間第１のリセット信号Ｒ１を出力した後リセットを解除し、電源端子Ｖｄｄの電源Ｖ１がＯＦＦとされた時リセット信号を”Ｌ”レベルとする。第２のリセットＩＣ９は、電源端子Ｖｄｄへ電源Ｖ２が加えられた時、一定時間ｔ２の間第２のリセット信号Ｒ２を出力した後リセットを解除し、電源端子Ｖｄｄの電源がＯＦＦとされた時、リセット信号Ｒ２を”Ｌ”レベルとする。トランジスタ５、８は、第１のリセット信号Ｒ１のリセット状態が解除された時、第２の電源Ｖ２を第２のリセットＩＣ９に加える。 （もっと読む）

【課題】 従来の信号出力回路においては、出力オフセット電圧のずれが発生する場合がある。
【解決手段】 信号出力回路１は、第１および第２のエミッタフォロア回路、およびコンパレータ２０を備えている。コンパレータ２０は、上記第１および第２のエミッタフォロア回路からの出力信号を入力し、それらの大小関係を比較した結果を出力する。このコンパレータ２０は、トランジスタＴ５（第５のトランジスタ）、トランジスタＴ６（第６のトランジスタ）、抵抗素子Ｒ３、およびカレントミラー回路３０を含んで構成されている。抵抗素子Ｒ３は、トランジスタＴ５およびトランジスタＴ６のエミッタ同士を接続している。トランジスタＴ５およびトランジスタＴ６のコレクタには、カレントミラー回路３０が接続されている。 （もっと読む）

【課題】高速応答が可能で、出力電圧のリップルが少ないレベル・ホールド回路を提供する。
【解決手段】レベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値又は最小値を保持する２つのホールド回路部２，３とを有する。第１のホールド回路部２の出力端子がバッファアンプ回路１の基準電圧入力端子６に接続され、第２のホールド回路部３の出力端子が信号出力端子９に接続される。 （もっと読む）

【課題】 電子スイッチの強電波による誤動作を抑制できるようにする。
【解決手段】 比較回路COM21の負入力端子に供給される電圧値が電波非検出で、かつ、遊技球非検出を示す電圧値V₁である場合、弁別閾値となる電圧値V₄₁を電波非検出で、かつ、遊技球検出を示す電圧値V₂と電波検出を示す電圧値V₃との中間電圧値V₄₁hiに切り替え、比較回路COM21の負入力端子に供給される電圧値が電圧値V₂である場合、弁別閾値となる電圧値V₄₁を電圧値V₁と電圧値V₃との中間電圧値V₄₁loに切り替えるようにしたので、電波が検出されると、電子スイッチ２１により遊技球３１は検出されるものの、カウントするための比較回路COM21の動作が保持されることになる。本発明は、パチンコ遊技台に適用することができる。 （もっと読む）

【課題】 ＨＢＴは、ＨＥＭＴより低オン抵抗を得ることができる。しかし各単位素子において動作上の微小なアンバランスから二次降伏による破壊を起こすため、信頼性が低い問題があった。
【解決手段】 単位ＨＢＴのベースにバラスト抵抗を接続した単位素子を複数並列接続し、スイッチング素子を構成する。これによりある単位素子において温度上昇によりベース電流、コレクタ電流が増加する正帰還が発生し始めても、増加したベース電流はバラスト抵抗両端の電圧ドロップを増加させ、結果としてベース電流が減少し、コレクタ電流も減少する。従って、ＨＢＴによるスイッチ回路装置において二次降伏による破壊を回避し、信頼性を大幅に向上させることができる。 （もっと読む）

【課題】 ＨＢＴのベースが直接制御端子に接続するスイッチ回路装置では、制御端子から、ＨＢＴの駆動に必要なベース電流を供給する必要がある。しかし、この回路構造ではＨＢＴの電流増幅率ｈ_ＦＥが限られているため、必要なベース電流を制御端子から十分に得られない問題があった。
【解決手段】スイッチング素子を構成するＨＢＴのベースにソースが接続する駆動ＦＥＴを設け、駆動ＦＥＴのドレインを電源端子に接続し、ゲートを制御端子に接続する。制御信号により駆動ＦＥＴが導通し、電源端子から供給される電流によってＨＢＴが動作する。従って一般的な制御用ＬＳＩからの制御信号を利用できる。またＨＢＴの各単位ＨＢＴに駆動ＦＥＴの各単位ＦＥＴを対応させることによりＨＢＴの２次降伏による破壊を防止できる。 （もっと読む）

【課題】 ＨＢＴでスイッチング素子を構成したスイッチ回路装置では、大きなベース電流を必要とするため、各ＲＦ端子を高周波信号の分離素子３０を介してＤＣバイアスポイントに接続すると、ＨＢＴに十分なバイアスを印加できず、ＨＢＴを十分動作させることができない。
【解決手段】 複数の単位ＨＢＴを並列接続して集合素子を構成し、１つの集合素子の共通エミッタおよび共通コレクタ毎に１つの分離素子を介して１つのバイアスポイントに接続し、バイアス電位を印加する。単位ＨＢＴをグループ分けすることによりベース電流を分散できるため、分離素子に流れるベース電流が小さくなり電圧ドロップが小さくなる。従って、単位ＨＢＴに十分なバイアスが印加でき、動作させることができる。 （もっと読む）

【課題】アクチュエータ，センサおよび負荷を含む入出力機器のインタフェース（ＡＳ−ｉ）用スレーブの過負荷・短絡保護回路の改良。
【解決手段】スレーブ主回路１Ａを持ち、ＡＳ−ｉ電源を供給されるスレーブ１に設けられるトランジスタＴ１〜Ｔ４，抵抗Ｒ１〜Ｒ７およびコンデンサＣ１等からなる過負荷・短絡保護回路に対し、コンデンサＣ３を付加して一定時間以下の過電流では動作しないようにしたものに、さらに抵抗Ｒ１０（または抵抗とＰＴＣサーミスタの直列回路）を設け、過負荷・短絡保護回路が動作した場合でも抵抗Ｒ１０を通して電流Ｉ２を流し、センサ電源電流Ｉが０にならないようにすることで、センサ接続時の突入電流を減衰させ、センサへ正常に電源供給できるようにする。 （もっと読む）