電力変換器の制御回路
【課題】電力変換装置の大型化やコストアップを招くことなく、サージ電圧と損失のトレードオフ特性の改善を図る。
【解決手段】ＰＷＭ信号発生部１からの出力を絶縁器４を介して電力半導体素子をオンオフ制御するに当り、ターンオフ指令信号Ｂの直後に、デッドタイム生成回路２で作成されるデッドタイムよりも短いパルス状の信号Ｄを、遅延回路５およびワンショット回路７により得て、これをアンド回路８を経てオア回路３においてデッドタイム生成回路２の出力に重畳させることにより、ゲート駆動条件を切り換えてターンオフやターンオン時間を変えられるようにする。
【解決手段】ＰＷＭ信号発生部１からの出力を絶縁器４を介して電力半導体素子をオンオフ制御するに当り、ターンオフ指令信号Ｂの直後に、デッドタイム生成回路２で作成されるデッドタイムよりも短いパルス状の信号Ｄを、遅延回路５およびワンショット回路７により得て、これをアンド回路８を経てオア回路３においてデッドタイム生成回路２の出力に重畳させることにより、ゲート駆動条件を切り換えてターンオフやターンオン時間を変えられるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換器を構成するスイッチング素子としての電力用半導体素子をオン，オフさせるための制御回路に関する。
【背景技術】
【０００２】
図５にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いたインバータ主回路の例を示す。２０は直流電源回路（交流入力インバータの場合には、整流器＋電解コンデンサで構成される）、２２はＩＧＢＴおよびダイオードよりなり直流から交流に変換するインバータ回路、２６Ａ，２６ＢはＩＧＢＴのゲート駆動回路、２７Ａ，２７ＢはＩＧＢＴ、２８Ａ，２８ＢはＩＧＢＴに逆並列に接続されるダイオード、２９はモータなどの負荷である。また、Ｕ，ＶはＩＧＢＴ２７Ａ，２７Ｂをオン，オフさせるための制御信号で、制御回路２５から出力される。ゲート駆動回路，ＩＧＢＴおよびダイオードは１アーム分だけ示したが、他のアームも同様に構成される。
【０００３】
図６に、ゲート駆動回路の具体例を示す。１４Ａが本回路駆動用の正側電源、１４Ｂはその負側電源、１１，１２はＩＧＢＴ２７をターンオン，ターンオフさせるためのトランジスタなどのスイッチ素子で、図６ではターンオン側がＮＰＮトランジスタ１１，ターンオフ側がＰＮＰトランジスタ１２で、フォトカプラなどの絶縁器４を介する信号Ｋによって相補的に動作するように構成されている。
【０００４】
例えば、信号Ｋがハイ（Ｈ）の場合にはトランジスタ１１がオンし、その結果ＩＧＢＴ２７のゲートに電流が流れ込み、ＩＧＢＴ２７がオンする。一方、信号Ｋがロー（Ｌ）の場合にはトランジスタ１２がオンし、ＩＧＢＴ２７に蓄積しているゲート電荷が放電する方向に電流が流れ、ＩＧＢＴ２７がオフする。また、１０はターンオン用のゲート電流制限用のゲート抵抗、１３はターンオフ用のゲート電流制限用のゲート抵抗で、一般に１０，１３の抵抗値によってＩＧＢＴ２７のターンオン，ターンオフ時間が調整され、これによりスイッチング時に発生するサージ電圧やスイッチング損失の調整が可能となる。１６はプルアップ抵抗である。
【０００５】
図７に制御回路の具体例を示す。
１はＰＷＭ（パルス幅変調）信号発生部で、Ｂは上アーム側ＩＧＢＴの制御信号、Ｎは下アーム側ＩＧＢＴの制御信号で、信号Ｎは反転回路ＮＴで信号Ｂを反転した信号である。２はデッドタイム生成回路で、オン指令信号を或る設定時間（ｔｄ）だけディレイさせて出力するもので、その出力がＵ，Ｖとなる。このデッドタイムｔｄは、回路の遅延時間やばらつきなどによって、上下アームのＩＧＢＴが同時にオンするのを防止するために設定され、ＩＧＢＴの場合は通常３〜５μｓ程度に設定される。
【０００６】
図８に制御回路における制御信号と出力信号とのタイミング図を示す。
ここでは、Ｈレベルの論理をＩＧＢＴのオン指令、Ｌレベルをオフ指令としており、信号Ｂに対して、信号Ｕがデッドタイム時間分のｔｄだけターンオン時間をディレイさせられていることが分かる。
【０００７】
なお、図５の２１は負荷電流検出器（１つのみ示すが、実際は２相分または３相分設けられる）で、その検出信号ＸはＰＷＭ信号発生部１に入力され、ＰＷＭ信号Ｂ，Ｎの生成条件に使用されたり、過電流状態の検出回路６Ａで使用され、過電流状態が検出されると、アンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力される。また、直流部の電流検出器２３は、上下アームのＩＧＢＴが短絡した状態を検出するもので（検出信号Ｚ）、検出回路６Ｃによって過電流状態が検出されると、上記と同様にアンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力される。
【０００８】
２４は、ＩＧＢＴモジュールのケース部や、ＩＧＢＴモジュール冷却用の放熱器などに設置されるサーミスタなどの温度検出器である（検出信号Ｙ）。この検出器２４はＩＧＢＴの異常過熱検知用として使用され、上記と同様に検出回路６Ｂによって過熱状態が検出されると、上記と同様にアンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力されることになる。
【０００９】
以上のような技術は、例えば特許文献１や非特許文献１に記載されている。
【特許文献１】特開２００１−０２５２６５号公報
【非特許文献１】「富士ＩＧＢＴモジュールアプリケーションマニュアル」 ２００ ４年２月，ＲＨ９８４
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＩＧＢＴがターンオンまたはターンオフする際、ＩＧＢＴのコレクタ・エミッタ間（ダイオードのカソード・アノード間）には、配線インダクタンス部とスイッチング時のｄｉ／ｄｔによって発生する電圧が重畳するため、瞬間的に高いサージ電圧が印加される。装置設計上、このサージ電圧はＩＧＢＴおよびダイオードの電圧定格以下とする必要があるため、ゲート抵抗の調整（抵抗値を大きくするとサージ電圧が低減する）や遮断電流値の制限（ターンオフする電流値が大きいほどサージ電圧が高くなる）によって、サージ電圧を或る設定値以下に抑えるようにしている。
一方、ゲート抵抗値を大きくすると、ＩＧＢＴのターンオン損失，ターンオフ損失が増加するため、ＩＧＢＴの温度上昇を招くという問題もあり、これらのことから、従来ゲート抵抗値の決定には、サージ電圧と損失のトレードオフ特性を考慮して設定する必要があった。
【００１１】
表１に負荷電流の大小と、ゲート抵抗値の大小をパラメータに、ターンオフ時とターンオン時で、サージ電圧と損失について設計上考慮する必要があるどうかをまとめて示す。「○」印が、設計上考慮する必要のある項目を示す。
【表１】
【００１２】
また、別の文献「電気学会半導体電力変換研究会ＳＰＣ９７−７−１」では、ＩＧＢＴに流れている電流値に応じて、ゲート駆動回路内においてゲート抵抗を切り換える方式が報告されている。この報告では、例えば電流値が大きい場合はターンオフ用のゲート抵抗値を大きくしてサージ電圧の抑制を図り、また電流値が小さい場合はターンオン用のゲート抵抗値を大きくしてサージ電圧の抑制を図る方式で、サージ電圧と損失のトレードオフ特性を改善するのが目的であるが、本方式ではＩＧＢＴの電流を検出するために、センスＩＧＢＴを利用する必要があり、この場合はＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）などの特殊モジュールに限定され、汎用のＩＧＢＴモジュールには適用できないという問題がある。また、負荷側に接続している電流検出器を用いても上記機能を実現できるが、この場合、新たな絶縁器が必要となりコストアップとなる。
【００１３】
したがって、この発明の課題は装置の大型化やコストアップを招くことなく、サージ電圧と損失のトレードオフ特性を改善することにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するため、請求項１の発明では、電力用半導体素子をスイッチング素子として有する電力変換器の、前記電力用半導体素子をスイッチング制御するための制御回路であって、
前記電力用半導体素子をオン，オフさせるゲート信号のうち、ターンオフ指令信号の直後に、電力用半導体素子の上下アーム短絡防止用のデッドタイムよりも短い時間のパルス状のオン論理信号を重畳させることを特徴とする。
この請求項１の発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号の有無を検出する検出手段を、前記電力用半導体素子を駆動するゲート駆動回路内に設けることができる（請求項２の発明）。
【００１５】
上記請求項１または２の発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号を検出したときは、このオン論理信号を検出しなかった場合に動作させる前記電力用半導体素子の通常のオン，オフ回路を、別のオン，オフ回路へと切り換えて電力用半導体素子をオン，オフさせることができる（請求項３の発明）。
この請求項３の発明においては、前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が長いものであること（請求項４の発明）、ターンオフ時間が短いものであること（請求項５の発明）、または、ターンオン時間が長いものであること（請求項６の発明）、もしくは、ターンオン時間が短いものであること（請求項７の発明）のいずれかであることができる。
【００１６】
上記請求項１〜７のいずれかの発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の負荷電流が或る設定値以上または以下になった場合とすること（請求項８の発明）、または、前記電力変換器の直流から交流に変換する回路の直流部、または前記電力用半導体素子に流れる電流が或る設定値以上となった場合とすること（請求項９の発明）、あるいは、前記電力用半導体素子のチップまたはケースの温度、もしくは電力用半導体素子を冷却するための放熱器の温度が或る設定値以上または以下になった場合とすること（請求項１０の発明）のいずれかとすることができる。
【００１７】
すなわち、この発明は、ターンオフ指令信号直後のゲート信号に、上下アーム短絡防止用として設定されている、強制的なオフ時間よりも短いパルス状のオン論理信号を重畳させることが特徴である。この信号は、これによってスイッチング素子をオンさせるのではなく、ゲート抵抗切り換えなどのゲート駆動条件を切り換えるための信号として用い、スイッチング素子のターンオンやターンオフ時間を通常状態（オン論理信号が重畳されていない場合）に対して短くまたは長くすることで、低サージ電圧化と低損失化とを図るものである。なお、切り換えを行なう条件としては、負荷電流値や直流回路部の電流値、またはスイッチング素子温度などの検出値が或る設定値より大きい（高い）か，小さい（低い）かを判断して実施する。
【発明の効果】
【００１８】
この発明によれば、汎用のＩＧＢＴモジュールを適用する場合でも、従来方式と比べて少ない部品点数で低コストに、電流値や温度に応じたゲート抵抗切り換えが実現可能となり、容易にサージ電圧と損失のトレードオフ特性の改善が可能となる。その結果、装置の高効率化や低コストのシステム構築が可能となる。
【発明を実施するための最良の形態】
【００１９】
図１はこの発明の実施の形態を示す構成図である。
これは、ＰＷＭ信号発生部１からの出力信号Ｂを、或る設定時間（ｔ１）だけディレイさせるディレイ（遅延回路）５に入力し、その立下りエッジにてワンショット回路７をデッドタイムｔｄより短い時間ｔ０だけ動作させる。その出力信号がＤである。すなわち、信号Ｄは、ＩＧＢＴのターンオフ指令のｔ1後に出力される。また、回路６は負荷電流や直流部電流や温度などの情報（信号Ｘ，Ｙ，Ｚ）によって、ターンオン側またはターンオフ側のゲート抵抗値を切り換えるか否かを判断するもので、原理的にはコンパレータ回路により構成することができる。
【００２０】
ここで、切り換えると判断した場合（例えば信号Ｘにより負荷電流値が大きいと検出し、ターンオフサージ電圧を低くすることを目的にターンオフ側のゲート抵抗値を大きくする場合）は、信号ＥをＨレベルの信号としている。ＥがＨレベルとなると、アンド回路８によって信号Ｄが出力され、オア回路３にてデッドタイム後の信号Ｃに重畳された信号Ｆ１となり、信号絶縁器４に入力される。
以上の動作タイムチャートを図３ａに示す。このとき、ｔ０をｔｄよりも十分短く設定することで、信号Ｄがデッドタイム生成回路２の出力信号Ｃに埋もれてしまうことはなく、ゲート駆動回路側に伝達することが可能となる。
【００２１】
図２はこの発明の他の実施の形態を示す構成図である。
ここでは、図１に示す信号絶縁器４の出力信号Ｆ２を遅延回路５Ａに入力し、その出力信号Ｇを遅延回路５Ｂに入力する。信号Ｆ２は立下りエッジにてワンショット回路７Ａに入力し、その出力信号と信号Ｆ２とを論理回路８Ａに入力することで、信号Ｓが作成される。信号Ｓは、ゲート抵抗を切り換えるための指令信号となる。また、信号Ｆ２は別の立下りエッジによるワンショット回路７Ｂに入力し、その出力信号と信号Ｇとを論理回路８Ｂに入力することで、信号Ｒが作成される。この信号Ｒは、タイミング的に信号Ｃの立下りエッジによるワンショットパルス信号となる。
【００２２】
信号Ｓと信号ＲとをＳＲフリップフロップ回路９のＳ，Ｒ端子にそれぞれ入力することで、フリップフロップ回路９の出力信号Ａは、信号Ｓの立上りから信号Ｒの立上りまでの期間のパルス信号となる。
図２のタイムチャートを図３ｂに示す。すなわち、信号ＡがＨレベルとなっている期間中に入力されるターンオフまたはターンオン指令信号（ｔｏｆｆ１，ｔｏｎ２のタイミング）は、ゲート抵抗の切り換えが行なわれることを示す。一方、Ｌレベルとなっている期間中の信号（ｔｏｎ１，ｔｏｆｆ２，ｔｏｎ３）は、ゲート抵抗の切り換えが行なわれないことを示す。
【００２３】
図４ａに、ターンオフ用ゲート抵抗を大きくする例を示す。
これは、信号Ｈと信号Ａとを論理回路８Ｃに入力し、信号ＡがＨレベルの場合はトランジスタ１２Ｂが常時オフとなるため、ターンオフ用ゲート抵抗は１３Ａのみとなり、信号ＡがＬレベルの場合（この場合、トランジスタ１２Ａ，１２Ｂともにオンし、ターンオフ用ゲート抵抗は１３Ａと１３Ｂとの並列分となる）に対して、抵抗値は大きくなる。
【００２４】
図４ｂに、ターンオフ用ゲート抵抗を小さくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｄに入力し、信号ＡがＨレベルの場合はトランジスタ１２Ａ，１２Ｂともに信号Ｈに応じてオンとなるため、ターンオフ用ゲート抵抗は１３Ａと１３Ｂとの並列分となり、信号ＡがＬレベルの場合（この場合、トランジスタ１２Ａのみオンし、ターンオフ用ゲート抵抗は１３Ａのみとなる）に対して、抵抗値は小さくなる。
【００２５】
図４ｃに、ターンオン用ゲート抵抗を大きくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｅに入力し、信号ＡがＨレベルの場合はトランジスタ１１Ｂが常時オフとなるため、ターンオン用ゲート抵抗は１０Ａのみとなり、信号ＡがＬレベルの場合（この場合、トランジスタ１１Ａ，１１Ｂがともにオンし、ターンオン側のゲート抵抗は１０Ａと１０Ｂの並列分となる）に対して、抵抗値は大きくなる。
【００２６】
図４ｄに、ターンオン用ゲート抵抗を小さくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｆに入力し、信号ＡがＨレベルの場合はトランジスタ１１Ａ，１１Ｂともに信号Ｈに応じてオンとなるため、ターンオン用ゲート抵抗は１０Ａと１０Ｂとの並列分となり、信号ＡがＬレベルの場合（この場合、トランジスタ１１Ａのみオンし、ターンオフ用ゲート抵抗は１０Ａのみとなる）に対して、抵抗値は小さくなる。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態を示す構成図
【図２】この発明の別の実施の形態を示す構成図
【図３ａ】図１の動作を説明するタイムチャート
【図３ｂ】図２の動作を説明するタイムチャート
【図４ａ】ゲート抵抗の第１の切り換え回路例
【図４ｂ】ゲート抵抗の第２の切り換え回路例
【図４ｃ】ゲート抵抗の第３の切り換え回路例
【図４ｄ】ゲート抵抗の第４の切り換え回路例
【図５】一般的なインバータシステムを示す構成図
【図６】ゲート駆動回路の具体例を示す回路図
【図７】制御回路のブロック図
【図８】ゲート信号のタイムチャート
【符号の説明】
【００２８】
１…ＰＷＭ信号発生部、２…デッドタイム生成回路、３…オア回路、４，４Ａ，４Ｂ…信号絶縁器、５，５Ａ，５Ｂ…遅延回路、６，６Ａ，６Ｂ，６Ｃ…比較回路、７，７Ａ，７Ｂ…ワンショット回路、８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ，８Ｆ，８Ｇ，８Ｈ…アンド回路、９…フリップフロップ回路、１１，１１Ａ，１１Ｂ，１２，１２Ａ，１２Ｂ…トランジスタ、１０，１０Ａ，１０Ｂ，１３，１３Ａ，１３Ｂ…ゲート抵抗、１４Ａ，１４Ｂ…電源、１６…プルアップ抵抗、２０…直流電源回路、２１，２３…電流検出器、２４…温度検出器、２５…制御回路、２６Ａ，２６Ｂ…ゲート駆動回路、２７，２７Ａ，２７Ｂ…ＩＧＢＴ、２８Ａ，２８Ｂ…ダイオード、２９…負荷、ＮＴ…反転回路。
【技術分野】
【０００１】
この発明は、電力変換器を構成するスイッチング素子としての電力用半導体素子をオン，オフさせるための制御回路に関する。
【背景技術】
【０００２】
図５にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いたインバータ主回路の例を示す。２０は直流電源回路（交流入力インバータの場合には、整流器＋電解コンデンサで構成される）、２２はＩＧＢＴおよびダイオードよりなり直流から交流に変換するインバータ回路、２６Ａ，２６ＢはＩＧＢＴのゲート駆動回路、２７Ａ，２７ＢはＩＧＢＴ、２８Ａ，２８ＢはＩＧＢＴに逆並列に接続されるダイオード、２９はモータなどの負荷である。また、Ｕ，ＶはＩＧＢＴ２７Ａ，２７Ｂをオン，オフさせるための制御信号で、制御回路２５から出力される。ゲート駆動回路，ＩＧＢＴおよびダイオードは１アーム分だけ示したが、他のアームも同様に構成される。
【０００３】
図６に、ゲート駆動回路の具体例を示す。１４Ａが本回路駆動用の正側電源、１４Ｂはその負側電源、１１，１２はＩＧＢＴ２７をターンオン，ターンオフさせるためのトランジスタなどのスイッチ素子で、図６ではターンオン側がＮＰＮトランジスタ１１，ターンオフ側がＰＮＰトランジスタ１２で、フォトカプラなどの絶縁器４を介する信号Ｋによって相補的に動作するように構成されている。
【０００４】
例えば、信号Ｋがハイ（Ｈ）の場合にはトランジスタ１１がオンし、その結果ＩＧＢＴ２７のゲートに電流が流れ込み、ＩＧＢＴ２７がオンする。一方、信号Ｋがロー（Ｌ）の場合にはトランジスタ１２がオンし、ＩＧＢＴ２７に蓄積しているゲート電荷が放電する方向に電流が流れ、ＩＧＢＴ２７がオフする。また、１０はターンオン用のゲート電流制限用のゲート抵抗、１３はターンオフ用のゲート電流制限用のゲート抵抗で、一般に１０，１３の抵抗値によってＩＧＢＴ２７のターンオン，ターンオフ時間が調整され、これによりスイッチング時に発生するサージ電圧やスイッチング損失の調整が可能となる。１６はプルアップ抵抗である。
【０００５】
図７に制御回路の具体例を示す。
１はＰＷＭ（パルス幅変調）信号発生部で、Ｂは上アーム側ＩＧＢＴの制御信号、Ｎは下アーム側ＩＧＢＴの制御信号で、信号Ｎは反転回路ＮＴで信号Ｂを反転した信号である。２はデッドタイム生成回路で、オン指令信号を或る設定時間（ｔｄ）だけディレイさせて出力するもので、その出力がＵ，Ｖとなる。このデッドタイムｔｄは、回路の遅延時間やばらつきなどによって、上下アームのＩＧＢＴが同時にオンするのを防止するために設定され、ＩＧＢＴの場合は通常３〜５μｓ程度に設定される。
【０００６】
図８に制御回路における制御信号と出力信号とのタイミング図を示す。
ここでは、Ｈレベルの論理をＩＧＢＴのオン指令、Ｌレベルをオフ指令としており、信号Ｂに対して、信号Ｕがデッドタイム時間分のｔｄだけターンオン時間をディレイさせられていることが分かる。
【０００７】
なお、図５の２１は負荷電流検出器（１つのみ示すが、実際は２相分または３相分設けられる）で、その検出信号ＸはＰＷＭ信号発生部１に入力され、ＰＷＭ信号Ｂ，Ｎの生成条件に使用されたり、過電流状態の検出回路６Ａで使用され、過電流状態が検出されると、アンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力される。また、直流部の電流検出器２３は、上下アームのＩＧＢＴが短絡した状態を検出するもので（検出信号Ｚ）、検出回路６Ｃによって過電流状態が検出されると、上記と同様にアンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力される。
【０００８】
２４は、ＩＧＢＴモジュールのケース部や、ＩＧＢＴモジュール冷却用の放熱器などに設置されるサーミスタなどの温度検出器である（検出信号Ｙ）。この検出器２４はＩＧＢＴの異常過熱検知用として使用され、上記と同様に検出回路６Ｂによって過熱状態が検出されると、上記と同様にアンド回路７Ｇ，７ＨによってＩＧＢＴには強制遮断信号が出力されることになる。
【０００９】
以上のような技術は、例えば特許文献１や非特許文献１に記載されている。
【特許文献１】特開２００１−０２５２６５号公報
【非特許文献１】「富士ＩＧＢＴモジュールアプリケーションマニュアル」 ２００ ４年２月，ＲＨ９８４
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＩＧＢＴがターンオンまたはターンオフする際、ＩＧＢＴのコレクタ・エミッタ間（ダイオードのカソード・アノード間）には、配線インダクタンス部とスイッチング時のｄｉ／ｄｔによって発生する電圧が重畳するため、瞬間的に高いサージ電圧が印加される。装置設計上、このサージ電圧はＩＧＢＴおよびダイオードの電圧定格以下とする必要があるため、ゲート抵抗の調整（抵抗値を大きくするとサージ電圧が低減する）や遮断電流値の制限（ターンオフする電流値が大きいほどサージ電圧が高くなる）によって、サージ電圧を或る設定値以下に抑えるようにしている。
一方、ゲート抵抗値を大きくすると、ＩＧＢＴのターンオン損失，ターンオフ損失が増加するため、ＩＧＢＴの温度上昇を招くという問題もあり、これらのことから、従来ゲート抵抗値の決定には、サージ電圧と損失のトレードオフ特性を考慮して設定する必要があった。
【００１１】
表１に負荷電流の大小と、ゲート抵抗値の大小をパラメータに、ターンオフ時とターンオン時で、サージ電圧と損失について設計上考慮する必要があるどうかをまとめて示す。「○」印が、設計上考慮する必要のある項目を示す。
【表１】
【００１２】
また、別の文献「電気学会半導体電力変換研究会ＳＰＣ９７−７−１」では、ＩＧＢＴに流れている電流値に応じて、ゲート駆動回路内においてゲート抵抗を切り換える方式が報告されている。この報告では、例えば電流値が大きい場合はターンオフ用のゲート抵抗値を大きくしてサージ電圧の抑制を図り、また電流値が小さい場合はターンオン用のゲート抵抗値を大きくしてサージ電圧の抑制を図る方式で、サージ電圧と損失のトレードオフ特性を改善するのが目的であるが、本方式ではＩＧＢＴの電流を検出するために、センスＩＧＢＴを利用する必要があり、この場合はＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）などの特殊モジュールに限定され、汎用のＩＧＢＴモジュールには適用できないという問題がある。また、負荷側に接続している電流検出器を用いても上記機能を実現できるが、この場合、新たな絶縁器が必要となりコストアップとなる。
【００１３】
したがって、この発明の課題は装置の大型化やコストアップを招くことなく、サージ電圧と損失のトレードオフ特性を改善することにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するため、請求項１の発明では、電力用半導体素子をスイッチング素子として有する電力変換器の、前記電力用半導体素子をスイッチング制御するための制御回路であって、
前記電力用半導体素子をオン，オフさせるゲート信号のうち、ターンオフ指令信号の直後に、電力用半導体素子の上下アーム短絡防止用のデッドタイムよりも短い時間のパルス状のオン論理信号を重畳させることを特徴とする。
この請求項１の発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号の有無を検出する検出手段を、前記電力用半導体素子を駆動するゲート駆動回路内に設けることができる（請求項２の発明）。
【００１５】
上記請求項１または２の発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号を検出したときは、このオン論理信号を検出しなかった場合に動作させる前記電力用半導体素子の通常のオン，オフ回路を、別のオン，オフ回路へと切り換えて電力用半導体素子をオン，オフさせることができる（請求項３の発明）。
この請求項３の発明においては、前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が長いものであること（請求項４の発明）、ターンオフ時間が短いものであること（請求項５の発明）、または、ターンオン時間が長いものであること（請求項６の発明）、もしくは、ターンオン時間が短いものであること（請求項７の発明）のいずれかであることができる。
【００１６】
上記請求項１〜７のいずれかの発明においては、前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の負荷電流が或る設定値以上または以下になった場合とすること（請求項８の発明）、または、前記電力変換器の直流から交流に変換する回路の直流部、または前記電力用半導体素子に流れる電流が或る設定値以上となった場合とすること（請求項９の発明）、あるいは、前記電力用半導体素子のチップまたはケースの温度、もしくは電力用半導体素子を冷却するための放熱器の温度が或る設定値以上または以下になった場合とすること（請求項１０の発明）のいずれかとすることができる。
【００１７】
すなわち、この発明は、ターンオフ指令信号直後のゲート信号に、上下アーム短絡防止用として設定されている、強制的なオフ時間よりも短いパルス状のオン論理信号を重畳させることが特徴である。この信号は、これによってスイッチング素子をオンさせるのではなく、ゲート抵抗切り換えなどのゲート駆動条件を切り換えるための信号として用い、スイッチング素子のターンオンやターンオフ時間を通常状態（オン論理信号が重畳されていない場合）に対して短くまたは長くすることで、低サージ電圧化と低損失化とを図るものである。なお、切り換えを行なう条件としては、負荷電流値や直流回路部の電流値、またはスイッチング素子温度などの検出値が或る設定値より大きい（高い）か，小さい（低い）かを判断して実施する。
【発明の効果】
【００１８】
この発明によれば、汎用のＩＧＢＴモジュールを適用する場合でも、従来方式と比べて少ない部品点数で低コストに、電流値や温度に応じたゲート抵抗切り換えが実現可能となり、容易にサージ電圧と損失のトレードオフ特性の改善が可能となる。その結果、装置の高効率化や低コストのシステム構築が可能となる。
【発明を実施するための最良の形態】
【００１９】
図１はこの発明の実施の形態を示す構成図である。
これは、ＰＷＭ信号発生部１からの出力信号Ｂを、或る設定時間（ｔ１）だけディレイさせるディレイ（遅延回路）５に入力し、その立下りエッジにてワンショット回路７をデッドタイムｔｄより短い時間ｔ０だけ動作させる。その出力信号がＤである。すなわち、信号Ｄは、ＩＧＢＴのターンオフ指令のｔ1後に出力される。また、回路６は負荷電流や直流部電流や温度などの情報（信号Ｘ，Ｙ，Ｚ）によって、ターンオン側またはターンオフ側のゲート抵抗値を切り換えるか否かを判断するもので、原理的にはコンパレータ回路により構成することができる。
【００２０】
ここで、切り換えると判断した場合（例えば信号Ｘにより負荷電流値が大きいと検出し、ターンオフサージ電圧を低くすることを目的にターンオフ側のゲート抵抗値を大きくする場合）は、信号ＥをＨレベルの信号としている。ＥがＨレベルとなると、アンド回路８によって信号Ｄが出力され、オア回路３にてデッドタイム後の信号Ｃに重畳された信号Ｆ１となり、信号絶縁器４に入力される。
以上の動作タイムチャートを図３ａに示す。このとき、ｔ０をｔｄよりも十分短く設定することで、信号Ｄがデッドタイム生成回路２の出力信号Ｃに埋もれてしまうことはなく、ゲート駆動回路側に伝達することが可能となる。
【００２１】
図２はこの発明の他の実施の形態を示す構成図である。
ここでは、図１に示す信号絶縁器４の出力信号Ｆ２を遅延回路５Ａに入力し、その出力信号Ｇを遅延回路５Ｂに入力する。信号Ｆ２は立下りエッジにてワンショット回路７Ａに入力し、その出力信号と信号Ｆ２とを論理回路８Ａに入力することで、信号Ｓが作成される。信号Ｓは、ゲート抵抗を切り換えるための指令信号となる。また、信号Ｆ２は別の立下りエッジによるワンショット回路７Ｂに入力し、その出力信号と信号Ｇとを論理回路８Ｂに入力することで、信号Ｒが作成される。この信号Ｒは、タイミング的に信号Ｃの立下りエッジによるワンショットパルス信号となる。
【００２２】
信号Ｓと信号ＲとをＳＲフリップフロップ回路９のＳ，Ｒ端子にそれぞれ入力することで、フリップフロップ回路９の出力信号Ａは、信号Ｓの立上りから信号Ｒの立上りまでの期間のパルス信号となる。
図２のタイムチャートを図３ｂに示す。すなわち、信号ＡがＨレベルとなっている期間中に入力されるターンオフまたはターンオン指令信号（ｔｏｆｆ１，ｔｏｎ２のタイミング）は、ゲート抵抗の切り換えが行なわれることを示す。一方、Ｌレベルとなっている期間中の信号（ｔｏｎ１，ｔｏｆｆ２，ｔｏｎ３）は、ゲート抵抗の切り換えが行なわれないことを示す。
【００２３】
図４ａに、ターンオフ用ゲート抵抗を大きくする例を示す。
これは、信号Ｈと信号Ａとを論理回路８Ｃに入力し、信号ＡがＨレベルの場合はトランジスタ１２Ｂが常時オフとなるため、ターンオフ用ゲート抵抗は１３Ａのみとなり、信号ＡがＬレベルの場合（この場合、トランジスタ１２Ａ，１２Ｂともにオンし、ターンオフ用ゲート抵抗は１３Ａと１３Ｂとの並列分となる）に対して、抵抗値は大きくなる。
【００２４】
図４ｂに、ターンオフ用ゲート抵抗を小さくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｄに入力し、信号ＡがＨレベルの場合はトランジスタ１２Ａ，１２Ｂともに信号Ｈに応じてオンとなるため、ターンオフ用ゲート抵抗は１３Ａと１３Ｂとの並列分となり、信号ＡがＬレベルの場合（この場合、トランジスタ１２Ａのみオンし、ターンオフ用ゲート抵抗は１３Ａのみとなる）に対して、抵抗値は小さくなる。
【００２５】
図４ｃに、ターンオン用ゲート抵抗を大きくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｅに入力し、信号ＡがＨレベルの場合はトランジスタ１１Ｂが常時オフとなるため、ターンオン用ゲート抵抗は１０Ａのみとなり、信号ＡがＬレベルの場合（この場合、トランジスタ１１Ａ，１１Ｂがともにオンし、ターンオン側のゲート抵抗は１０Ａと１０Ｂの並列分となる）に対して、抵抗値は大きくなる。
【００２６】
図４ｄに、ターンオン用ゲート抵抗を小さくする例を示す。
信号Ｈと信号Ａとを論理回路８Ｆに入力し、信号ＡがＨレベルの場合はトランジスタ１１Ａ，１１Ｂともに信号Ｈに応じてオンとなるため、ターンオン用ゲート抵抗は１０Ａと１０Ｂとの並列分となり、信号ＡがＬレベルの場合（この場合、トランジスタ１１Ａのみオンし、ターンオフ用ゲート抵抗は１０Ａのみとなる）に対して、抵抗値は小さくなる。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態を示す構成図
【図２】この発明の別の実施の形態を示す構成図
【図３ａ】図１の動作を説明するタイムチャート
【図３ｂ】図２の動作を説明するタイムチャート
【図４ａ】ゲート抵抗の第１の切り換え回路例
【図４ｂ】ゲート抵抗の第２の切り換え回路例
【図４ｃ】ゲート抵抗の第３の切り換え回路例
【図４ｄ】ゲート抵抗の第４の切り換え回路例
【図５】一般的なインバータシステムを示す構成図
【図６】ゲート駆動回路の具体例を示す回路図
【図７】制御回路のブロック図
【図８】ゲート信号のタイムチャート
【符号の説明】
【００２８】
１…ＰＷＭ信号発生部、２…デッドタイム生成回路、３…オア回路、４，４Ａ，４Ｂ…信号絶縁器、５，５Ａ，５Ｂ…遅延回路、６，６Ａ，６Ｂ，６Ｃ…比較回路、７，７Ａ，７Ｂ…ワンショット回路、８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ，８Ｆ，８Ｇ，８Ｈ…アンド回路、９…フリップフロップ回路、１１，１１Ａ，１１Ｂ，１２，１２Ａ，１２Ｂ…トランジスタ、１０，１０Ａ，１０Ｂ，１３，１３Ａ，１３Ｂ…ゲート抵抗、１４Ａ，１４Ｂ…電源、１６…プルアップ抵抗、２０…直流電源回路、２１，２３…電流検出器、２４…温度検出器、２５…制御回路、２６Ａ，２６Ｂ…ゲート駆動回路、２７，２７Ａ，２７Ｂ…ＩＧＢＴ、２８Ａ，２８Ｂ…ダイオード、２９…負荷、ＮＴ…反転回路。
【特許請求の範囲】
【請求項１】
電力用半導体素子をスイッチング素子として有する電力変換器の、前記電力用半導体素子をスイッチング制御するための制御回路であって、
前記電力用半導体素子をオン，オフさせるゲート信号のうち、ターンオフ指令信号の直後に、電力用半導体素子の上下アーム短絡防止用のデッドタイムよりも短い時間のパルス状のオン論理信号を重畳させることを特徴とする電力変換器の制御回路。
【請求項２】
前記ターンオフ指令信号直後のパルス状のオン論理信号の有無を検出する検出手段を、前記電力用半導体素子を駆動するゲート駆動回路内に設けることを特徴とする請求項１に記載の電力変換器の制御回路。
【請求項３】
前記ターンオフ指令信号直後のパルス状のオン論理信号を検出したときは、このオン論理信号を検出しなかった場合に動作させる前記電力用半導体素子の通常のオン，オフ回路を、別のオン，オフ回路へと切り換えて電力用半導体素子をオン，オフさせることを特徴とする請求項１または２に記載の電力変換器の制御回路。
【請求項４】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が長いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項５】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が短いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項６】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオン時間が長いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項７】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオン時間が短いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項８】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の負荷電流が或る設定値以上または以下になった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【請求項９】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の直流から交流に変換する回路の直流部、または前記電力用半導体素子に流れる電流が或る設定値以上となった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【請求項１０】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力用半導体素子のチップまたはケースの温度、もしくは電力用半導体素子を冷却するための放熱器の温度が或る設定値以上または以下になった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【請求項１】
電力用半導体素子をスイッチング素子として有する電力変換器の、前記電力用半導体素子をスイッチング制御するための制御回路であって、
前記電力用半導体素子をオン，オフさせるゲート信号のうち、ターンオフ指令信号の直後に、電力用半導体素子の上下アーム短絡防止用のデッドタイムよりも短い時間のパルス状のオン論理信号を重畳させることを特徴とする電力変換器の制御回路。
【請求項２】
前記ターンオフ指令信号直後のパルス状のオン論理信号の有無を検出する検出手段を、前記電力用半導体素子を駆動するゲート駆動回路内に設けることを特徴とする請求項１に記載の電力変換器の制御回路。
【請求項３】
前記ターンオフ指令信号直後のパルス状のオン論理信号を検出したときは、このオン論理信号を検出しなかった場合に動作させる前記電力用半導体素子の通常のオン，オフ回路を、別のオン，オフ回路へと切り換えて電力用半導体素子をオン，オフさせることを特徴とする請求項１または２に記載の電力変換器の制御回路。
【請求項４】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が長いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項５】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオフ時間が短いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項６】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオン時間が長いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項７】
前記別のオン，オフ回路は、前記通常のオン，オフ回路に対して、ターンオン時間が短いものであることを特徴とする請求項３に記載の電力変換器の制御回路。
【請求項８】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の負荷電流が或る設定値以上または以下になった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【請求項９】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力変換器の直流から交流に変換する回路の直流部、または前記電力用半導体素子に流れる電流が或る設定値以上となった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【請求項１０】
前記ターンオフ指令信号直後のパルス状のオン論理信号をゲート信号に重畳させる条件は、前記電力用半導体素子のチップまたはケースの温度、もしくは電力用半導体素子を冷却するための放熱器の温度が或る設定値以上または以下になった場合とすることを特徴とする請求項１〜７のいずれかに記載の電力変換器の制御回路。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図４ｃ】
【図４ｄ】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３ａ】
【図３ｂ】
【図４ａ】
【図４ｂ】
【図４ｃ】
【図４ｄ】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−２８２４４４（Ｐ２００７−２８２４４４Ａ）
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００６−１０８６９６（Ｐ２００６−１０８６９６）
【出願日】平成１８年４月１１日（２００６．４．１１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１８年４月１１日（２００６．４．１１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]