【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、マルチソースＦＥＴ（Ｔ１）を小型化することが可能な負荷回路の駆動装置を提供する。
【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、サブＦＥＴ（Ｔ１２）の両端電圧に比例して変化する基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）をオンとし、マルチソースＦＥＴ（Ｔ１）の遮断状態を維持する。 （もっと読む）

【課題】要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子１１，１２と、複数の半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部５１と、複数の半導体スイッチ素子１１，１２および選択駆動部５１を収容するケースＫとを備える。 （もっと読む）

【課題】回路面積を削減しつつ、より適切に電流を制限することが可能な電流制限回路を提供する。
【解決手段】電流制限回路は、第１の端子と、第１の端子との間に負荷回路を接続した場合に、第１の端子よりも電位が低くなる第２の端子と、第１の端子と第２の端子との間に接続され、ｎ型ＭＯＳトランジスタである第１のトランジスタと、第１のトランジスタのソースと第２の端子との間に接続され、ＭＯＳトランジスタである第２のトランジスタと、第２のトランジスタのソース・ドレイン間の電圧を検知し、検知された検知電圧に基づいて、第１のトランジスタのゲートに印加する第１の電圧を制御する第１の制御回路と、第２のトランジスタのゲートに印加する第２の電圧を制御する第２の制御回路と、を備える。 （もっと読む）

【課題】直列接続されたスイッチング素子の貫通電流を防止するとともに、オンオフ切替時に生じる両スイッチング素子の同時オフ期間を短縮する。
【解決手段】ＭＯＳＦＥＴ７に電流が流れると、ＭＯＳＦＥＴ１３および抵抗１５を通して電流が流れ、抵抗１５に電圧が発生する。この電圧によりトランジスタ２４、カレントミラー回路２７、２８に電流が流れ、トランジスタ３２がオンして駆動回路１０の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG1はオフ駆動の信号状態となる。同様に、ＭＯＳＦＥＴ６に電流が流れると、トランジスタ３９がオンして駆動回路１１の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG2はオフ駆動の信号状態となる。 （もっと読む）

【課題】ソフトスタート機能を備えている場合でも、出力する電源電圧をより早く立ち上げることができるスイッチング電源回路を提供する。
【解決手段】スイッチング電源回路２１に電源バイパス回路２２を設け、電源バイパス回路２２は、電源＋Ｂが投入されてからその電圧が基準電圧Ｖref1に相当する所定の閾値に達するまでの間に、ＦＥＴ７及びπ型フィルタ１４をバイパスさせて電源＋Ｂを入力端子ＳＷＰＩＮに供給する。従って、ソフトスタート回路１９の機能によりＦＥＴ７がスイッチング動作を開始するタイミングが遅れても、スイッチング電源回路２１を経由して負荷に供給するメイン電源の電圧をより早く立ち上げることができる。 （もっと読む）

【課題】発光素子のドライバ回路においてノイズ発生を抑制する。
【解決手段】発光素子２０２と、発光素子２０２と直接に接続された電流制限用インダクタ２４との直列接続部と、直列接続部に並列に接続され、電流制限用インダクタ２４に蓄えられたエネルギーを回生する回生用ダイオード２７と、発光素子２０２及び電流制限用インダクタ２４に流れる電流を制御するトランジスタ２６と、トランジスタ２６の動作を制御する制御部２２と、電流制限用インダクタ２４と電磁気的に結合し、制御部２２に制御信号を出力するタイミング用インダクタ２８とを備え、制御信号に応じて制御部２２からトランジスタ２６を制御する。 （もっと読む）

【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】電圧検出回路１２が、ブリッジ回路Ｂに供給される交流電圧を分圧した電圧を基準電圧Ｖｒｅｆだけシフトアップした電圧を出力する。第１比較回路１３が、電圧検出回路１２により出力された電圧と第１比較電圧Ｖｃ１とを比較して、ブリッジ回路Ｂに供給される正の交流電圧の大きさが電圧Ｖｔｈを越えないように第１トランジスタＱ１を制御する。第２比較回路１４が、電圧検出回路１２により出力された電圧と第２比較電圧Ｖｃ２とを比較して、ブリッジ回路Ｂに供給される負の交流電圧の大きさが電圧Ｖｔｈを越えないように第２トランジスタＱ２を制御する。 （もっと読む）

【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】ブリッジ回路Ｂに対して正電圧を供給する方向に導通するトランジスタＱ１が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられている。ダイオードブリッジ１２が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられ、ブリッジ回路Ｂに供給される交流電圧を全波整流する。比較回路１３が、ブリッジ回路Ｂに供給された交流電圧と電圧Ｖｔｈとを比較して、ブリッジ回路Ｂに供給される交流電圧の大きさが電圧Ｖｔｈを越えないようにトランジスタＱ１を制御する。 （もっと読む）

【課題】電源起動時のリーク電流によるトランジスタの誤作動を防止することが可能な半導体集積回路を提供すること。
【解決手段】発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。また、一方の端子がベースと駆動回路２１０との間のノードに接続され、他方の端子が電源電圧及び接地電圧のいずれか一方に接続されたトランジスタスイッチ２０３と、第１のトランジスタスイッチに並列に接続された抵抗素子２０５とを備える。このような回路構成により、電源起動時のリーク電流によるトランジスタの誤作動を防止することができる。 （もっと読む）

【課題】ＭＯＳＦＥＴの切り替え時に発生する回生電流が周辺回路に与える影響を低減することができるＨブリッジ回路を提供する。
【解決手段】寄生ＮＰＮトランジスタＴｒ_２は、寄生ＮＰＮトランジスタＴｒ_１よりも、ＬＤＭＯＳ２０（ＭＯＳＦＥＴＱ２）への距離が近いため、電流増幅率ｈ_ＦＥも大きい。このように意図的に発生させた寄生ＮＰＮトランジスタＴｒ_２からドレインへの電流供給が増加することで、ＩＳＯ端子６やＶＤＤ端子７を介して周辺回路から引き抜かれる電流量が減少する。 （もっと読む）

【課題】サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を提供する。
【解決手段】サンプルホールド回路は、一局面において、第１および第２のスイッチを含む。第１のスイッチは、入力信号を受けて、第１のキャパシタを用いて入力信号をサンプリングするために結合されることができる。第１の漏れ電流は、第１のスイッチの第１および第２の導電性端子の間を流れ、第１の漏れ電荷として第１のキャパシタに蓄えられる。第２の漏れ電流は、第２のスイッチの第１および第２の導電性端子の間を流れ、第２の漏れ電荷として第２のキャパシタに蓄えられる。オフセット回路は、保持されサンプリングされた信号に応答して発生する信号および第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成し、ある量は、第２のキャパシタの蓄えられた漏れ電荷に応答して発生する。 （もっと読む）

【課題】保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供する。
【解決手段】外部電源端子に接続された保護素子（１１）と、該保護素子に流れるリーク電流を検出する電流検出回路（１２）とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成した。さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 （もっと読む）

【課題】より簡単な回路構成で、駆動トランジスタのスイッチングに伴う高調波ノイズの発生を効果的に抑制できる駆動トランジスタ制御回路を提供する。
【解決手段】プルアップ用の抵抗素子４と電流検出用の抵抗素子３との間にトランジスタ５を接続し、これらの抵抗素子４，３に流れる電流をミラーさせるカレントミラー回路７を備える。そして、駆動電流供給回路２９は、制御信号に応じてＦＥＴ２をオンさせる場合に、カレントミラー回路７によりミラーされた電流に応じて、ＦＥＴ２のゲートに駆動電流を供給する。 （もっと読む）

【課題】負荷電流が大なる場合でも損失電力を小とし、システム全体を小型化し、その上電力効率も上げ得る負荷駆動回路を提供する。
【解決手段】信号源（４）と、信号源（４）よりの入力信号と負荷電流検出部（Ｒ３）よりの検出信号とを受けて差演算を行い、その出力をＯＰアンプ（１）の非反転入力端子に入力する演算回路（８）と、前記入力信号を受け、その極性に応じて、正又は負のコントロール信号を出力する可変／固定電圧選択回路（５）と、この可変／固定電圧選択回路からの正のコントロール信号を受けて所定の正電源電圧をＮＰＮ型トランジスタ（Ｑ１）に供給する第１の電源供給部（６）と、可変／固定電圧選択回路からの負のコントロール信号を受けて所定の負電源電圧をＰＮＰ型トランジスタ（Ｑ２）に供給する第２の電源供給部（７）と、を備える。 （もっと読む）

【課題】２次側回路のＧＮＤの電位の立上りタイミングと１次側回路から２次側回路へ信号を送るタイミングとが重なっても、トランスを介して１次側回路から２次側回路へ信号を正しく伝達することが可能な信号伝達回路を提供することを目的とする。
【解決手段】電源部５４、５５のｎｐｎバイポーラトランジスタ６０のＯＮ抵抗を小さくしてＣ点又はＤ点の電位と基準電圧Ｖ３とをコンパレータ２で比較しＣ点又はＤ点の電位が基準電圧Ｖ３よりも大きくなったらＯＮ抵抗が十分に小さいＮチャネルのＭＯＳＦＥＴ３を立下り遅延回路４により設定される一定時間オンさせることによって、２次側回路のＧＮＤの電位の立上りタイミングに流れるトランス５３の結合静電容量を充電する電流をＭＯＳＦＥＴ３を介して１次側回路５１のＧＮＤに流す。 （もっと読む）

【課題】負荷の誤動作をより確実に防止できる負荷駆動回路を提供する。
【解決手段】インピーダンス制御部１４は、電源が投入された直後の一定期間に出力端子のインピーダンスを一時的に高くするように制御して、ＬＥＤ３の誤点灯を防止する。具体的には、制御回路１１の信号出力部６がＣＭＯＳ型で構成され、出力端子にロウレベルを出力することでトランジスタ１をオンさせてＬＥＤ３を通電する場合、信号出力部６を構成するＦＥＴ８とグランド端子Ｇとの間に、ＰチャネルＦＥＴ１２とＮチャネルＦＥＴ１３とを並列接続したインピーダンス制御部１４を配置する。 （もっと読む）

【課題】半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供する。
【解決手段】このＩＧＢＴ駆動回路では、ＩＧＢＴ１のゲート−補助エミッタ間にトランジスタ６を接続し、ＩＧＢＴ１の主電流Ｉが所定値Ｉ１を超えたことに応じてトランジスタ６を導通させ、その所定時間Ｔｄ１経過後に制御信号ＶＣを「Ｌ」レベルにし、トランジスタ６を非導通にするとともにＩＧＢＴ１のゲートの電荷を抵抗素子２０およびトランジスタ１７を介して放電させる。したがって、ＩＧＢＴ１のコレクタに発生するサージ電圧ＶＳを小さく抑制できる。 （もっと読む）

【課題】周波数出力端子の保護と、信号波形の帯域を十分に確保することができる周波数出力装置を提供する。
【解決手段】周波数信号を出力する周波数出力装置２の出力端子にバリスタ素子Ｚｓ１を設ける。これにより、例えばバリスタ電圧を超える電圧が出力端子に印加された場合に、そのバリスタ電圧を超える電圧分を接地側に流して、周波数出力装置２に高電圧のサージ電圧が入力されるのを防ぎ、周波数出力装置２を保護する。また、放電時における放電量を少なくして電圧の変化を滑らかにし、電圧の立ち下がり時におけるピーク電流を下げて、ラジオノイズ等の電磁誘導ノイズの影響を低減し、必要な周波数信号の帯域を確保する。 （もっと読む）

【課題】負荷短絡状態を検出することで、負荷短絡に起因する焼損を回避する。
【解決手段】半導体集積回路２０は、負荷２４に接続され、かつ負荷２４を介して電源Ｖｃｃを受ける端子Ｔ３と、電源Ｖｓｓを受ける端子Ｔ４と、電源Ｖｃｃを用いて、電源Ｖｒｅｇを生成するレギュレータ３０と、電源Ｖｒｅｇが供給されるセンサ２１からの検知信号に基づいて、電源Ｖｃｃを降下電圧Ｖｄｅｓ以下に設定するシャント回路３２と、シャント回路３２によるシャント動作時に、負荷２４が短絡したか否かを判定し、かつ負荷２４が短絡したと判定した場合に負荷２４が短絡したことを示す出力信号ＳＴＰを出力する保護回路３３とを含む。 （もっと読む）

【課題】簡易な構成でありながら、電源電圧の大きな変動に耐えうるヒステリシスを任意の値に設定可能な、電圧検出回路を提供すること。
【解決手段】電源電圧が第１の電圧に低下したことを検出すると第１の信号を出力し、電源電圧が第１の電圧より大きい電圧であることまたは電源電圧が第１の電圧に低下後に第１の電圧より高い第２の電圧になったことを検出すると第２の信号を出力する電圧検出部と、分圧比によって第１の電圧を決定する第１電圧決定部と、第１の信号の出力を受けてトランジスタがオンされることによって接続されて、分圧比によって第２の電圧を決定し、第２の信号の出力を受けてトランジスタがオフされることによって切断される第２電圧決定部と、を含む、電圧検出回路が提供される。 （もっと読む）