【課題】部品数を低減することにより信頼性を向上させかつコストを低減しつつ、IGBTを駆動するMOSFET1,MOSFET2の同時導通のおそれを排除する。
【解決手段】MOSFET1,MOSFET2のD端子をIGBTのG端子に接続し、MOSFET1のS端子をV+に、MOSFET2のS端子をV-に接続し、正または負のパルスを発生させる信号源Sを、B接地Tr2のE端子とE接地Tr3のB端子とB接地Tr1のE端子とE接地Tr5のB端子とに接続し、Tr2のC端子をTr6のB端子に接続し、Tr6のC端子をMOSFET2のG端子に接続し、Tr6のE端子をMOSFET2のS端子に接続し、Tr1のC端子をTr4のB端子に接続し、Tr4のC端子をMOSFET1のG端子に接続し、Tr4のE端子をMOSFET1のS端子に接続し、Tr3のC端子とMOSFET1のG端子との間に約220〜1000ΩのR3のみを配置し、Tr5のC端子とMOSFET2のG端子との間に約220〜1000ΩのR4のみを配置する。 （もっと読む）

【課題】保護機能を有し、小型化が容易なパワートランジスタドライブ回路を提供する。
【解決手段】パワートランジスタの制御信号を出力する出力端子と、前記パワートランジスタの異常信号が入力される異常検出端子と、外部抵抗に流れる電流を電圧に変換するＩＶ変換回路と、ＡＤ変換回路と、ディジタル信号が保持される記憶回路と、前記記憶回路を用いて選択されるシャットダウン抵抗を少なくとも２つ含むソフトシャットダウン回路と、を備え、前記パワートランジスタのオフ状態において第１のシャットダウン抵抗が選択され、入力された前記異常信号により前記異常検出端子が低レベルに転じ、前記パワートランジスタをオフに切り替える前記制御信号が出力されると共に前記パワートランジスタのソフトシャットダウンが実行されることを特徴とするパワートランジスタドライブ回路が提供される。 （もっと読む）

【課題】入力側と出力側とを電気的に絶縁状態にする部分にトランスを用いる場合において、そのトランスの結合係数が悪くても誤動作することがない信号伝達回路を提供することを目的とする。
【解決手段】ｎｐｎバイポーラトランジスタ３、５と、ＭＯＳＦＥＴ４、６と、ダイオード７、８と、駆動回路９とを有する１次側回路２と、２次側回路６２と、トランス６３とを備える信号伝達回路１において、入力信号の立上りタイミング後、ＭＯＳＦＥＴ６のオン抵抗が徐々に上がるようにＭＯＳＦＥＴ６を駆動し、入力信号の立下りタイミング後、ＭＯＳＦＥＴ４のオン抵抗が徐々に上がるようにＭＯＳＦＥＴ４を駆動する。 （もっと読む）

【課題】コストの上昇を抑制すると共に、異常動作を防止し、且つスナバ回路の抵抗近傍部品が故障してしまうことを防止することが可能なソリッドステートリレーを提供する。
【解決手段】ソリッドステートリレー２０は、スナバ回路Ｓを構成するコンデンサＣ_０と抵抗Ｒ_０との接続点ｄと、トライアックＴＡのゲート端子Ｇとを接続する第３接続ライン２８ｃを備えている。さらに、ソリッドステートリレー２０は、第３接続ライン２８ｃ上に設けられた抵抗Ｒ_２と、接続点ｅと接続点ｂとの間に設けられたコンデンサＣとを備えている。 （もっと読む）

【課題】ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することが可能なドライブ回路を提供することを目的とする。
【解決手段】互いに直列接続されるＭＯＳＦＥＴ３２、３３及びＭＯＳＦＥＴ３４、３５がそれぞれ直流電源３６に並列接続されるブリッジ方式回路３１のＭＯＳＦＥＴ３２〜３５をオン、オフさせるためのドライブ回路１において、出力端子２４の電位を上昇させてＭＯＳＦＥＴ３２をオンさせるｎｐｎバイポーラトランジスタ２２をオンさせるための電荷を蓄積するコンデンサ１２と、ＭＯＳＦＥＴ３２がオンしたときＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷を引き抜くｐｎｐバイポーラトランジスタ２３をオンさせるための電荷を蓄積するコンデンサ１３とを備える。 （もっと読む）

【課題】ＩＣのチップ面積を削減することができ消費電流を小さくすることができる検出回路及びその検出回路を使用した電子機器を得る。
【解決手段】抵抗Ｒ１及びＲ２で入力電圧Ｖｉｎを分圧した分圧電圧である入力検出電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ以上になり、かつこの時点の検出温度が低く温度検出電圧Ｔｓｎｓも基準電圧Ｖｒｅｆ以上であれば、コンパレータ３の出力信号である検出信号ＳＮＳはハイレベルになるようにし、逆に、入力検出電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ未満であるか、及び／又はこの時点の検出温度が高く温度検出電圧Ｔｓｎｓが基準電圧Ｖｒｅｆ未満であれば、検出信号ＳＮＳはローレベルになるようにした。 （もっと読む）

【課題】電源電圧が低下した場合でも、制御対象とする半導体素子を適切に制御することができる半導体素子制御装置を提供する。
【解決手段】電圧付与回路１８は、電源電圧Ｖccを所定の閾値電圧Ｖthと比較して、Ｖcc≦Ｖthであれば、プリドライブ回路２のグランド側端子にグランドレベル近傍の電圧である仮想グランド電圧Ｖcpを付与し、Ｖcc＞Ｖthであれば、前記グランド側端子に電源電圧Ｖccとクランプ制御用電圧Ｖgsとの差電圧を付与する。 （もっと読む）

【課題】出力トランジスタの故障を診断して負荷側に適確に知らせることができるようにする。
【解決手段】検出物体の近接状態の検出に応じて出力レベルが高低に変化する検波回路１４を備え、検波回路１４の検出出力の出力形態がトランジスタ出力である近接センサであって、出力トランジスタ１６ａの故障状態を診断する故障診断回路２０と、オープンコレクタ構成の故障診断結果出力トランジスタ２２ａと、を設け、故障診断回路２０は、検波回路１４の出力レベルの高低変化の組み合わせに対して出力トランジスタ１６ａの出力レベルの高低変化の組み合わせが、対応する組み合わせのときは正常、対応しない組み合わせのときは故障であると診断すると共に、出力トランジスタ１６ａの故障診断信号を故障診断結果出力トランジスタ２２ａから出力する構成。 （もっと読む）

【課題】双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供する。
【解決手段】信号出力回路２９は、出力端子４３に第１スイッチング回路３０に対応する負荷５０が接続されたときに当該負荷のローレベルライン側に接続される一方で、出力端子４３に前記第２スイッチング回路３０に対応する負荷６０が接続されたときに当該負荷のハイレベルライン側に接続される接続端子４４と、前記接続端子４４レベルがローレベルの場合に前記第１スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与え、前記接続端子４４レベルがハイレベルの場合に前記第２スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与える選択手段を備え、前記出力端子４３と前記接続端子４４との間に双方向整流素子７０が設けられている。 （もっと読む）

【課題】 コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部４によりスイッチング素子４４を駆動して負荷を作動させるスイッチング回路１において、規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３を備え、規範電圧波形追従駆動部４は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１を備えた。 （もっと読む）

【課題】大きな電圧振幅動作時に出力用トランジスタを保護可能な回路を有する電力増幅器を提供する。
【解決手段】入力信号を増幅し、出力端子１９に増幅信号を出力するトランジスタＱ１と、ダイオード列ＤＬ１の一端のアノードが出力端子１９と接続され、ダイオード列ＤＬ１の他端のカソードがベースと接続され、コレクタが出力端子１９と接続されたトランジスタＱ３、及び、ダイオード列ＤＬ２の一端のアノードがトランジスタＱ３のエミッタと接続され、ダイオード列ＤＬ２の他端のカソードがベースと接続され、トランジスタＱ３のエミッタがコレクタと接続され、エミッタが接地端子と接続されたトランジスタＱ４を有し、動作電圧の最小値が、出力整合が取れた状態のトランジスタＱ１のコレクタ・エミッタ間の最大出力電圧を越え、且つトランジスタＱ１のコレクタ・エミッタ間耐圧を越えないように設定された保護回路１５とを備える。 （もっと読む）

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 （もっと読む）

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 （もっと読む）

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 （もっと読む）

【課題】マトリクス回路を用いた入力装置において、ポート数を増やすことなく、スイッチを追加する。
【解決手段】入力装置１００において、列の信号線Ｙのうちのｐ（１≦ｐ≦ｍ）本の信号線に接続される外部スイッチＳｅ１０を備えるスイッチング回路２を備え、制御回路３に、行の信号線Ｘが接続される出力ポートｏと、列の信号線Ｙが接続される入力ポートｉと、を備え、検出手段（ＣＰＵ３１、検出プログラム３２１等）は、出力ポートｏからスキャン信号を出力させ、出力ポートｏの出力値及び入力ポートｉの入力値の組み合わせに基づいて、マトリクス回路１に備わる複数のキースイッチ及び外部スイッチＳｅのうち操作されたスイッチを検出する。 （もっと読む）

【課題】低コストで実現できると同時にスイッチング動作中、ハイサイド半導体スイッチの中で逆電流が流れていたとしても電流損失が可能な限り少ない、供給電圧のオン／オフを目的とするハイサイド半導体スイッチのスイッチ制御回路を提供する。
【解決手段】アースに関連付けられた制御信号を駆動部のためのフローティング電圧レベルに変換する目的で配設されたレベルシフト回路が、電流がフィードバックされた制御スイッチによって実現されつつフィードバック回路に連結され、且つ該フィードバック回路が、該ハイサイド半導体スイッチの動作状態に応じて、一方のみ又は両方が該制御スイッチの電流フィードバック機構として動作するよう構成された第1のフィードバック素子及び第2のフィードバック素子を備える供給電圧のオン／オフを目的とするハイサイド半導体スイッチのスイッチ制御回路。 （もっと読む）

【課題】ゲートコレクタ間容量が大きい場合でも、キャパシタンスを大きくすることなく、ターンオン損失を低減することができる電圧駆動型素子を駆動するための駆動回路を提供することにある。
【解決手段】
本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 （もっと読む）

【課題】簡単な構成で、かつトータルのインダクタンスを低減することにより、電流遮断時のスイッチ両端に発生する電圧の跳ね上がりを抑制できる半導体スイッチ装置を得る。
【解決手段】半導体スタックＰＳに対して近接配置し、体ＰＳに接続されている正側母線Ｐ又は負側母線Ｎ以外の負側母線Ｎ又は正側母線Ｐからなり、断面矩形状であって、その軸方向長さがＰＳの軸方向長さと略等しい長さのリターン母線を備え、リターン母線は断面矩形状であって、かつリターン母線の対角線の交点を含む垂直面と、半導体スタックの軸心を含む垂直面とが、互いに平行になるように配設し、正側母線又は前記負側母線及び前記リターン母線にそれぞれ生ずる磁束を打消すようにしたものである。 （もっと読む）

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 （もっと読む）

【課題】開放状態において印加される電圧よりも低い耐圧のスイッチング素子を用いて、開放または短絡することができる。
【解決手段】第１端子と第２端子との間を制御信号に応じて開放または短絡するスイッチ回路であって、第１端子と第２端子との間に直列に接続され、それぞれが与えられた制御電圧に応じて開放または短絡する複数のスイッチング素子と、複数のスイッチング素子に一対一に対応して設けられ、それぞれが制御信号に応じた制御電圧を対応するスイッチング素子に与え、複数のスイッチング素子を互いに同期して開放および短絡させる複数の制御回路とを備えるスイッチ回路を提供する。 （もっと読む）