ドライブ回路
【課題】ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することが可能なドライブ回路を提供することを目的とする。
【解決手段】互いに直列接続されるＭＯＳＦＥＴ３２、３３及びＭＯＳＦＥＴ３４、３５がそれぞれ直流電源３６に並列接続されるブリッジ方式回路３１のＭＯＳＦＥＴ３２〜３５をオン、オフさせるためのドライブ回路１において、出力端子２４の電位を上昇させてＭＯＳＦＥＴ３２をオンさせるｎｐｎバイポーラトランジスタ２２をオンさせるための電荷を蓄積するコンデンサ１２と、ＭＯＳＦＥＴ３２がオンしたときＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷を引き抜くｐｎｐバイポーラトランジスタ２３をオンさせるための電荷を蓄積するコンデンサ１３とを備える。
【解決手段】互いに直列接続されるＭＯＳＦＥＴ３２、３３及びＭＯＳＦＥＴ３４、３５がそれぞれ直流電源３６に並列接続されるブリッジ方式回路３１のＭＯＳＦＥＴ３２〜３５をオン、オフさせるためのドライブ回路１において、出力端子２４の電位を上昇させてＭＯＳＦＥＴ３２をオンさせるｎｐｎバイポーラトランジスタ２２をオンさせるための電荷を蓄積するコンデンサ１２と、ＭＯＳＦＥＴ３２がオンしたときＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷を引き抜くｐｎｐバイポーラトランジスタ２３をオンさせるための電荷を蓄積するコンデンサ１３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路に関する。
【背景技術】
【０００２】
図２（ａ）は、従来のドライブ回路を示す図である。また、図２（ｂ）は、ドライブ回路によって駆動されるブリッジ方式回路を示す図である。
図２（ａ）に示すドライブ回路２０、２１は、それぞれ、トランス２２と、ｎチャンネルのＭＯＳＦＥＴ２３と、ダイオード２４、２５と、抵抗２６、２７と、ｐチャンネルのＭＯＳＦＥＴ２８と、出力端子２９、３０とを備えて構成されている。
【０００３】
図２（ｂ）に示すブリッジ方式回路３１は、互いに直列接続されるｎチャンネルのＭＯＳＦＥＴ３２、３３と、互いに直列接続されるｎチャンネルのＭＯＳＦＥＴ３４、３５とがそれぞれ直流電源３６に並列接続され、ＭＯＳＦＥＴ３２、３３の接続点とＭＯＳＦＥＴ３４、３５の接続点との間にトランス３７の１次側コイルが接続されている。例えば、トランス３７の２次側コイルの後段に、整流回路や平滑回路を備える場合、それら整流回路や平滑回路を含めたブリッジ方式回路３１は、直流電源３６を昇圧または降圧するＤＣ／ＤＣコンバータとして構成することができる。
【０００４】
また、ドライブ回路２０の出力端子２９はＭＯＳＦＥＴ３２のゲート端子に接続され、ドライブ回路２０の出力端子３０はＭＯＳＦＥＴ３２、３３の接続点に接続される。ドライブ回路２１の出力端子２９はＭＯＳＦＥＴ３３のゲート端子に接続され、ドライブ回路２１の出力端子３０はＭＯＳＦＥＴ３３のソース端子に接続される。
【０００５】
また、ＭＯＳＦＥＴ３４のゲート端子は不図示の他のドライブ回路２１の出力端子２９に接続され、ＭＯＳＦＥＴ３４、３５の接続点は上記他のドライブ回路２１の出力端子３０に接続されるものとする。また、同様に、ＭＯＳＦＥＴ３５のゲート端子は不図示の他のドライブ回路２０の出力端子２９に接続され、ＭＯＳＦＥＴ３５のソース端子は上記他のドライブ回路２０の出力端子３０が接続されるものとする。
【０００６】
次に、ドライブ回路２０の動作について説明する。
まず、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子にハイレベルの制御信号が入力されＭＯＳＦＥＴ２３がオンすると、トランス２２の１次側コイルに黒点に向かう方向の電圧が印加され、トランス２２の２次側コイルにも黒点に向かう方向の電圧が印加される。すると、ダイオード２５に電流が流れて出力端子２９の電位が上昇しＭＯＳＦＥＴ３２がオンする。
【０００７】
次に、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子にローレベルの制御信号が入力されＭＯＳＦＥＴ２３がオフすると、トランス２２の１次側コイルに黒点に向かう方向と反対方向に電圧が印加され、トランス２２の２次側コイルにも黒点に向かう方向と反対方向に電圧が印加される。すると、ＭＯＳＦＥＴ２８がオンしてＭＯＳＦＥＴ３２のゲート端子に蓄積された電荷が引き抜かれてＭＯＳＦＥＴ３２が急峻にオフする。
【０００８】
そして、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子に入力される制御信号のレベルをハイレベルからローレベル、ローレベルからハイレベルに変化させることを繰り返すことにより、ＭＯＳＦＥＴ３２のオン、オフを繰り返すことができる。
【０００９】
同様に、ドライブ回路２１のＭＯＳＦＥＴ２３のゲート端子に入力される制御信号のレベルをハイレベルからローレベル、ローレベルからハイレベルに変化させることを繰り返すことにより、ＭＯＳＦＥＴ３３のオン、オフを繰り返すことができる。
【００１０】
そして、ドライブ回路２０のＭＯＳＦＥＴ２３とドライブ回路２１のＭＯＳＦＥＴ２３とを交互にオン、オフさせることにより、ＭＯＳＦＥＴ３２、３５とＭＯＳＦＥＴ３３、３４とを交互にオン、オフさせることができる。
【００１１】
これにより、トランス３７の１次側コイル及び２次側コイルに交流電圧を印加させることができ、トランス３７の２次側コイルに印加される交流電圧を整流回路や平滑回路によって直流電圧に変換することができる。
【００１２】
また、上述したように、上記ドライブ回路２０、２１は、ＭＯＳＦＥＴ２８を備えているため、ＭＯＳＦＥＴ３２〜３５を急峻にオフさせることができる。（例えば、特許文献１参照）
【特許文献１】特開２００１−１９００６１号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図２（ａ）に示すドライブ回路２０、２１では、それぞれ、ＭＯＳＦＥＴ２３をオン、オフさせることにより、ＭＯＳＦＥＴ３２、３３（またはＭＯＳＦＥＴ３４、３５）を交互にオン、オフさせているために、各ＭＯＳＦＥＴ２３をデューティ５０％近くで駆動させると、各ＭＯＳＦＥＴ２３のオン特性のバラつきなどによりＭＯＳＦＥＴ３２、３３が同時にオンしてしまうおそれがある。ＭＯＳＦＥＴ３２、３３が同時にオンしてしまうと、ＭＯＳＦＥＴ３２、３３に過電流が流れてＭＯＳＦＥＴ３２、３３が破損してしまうおそれがある。
【００１４】
そこで、本発明では、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することが可能なドライブ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のドライブ回路は、互いに直列接続される２つのスイッチング素子の組が１以上直流電源に並列接続されるブリッジ方式回路における前記２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路であって、１次側コイルと前記１次側コイルと反対極性の第１の２次側コイル及び前記１次側コイルと同極性の第２の２次側コイルとを備えたトランスと、前記１次側コイルに接続され、自身がオンすると前記１次側コイルに電圧を印加させる１次側スイッチング素子と、前記第１の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの一方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記一方のスイッチング素子をオフさせる第１の出力端子と、前記第１の出力端子に接続され、自身がオンすると前記一方のスイッチング素子をオンさせる駆動用トランジスタと、前記第１の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記駆動用トランジスタをオンさせる第１のコンデンサと、前記第２の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの他方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記他方のスイッチング素子をオンさせる第２の出力端子と、前記第２の出力端子に接続され、前記１次側スイッチング素子がオフのとき自身がオンし前記他方のスイッチング素子の駆動制御端子に形成される寄生容量に蓄積された電荷を引き抜き前記他方のスイッチング素子をオンさせないようにするオン防止用トランジスタと、前記第２の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記オン防止用トランジスタをオンさせる第２のコンデンサとを備える。
【００１６】
このように構成することにより、互いに極性が異なる第１及び第２の２次側コイルからそれぞれ出力される各電圧によりブリッジ方式回路において互いに直列接続される２つのスイッチング素子を同時にオンさせることなく容易に交互にオン、オフさせることができる。
【００１７】
また、前記第１及び第２の出力端子は、それぞれ、ＤＣ／ＤＣコンバータに備えられるフルブリッジ回路において互いに直列接続される２つのスイッチング素子のそれぞれの駆動制御端子に接続されてもよい。
【発明の効果】
【００１８】
本発明によれば、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態のドライブ回路を示す図である。
図１に示すドライブ回路１は、ｎチャンネルのＭＯＳＦＥＴ２（１次側スイッチング素子）と、ダイオード３〜１０と、トランス１１と、コンデンサ１２（第１のコンデンサ）と、コンデンサ１３（第２のコンデンサ）と、抵抗１４〜２１と、ｎｐｎバイポーラトランジスタ２２（駆動用トランジスタ）と、ｐｎｐバイポーラトランジスタ２３（オン防止用トランジスタ）と、出力端子２４（第１の出力端子）と、出力端子２５と、出力端子２６（第２の出力端子）と、出力端子２７とを備えて構成されている。なお、出力端子２４は図２（ｂ）に示すブリッジ方式回路３１のＭＯＳＦＥＴ３２（スイッチング素子）のゲート端子（駆動制御端子）に接続され、出力端子２５はＭＯＳＦＥＴ３２、３３の接続点に接続され、出力端子２６はＭＯＳＦＥＴ３３（スイッチング素子）のゲート端子（駆動制御端子）に接続され、出力端子２７はＭＯＳＦＥＴ３３のソース端子に接続されるものとする。また、ＭＯＳＦＥＴ３４（スイッチング素子）のゲート端子（駆動制御端子）は不図示の他のドライブ回路１の出力端子２４に接続され、ＭＯＳＦＥＴ３４、３５の接続点は上記他のドライブ回路１の出力端子２５に接続され、ＭＯＳＦＥＴ３５（スイッチング素子）のゲート端子（駆動制御端子）は上記他のドライブ回路１の出力端子２６に接続され、ＭＯＳＦＥＴ３５のソース端子は上記他のドライブ回路１の出力端子２７に接続されるものとする。
【００２０】
次に、ドライブ回路１を構成する各素子の接続関係について説明する。
トランス１１の１次側コイルの一方端はダイオード３のカソード端子に接続され、１次側コイルの他方端はＭＯＳＦＥＴ２のドレイン端子に接続され、１次側コイルの中間タップは所定電源に接続されている。ダイオード３のアノード端子及びＭＯＳＦＥＴ２のソース端子はそれぞれグランドに接続されている。
【００２１】
また、トランス１１の第１の２次側コイルＡの一方端はダイオード４のカソード端子に接続され、第１の２次側コイルＡの他方端はダイオード５のアノード端子に接続され、第１の２次側コイルＡの中間タップはコンデンサ１２の一方端、抵抗１４の一方端、及び出力端子２５に接続されている。ダイオード４のアノード端子はダイオード６のカソード端子、ダイオード７のアノード端子、及び抵抗１５の一方端に接続されている。ダイオード５のカソード端子は、コンデンサ１２の他方端、抵抗１５の他方端、及び抵抗１６の一方端に接続されている。ダイオード６のアノード端子はｎｐｎバイポーラトランジスタ２２のエミッタ端子及び抵抗１７の一方端に接続されている。ｎｐｎバイポーラトランジスタ２２のコレクタ端子は抵抗１６の他方端に接続され、ｎｐｎバイポーラトランジスタ２２のベース端子はダイオード７のカソード端子に接続されている。抵抗１７の他方端は抵抗１４の他方端及び出力端子２４に接続されている。
【００２２】
また、トランス１１の第２の２次側コイルＢの一方端はダイオード８のアノード端子に接続され、第２の２次側コイルＢの他方端はダイオード９のカソード端子に接続され、第２の２次側コイルＢの中間タップはコンデンサ１３の一方端、抵抗１８の一方端、及び出力端子２７に接続されている。ダイオード８のカソード端子はダイオード１０のアノード端子、抵抗１９の一方端、及びｐｎｐバイポーラトランジスタ２３のベース端子に接続されている。ダイオード９のアノード端子はコンデンサ１３の他方端、抵抗１９の他方端、及びｐｎｐバイポーラトランジスタ２３のコレクタ端子に接続されている。ダイオード１０のカソード端子は抵抗２０の一方端に接続されている。抵抗２０の他方端はｐｎｐバイポーラトランジスタ２３のエミッタ端子及び抵抗２１の一方端に接続されている。抵抗２１の他方端は抵抗１８の他方端及び出力端子２６に接続されている。なお、第１の２次側コイルＡの極性は１次側コイルと反対極性とし、第２の２次側コイルＢの極性は１次側コイルと同極性とする。
【００２３】
次に、ドライブ回路１の動作について説明する。
まず、ＭＯＳＦＥＴ２のゲート端子にハイレベルの制御信号が入力されＭＯＳＦＥＴ２がオンすると、トランス１１の１次側コイルに黒点に向かう方向の電圧が印加され、第１及び第２の２次側コイルＡ、Ｂにも黒点に向かう方向の電圧が印加される。第１の２次側コイルＡに黒点に向かう方向の電圧が印加されると、ダイオード５に電流が流れコンデンサ１２の他方端に正の電荷が蓄積されていく。このとき、出力端子２４の電位は上昇せずＭＯＳＦＥＴ３２はオフしている。一方、第２の２次側コイルＢに黒点に向かう方向の電圧が印加されると、ダイオード８、１０、抵抗２０、２１に電流が流れて出力端子２６の電位が上昇し、ＭＯＳＦＥＴ３３がオンする。このとき、ダイオード９にも電流が流れてコンデンサ１３の他方端に負の電荷が蓄積されていく。
【００２４】
次に、ＭＯＳＦＥＴ２のゲート端子にローレベルの制御信号が入力されＭＯＳＦＥＴ２がオフすると、トランス１１の１次側コイルに黒点に向かう方向と反対方向の電圧が印加され、第１及び第２の２次側コイルＡ、Ｂにも黒点に向かう方向と反対方向の電圧が印加される。このとき、ダイオード３に電流が流れトランス１１の１次側コイルに蓄積された電荷が所定電源に戻る。第１の２次側コイルＡに黒点に向かう方向と反対方向の電圧が印加されると、コンデンサ１２の他方端に蓄積された正の電荷によってダイオード７に電流が流れｎｐｎバイポーラトランジスタ２２のベース端子の電位が上昇しｎｐｎバイポーラトランジスタ２２がオンする。すると、出力端子２４の電位が上昇し、ＭＯＳＦＥＴ３２がオンする。一方、第２の２次側コイルＢに黒点に向かう方向と反対方向の電圧が印加されると、出力端子２６の電位は上昇しなくなりＭＯＳＦＥＴ３２がオフする。このとき、コンデンサ１３の他方端に蓄積された負の電荷によってｐｎｐバイポーラトランジスタ２３がオンすると、ＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷が引き抜かれる。これにより、ＭＯＳＦＥＴ３２がオンすることでＭＯＳＦＥＴ３３のドレイン−ゲート間に設けられる寄生容量に蓄積される電荷によりＭＯＳＦＥＴ３３のゲート端子の電位が上昇することを防止し、ＭＯＳＦＥＴ３３を確実にオフさせることができる。
【００２５】
このように、本実施形態のドライブ回路１は、出力端子２４の電位を上昇させてＭＯＳＦＥＴ３２をオンさせるｎｐｎバイポーラトランジスタ２２をオンさせるための電荷を蓄積するコンデンサ１２と、ＭＯＳＦＥＴ３２がオンしたときＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷を引き抜くｐｎｐバイポーラトランジスタ２３をオンさせるための電荷を蓄積するコンデンサ１３とを備えているので、１つのトランス１１の第１及び第２の２次側コイルＡ、Ｂからそれぞれ出力される各電圧によりＭＯＳＦＥＴ３２、３３を同時にオンさせることなく容易にＭＯＳＦＥＴ３２、３３を交互にオン、オフさせることができる。
【００２６】
また、本実施形態のドライブ回路１は、図２（ａ）に示すドライブ回路２０、２１に比べて、トランスの個数を１／２にすることができるので、その分コストを低減することができる。
【００２７】
また、図１に示すＭＯＳＦＥＴ２のゲート端子に上記制御信号を入力すると共に、上記他のドライブ回路１のＭＯＳＦＥＴ２のゲート端子に、上記制御信号の反転信号を入力することにより、ＭＯＳＦＥＴ３２、３５とＭＯＳＦＥＴ３３、３４とを交互にオン、オフさせることができる。
【００２８】
なお、上記実施形態では、ドライブ回路１がフルブリッジのブリッジ方式回路３１を駆動する構成であるが、ドライブ回路１がハーフブリッジのブリッジ方式回路を駆動するように構成してもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態のドライブ回路を示す図である。
【図２】従来のドライブ回路を示す図である。
【符号の説明】
【００３０】
１ ドライブ回路
２ ＭＯＳＦＥＴ
３〜１０ ダイオード
１１ トランス
１２、１３ コンデンサ
１４〜２１ 抵抗
２２ ｎｐｎバイポーラトランジスタ
２３ ｐｎｐバイポーラトランジスタ
２４〜２７ 出力端子
【技術分野】
【０００１】
本発明は、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路に関する。
【背景技術】
【０００２】
図２（ａ）は、従来のドライブ回路を示す図である。また、図２（ｂ）は、ドライブ回路によって駆動されるブリッジ方式回路を示す図である。
図２（ａ）に示すドライブ回路２０、２１は、それぞれ、トランス２２と、ｎチャンネルのＭＯＳＦＥＴ２３と、ダイオード２４、２５と、抵抗２６、２７と、ｐチャンネルのＭＯＳＦＥＴ２８と、出力端子２９、３０とを備えて構成されている。
【０００３】
図２（ｂ）に示すブリッジ方式回路３１は、互いに直列接続されるｎチャンネルのＭＯＳＦＥＴ３２、３３と、互いに直列接続されるｎチャンネルのＭＯＳＦＥＴ３４、３５とがそれぞれ直流電源３６に並列接続され、ＭＯＳＦＥＴ３２、３３の接続点とＭＯＳＦＥＴ３４、３５の接続点との間にトランス３７の１次側コイルが接続されている。例えば、トランス３７の２次側コイルの後段に、整流回路や平滑回路を備える場合、それら整流回路や平滑回路を含めたブリッジ方式回路３１は、直流電源３６を昇圧または降圧するＤＣ／ＤＣコンバータとして構成することができる。
【０００４】
また、ドライブ回路２０の出力端子２９はＭＯＳＦＥＴ３２のゲート端子に接続され、ドライブ回路２０の出力端子３０はＭＯＳＦＥＴ３２、３３の接続点に接続される。ドライブ回路２１の出力端子２９はＭＯＳＦＥＴ３３のゲート端子に接続され、ドライブ回路２１の出力端子３０はＭＯＳＦＥＴ３３のソース端子に接続される。
【０００５】
また、ＭＯＳＦＥＴ３４のゲート端子は不図示の他のドライブ回路２１の出力端子２９に接続され、ＭＯＳＦＥＴ３４、３５の接続点は上記他のドライブ回路２１の出力端子３０に接続されるものとする。また、同様に、ＭＯＳＦＥＴ３５のゲート端子は不図示の他のドライブ回路２０の出力端子２９に接続され、ＭＯＳＦＥＴ３５のソース端子は上記他のドライブ回路２０の出力端子３０が接続されるものとする。
【０００６】
次に、ドライブ回路２０の動作について説明する。
まず、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子にハイレベルの制御信号が入力されＭＯＳＦＥＴ２３がオンすると、トランス２２の１次側コイルに黒点に向かう方向の電圧が印加され、トランス２２の２次側コイルにも黒点に向かう方向の電圧が印加される。すると、ダイオード２５に電流が流れて出力端子２９の電位が上昇しＭＯＳＦＥＴ３２がオンする。
【０００７】
次に、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子にローレベルの制御信号が入力されＭＯＳＦＥＴ２３がオフすると、トランス２２の１次側コイルに黒点に向かう方向と反対方向に電圧が印加され、トランス２２の２次側コイルにも黒点に向かう方向と反対方向に電圧が印加される。すると、ＭＯＳＦＥＴ２８がオンしてＭＯＳＦＥＴ３２のゲート端子に蓄積された電荷が引き抜かれてＭＯＳＦＥＴ３２が急峻にオフする。
【０００８】
そして、ドライブ回路２０のＭＯＳＦＥＴ２３のゲート端子に入力される制御信号のレベルをハイレベルからローレベル、ローレベルからハイレベルに変化させることを繰り返すことにより、ＭＯＳＦＥＴ３２のオン、オフを繰り返すことができる。
【０００９】
同様に、ドライブ回路２１のＭＯＳＦＥＴ２３のゲート端子に入力される制御信号のレベルをハイレベルからローレベル、ローレベルからハイレベルに変化させることを繰り返すことにより、ＭＯＳＦＥＴ３３のオン、オフを繰り返すことができる。
【００１０】
そして、ドライブ回路２０のＭＯＳＦＥＴ２３とドライブ回路２１のＭＯＳＦＥＴ２３とを交互にオン、オフさせることにより、ＭＯＳＦＥＴ３２、３５とＭＯＳＦＥＴ３３、３４とを交互にオン、オフさせることができる。
【００１１】
これにより、トランス３７の１次側コイル及び２次側コイルに交流電圧を印加させることができ、トランス３７の２次側コイルに印加される交流電圧を整流回路や平滑回路によって直流電圧に変換することができる。
【００１２】
また、上述したように、上記ドライブ回路２０、２１は、ＭＯＳＦＥＴ２８を備えているため、ＭＯＳＦＥＴ３２〜３５を急峻にオフさせることができる。（例えば、特許文献１参照）
【特許文献１】特開２００１−１９００６１号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図２（ａ）に示すドライブ回路２０、２１では、それぞれ、ＭＯＳＦＥＴ２３をオン、オフさせることにより、ＭＯＳＦＥＴ３２、３３（またはＭＯＳＦＥＴ３４、３５）を交互にオン、オフさせているために、各ＭＯＳＦＥＴ２３をデューティ５０％近くで駆動させると、各ＭＯＳＦＥＴ２３のオン特性のバラつきなどによりＭＯＳＦＥＴ３２、３３が同時にオンしてしまうおそれがある。ＭＯＳＦＥＴ３２、３３が同時にオンしてしまうと、ＭＯＳＦＥＴ３２、３３に過電流が流れてＭＯＳＦＥＴ３２、３３が破損してしまうおそれがある。
【００１４】
そこで、本発明では、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することが可能なドライブ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のドライブ回路は、互いに直列接続される２つのスイッチング素子の組が１以上直流電源に並列接続されるブリッジ方式回路における前記２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路であって、１次側コイルと前記１次側コイルと反対極性の第１の２次側コイル及び前記１次側コイルと同極性の第２の２次側コイルとを備えたトランスと、前記１次側コイルに接続され、自身がオンすると前記１次側コイルに電圧を印加させる１次側スイッチング素子と、前記第１の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの一方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記一方のスイッチング素子をオフさせる第１の出力端子と、前記第１の出力端子に接続され、自身がオンすると前記一方のスイッチング素子をオンさせる駆動用トランジスタと、前記第１の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記駆動用トランジスタをオンさせる第１のコンデンサと、前記第２の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの他方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記他方のスイッチング素子をオンさせる第２の出力端子と、前記第２の出力端子に接続され、前記１次側スイッチング素子がオフのとき自身がオンし前記他方のスイッチング素子の駆動制御端子に形成される寄生容量に蓄積された電荷を引き抜き前記他方のスイッチング素子をオンさせないようにするオン防止用トランジスタと、前記第２の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記オン防止用トランジスタをオンさせる第２のコンデンサとを備える。
【００１６】
このように構成することにより、互いに極性が異なる第１及び第２の２次側コイルからそれぞれ出力される各電圧によりブリッジ方式回路において互いに直列接続される２つのスイッチング素子を同時にオンさせることなく容易に交互にオン、オフさせることができる。
【００１７】
また、前記第１及び第２の出力端子は、それぞれ、ＤＣ／ＤＣコンバータに備えられるフルブリッジ回路において互いに直列接続される２つのスイッチング素子のそれぞれの駆動制御端子に接続されてもよい。
【発明の効果】
【００１８】
本発明によれば、ブリッジ方式回路において互いに直列接続される２つのスイッチング素子が同時にオンしないようにそれらスイッチング素子を駆動することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態のドライブ回路を示す図である。
図１に示すドライブ回路１は、ｎチャンネルのＭＯＳＦＥＴ２（１次側スイッチング素子）と、ダイオード３〜１０と、トランス１１と、コンデンサ１２（第１のコンデンサ）と、コンデンサ１３（第２のコンデンサ）と、抵抗１４〜２１と、ｎｐｎバイポーラトランジスタ２２（駆動用トランジスタ）と、ｐｎｐバイポーラトランジスタ２３（オン防止用トランジスタ）と、出力端子２４（第１の出力端子）と、出力端子２５と、出力端子２６（第２の出力端子）と、出力端子２７とを備えて構成されている。なお、出力端子２４は図２（ｂ）に示すブリッジ方式回路３１のＭＯＳＦＥＴ３２（スイッチング素子）のゲート端子（駆動制御端子）に接続され、出力端子２５はＭＯＳＦＥＴ３２、３３の接続点に接続され、出力端子２６はＭＯＳＦＥＴ３３（スイッチング素子）のゲート端子（駆動制御端子）に接続され、出力端子２７はＭＯＳＦＥＴ３３のソース端子に接続されるものとする。また、ＭＯＳＦＥＴ３４（スイッチング素子）のゲート端子（駆動制御端子）は不図示の他のドライブ回路１の出力端子２４に接続され、ＭＯＳＦＥＴ３４、３５の接続点は上記他のドライブ回路１の出力端子２５に接続され、ＭＯＳＦＥＴ３５（スイッチング素子）のゲート端子（駆動制御端子）は上記他のドライブ回路１の出力端子２６に接続され、ＭＯＳＦＥＴ３５のソース端子は上記他のドライブ回路１の出力端子２７に接続されるものとする。
【００２０】
次に、ドライブ回路１を構成する各素子の接続関係について説明する。
トランス１１の１次側コイルの一方端はダイオード３のカソード端子に接続され、１次側コイルの他方端はＭＯＳＦＥＴ２のドレイン端子に接続され、１次側コイルの中間タップは所定電源に接続されている。ダイオード３のアノード端子及びＭＯＳＦＥＴ２のソース端子はそれぞれグランドに接続されている。
【００２１】
また、トランス１１の第１の２次側コイルＡの一方端はダイオード４のカソード端子に接続され、第１の２次側コイルＡの他方端はダイオード５のアノード端子に接続され、第１の２次側コイルＡの中間タップはコンデンサ１２の一方端、抵抗１４の一方端、及び出力端子２５に接続されている。ダイオード４のアノード端子はダイオード６のカソード端子、ダイオード７のアノード端子、及び抵抗１５の一方端に接続されている。ダイオード５のカソード端子は、コンデンサ１２の他方端、抵抗１５の他方端、及び抵抗１６の一方端に接続されている。ダイオード６のアノード端子はｎｐｎバイポーラトランジスタ２２のエミッタ端子及び抵抗１７の一方端に接続されている。ｎｐｎバイポーラトランジスタ２２のコレクタ端子は抵抗１６の他方端に接続され、ｎｐｎバイポーラトランジスタ２２のベース端子はダイオード７のカソード端子に接続されている。抵抗１７の他方端は抵抗１４の他方端及び出力端子２４に接続されている。
【００２２】
また、トランス１１の第２の２次側コイルＢの一方端はダイオード８のアノード端子に接続され、第２の２次側コイルＢの他方端はダイオード９のカソード端子に接続され、第２の２次側コイルＢの中間タップはコンデンサ１３の一方端、抵抗１８の一方端、及び出力端子２７に接続されている。ダイオード８のカソード端子はダイオード１０のアノード端子、抵抗１９の一方端、及びｐｎｐバイポーラトランジスタ２３のベース端子に接続されている。ダイオード９のアノード端子はコンデンサ１３の他方端、抵抗１９の他方端、及びｐｎｐバイポーラトランジスタ２３のコレクタ端子に接続されている。ダイオード１０のカソード端子は抵抗２０の一方端に接続されている。抵抗２０の他方端はｐｎｐバイポーラトランジスタ２３のエミッタ端子及び抵抗２１の一方端に接続されている。抵抗２１の他方端は抵抗１８の他方端及び出力端子２６に接続されている。なお、第１の２次側コイルＡの極性は１次側コイルと反対極性とし、第２の２次側コイルＢの極性は１次側コイルと同極性とする。
【００２３】
次に、ドライブ回路１の動作について説明する。
まず、ＭＯＳＦＥＴ２のゲート端子にハイレベルの制御信号が入力されＭＯＳＦＥＴ２がオンすると、トランス１１の１次側コイルに黒点に向かう方向の電圧が印加され、第１及び第２の２次側コイルＡ、Ｂにも黒点に向かう方向の電圧が印加される。第１の２次側コイルＡに黒点に向かう方向の電圧が印加されると、ダイオード５に電流が流れコンデンサ１２の他方端に正の電荷が蓄積されていく。このとき、出力端子２４の電位は上昇せずＭＯＳＦＥＴ３２はオフしている。一方、第２の２次側コイルＢに黒点に向かう方向の電圧が印加されると、ダイオード８、１０、抵抗２０、２１に電流が流れて出力端子２６の電位が上昇し、ＭＯＳＦＥＴ３３がオンする。このとき、ダイオード９にも電流が流れてコンデンサ１３の他方端に負の電荷が蓄積されていく。
【００２４】
次に、ＭＯＳＦＥＴ２のゲート端子にローレベルの制御信号が入力されＭＯＳＦＥＴ２がオフすると、トランス１１の１次側コイルに黒点に向かう方向と反対方向の電圧が印加され、第１及び第２の２次側コイルＡ、Ｂにも黒点に向かう方向と反対方向の電圧が印加される。このとき、ダイオード３に電流が流れトランス１１の１次側コイルに蓄積された電荷が所定電源に戻る。第１の２次側コイルＡに黒点に向かう方向と反対方向の電圧が印加されると、コンデンサ１２の他方端に蓄積された正の電荷によってダイオード７に電流が流れｎｐｎバイポーラトランジスタ２２のベース端子の電位が上昇しｎｐｎバイポーラトランジスタ２２がオンする。すると、出力端子２４の電位が上昇し、ＭＯＳＦＥＴ３２がオンする。一方、第２の２次側コイルＢに黒点に向かう方向と反対方向の電圧が印加されると、出力端子２６の電位は上昇しなくなりＭＯＳＦＥＴ３２がオフする。このとき、コンデンサ１３の他方端に蓄積された負の電荷によってｐｎｐバイポーラトランジスタ２３がオンすると、ＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷が引き抜かれる。これにより、ＭＯＳＦＥＴ３２がオンすることでＭＯＳＦＥＴ３３のドレイン−ゲート間に設けられる寄生容量に蓄積される電荷によりＭＯＳＦＥＴ３３のゲート端子の電位が上昇することを防止し、ＭＯＳＦＥＴ３３を確実にオフさせることができる。
【００２５】
このように、本実施形態のドライブ回路１は、出力端子２４の電位を上昇させてＭＯＳＦＥＴ３２をオンさせるｎｐｎバイポーラトランジスタ２２をオンさせるための電荷を蓄積するコンデンサ１２と、ＭＯＳＦＥＴ３２がオンしたときＭＯＳＦＥＴ３３のドレイン−ゲート間の寄生容量に蓄積される電荷を引き抜くｐｎｐバイポーラトランジスタ２３をオンさせるための電荷を蓄積するコンデンサ１３とを備えているので、１つのトランス１１の第１及び第２の２次側コイルＡ、Ｂからそれぞれ出力される各電圧によりＭＯＳＦＥＴ３２、３３を同時にオンさせることなく容易にＭＯＳＦＥＴ３２、３３を交互にオン、オフさせることができる。
【００２６】
また、本実施形態のドライブ回路１は、図２（ａ）に示すドライブ回路２０、２１に比べて、トランスの個数を１／２にすることができるので、その分コストを低減することができる。
【００２７】
また、図１に示すＭＯＳＦＥＴ２のゲート端子に上記制御信号を入力すると共に、上記他のドライブ回路１のＭＯＳＦＥＴ２のゲート端子に、上記制御信号の反転信号を入力することにより、ＭＯＳＦＥＴ３２、３５とＭＯＳＦＥＴ３３、３４とを交互にオン、オフさせることができる。
【００２８】
なお、上記実施形態では、ドライブ回路１がフルブリッジのブリッジ方式回路３１を駆動する構成であるが、ドライブ回路１がハーフブリッジのブリッジ方式回路を駆動するように構成してもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態のドライブ回路を示す図である。
【図２】従来のドライブ回路を示す図である。
【符号の説明】
【００３０】
１ ドライブ回路
２ ＭＯＳＦＥＴ
３〜１０ ダイオード
１１ トランス
１２、１３ コンデンサ
１４〜２１ 抵抗
２２ ｎｐｎバイポーラトランジスタ
２３ ｐｎｐバイポーラトランジスタ
２４〜２７ 出力端子
【特許請求の範囲】
【請求項１】
互いに直列接続される２つのスイッチング素子の組が１以上直流電源に並列接続されるブリッジ方式回路における前記２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路であって、
１次側コイルと、前記１次側コイルと反対極性の第１の２次側コイル及び前記１次側コイルと同極性の第２の２次側コイルとを備えたトランスと、
前記１次側コイルに接続され、自身がオンすると前記１次側コイルに電圧を印加させる１次側スイッチング素子と、
前記第１の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの一方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記一方のスイッチング素子をオフさせる第１の出力端子と、
前記第１の出力端子に接続され、自身がオンすると前記一方のスイッチング素子をオンさせる駆動用トランジスタと、
前記第１の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記駆動用トランジスタをオンさせる第１のコンデンサと、
前記第２の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの他方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記他方のスイッチング素子をオンさせる第２の出力端子と、
前記第２の出力端子に接続され、前記１次側スイッチング素子がオフのとき自身がオンし前記他方のスイッチング素子の駆動制御端子に形成される寄生容量に蓄積された電荷を引き抜き前記他方のスイッチング素子をオンさせないようにするオン防止用トランジスタと、
前記第２の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記オン防止用トランジスタをオンさせる第２のコンデンサと、
を備えることを特徴とするドライブ回路。
【請求項２】
請求項１に記載のドライブ回路であって、
前記第１及び第２の出力端子は、それぞれ、ＤＣ／ＤＣコンバータに備えられるフルブリッジ回路において互いに直列接続される２つのスイッチング素子のそれぞれの駆動制御端子に接続される、
ことを特徴とするドライブ回路。
【請求項１】
互いに直列接続される２つのスイッチング素子の組が１以上直流電源に並列接続されるブリッジ方式回路における前記２つのスイッチング素子を交互にオン、オフさせるためのドライブ回路であって、
１次側コイルと、前記１次側コイルと反対極性の第１の２次側コイル及び前記１次側コイルと同極性の第２の２次側コイルとを備えたトランスと、
前記１次側コイルに接続され、自身がオンすると前記１次側コイルに電圧を印加させる１次側スイッチング素子と、
前記第１の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの一方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記一方のスイッチング素子をオフさせる第１の出力端子と、
前記第１の出力端子に接続され、自身がオンすると前記一方のスイッチング素子をオンさせる駆動用トランジスタと、
前記第１の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記駆動用トランジスタをオンさせる第１のコンデンサと、
前記第２の２次側コイルに接続されると共に、前記２つのスイッチング素子のうちの他方のスイッチング素子の駆動制御端子に接続され、前記１次側スイッチング素子がオンすると前記他方のスイッチング素子をオンさせる第２の出力端子と、
前記第２の出力端子に接続され、前記１次側スイッチング素子がオフのとき自身がオンし前記他方のスイッチング素子の駆動制御端子に形成される寄生容量に蓄積された電荷を引き抜き前記他方のスイッチング素子をオンさせないようにするオン防止用トランジスタと、
前記第２の２次側コイルに接続され、前記１次側スイッチング素子がオンすると電荷を蓄積し、前記１次側スイッチング素子がオフすると蓄積した電荷により前記オン防止用トランジスタをオンさせる第２のコンデンサと、
を備えることを特徴とするドライブ回路。
【請求項２】
請求項１に記載のドライブ回路であって、
前記第１及び第２の出力端子は、それぞれ、ＤＣ／ＤＣコンバータに備えられるフルブリッジ回路において互いに直列接続される２つのスイッチング素子のそれぞれの駆動制御端子に接続される、
ことを特徴とするドライブ回路。
【図１】
【図２】
【図２】
【公開番号】特開２００９−５５６８５（Ｐ２００９−５５６８５Ａ）
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００７−２１８６６９（Ｐ２００７−２１８６６９）
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
[ Back to top ]