【課題】 しきい値を的確に可変して過電流検出の誤作動を防止する。
【解決手段】 過電流検出回路6Bは、Ｑ２のエミッタと出力端子Ｏの間の電流検出抵抗Ｒ11の両端間に抵抗Ｒ21、Ｒ31が接続されている。Ｒ31の両端が過電流検出トランジスタＱ５のベース−エミッタ間に接続されており、出力端子Ｏと−Ｖ_B の間にダイオードＤ21、抵抗Ｒ61が接続されており、Ｄ21のカソードがＱ５のエミッタと接続されている。Ｒ21とＲ31の接続点とグランド間には抵抗Ｒ51とＤ11が接続されており、Ｒ51とＤ11の接続点とＱ２のエミッタの間にコンデンサＣ21が接続されている。Ｒ51、Ｄ11、Ｃ21のしきい値可変回路９Ａは出力電圧の大きさが大きくなるとしきい値を大きくし、出力電圧の大きさが小さくなるとしきい値を小さくするが、Ｃ21とＤ11により、出力電圧の大きさが増加するときはしきい値を早く増大変化させ、減少するときはしきい値をゆっくり減少変化させる。 （もっと読む）

【課題】 入出力信号が変化する際の過渡期間に出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供する。
【解決手段】 ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。プリバッファ回路150とこれを模擬したレプリカバッファ回路160とを互いに並列に備え、信号SGOが変化する際の入出力新信号の過渡期間において、レプリカバッファ回路160の出力電流に基づいて出力バッファ回路110の出力段トランジスタQN12、QP22の入力バイアス電流を一時的に増強する。 （もっと読む）

【課題】商用交流電源から電子機器への電力供給をオン又はオフするために使用者が操作するスイッチ部品として、各国の安全規格を満たさないスイッチ部品であっても自在に利用可能な電子スイッチ装置を提供すること。
【解決手段】本発明によれば、発振手段が、操作スイッチにより二次側コイルの両端が開放されると発振し、該二次側コイルの両端が短絡されると、一次側コイルのインダクタ値の減少に起因し発振が停止するので、二次側コイルの両端の状態が発振手段からの出力の出力態様に反映される。よって、かかる出力態様に基づくことにより、電力供給路の導通又は遮断を操作スイッチの操作状態に応じて行うことができる。ここで、操作スイッチが接続される二次側コイルは、一次側コイルに対して絶縁されているので、各国の安全規格を満たさないスイッチ部品を操作スイッチとして使用したとしても、操作スイッチを操作する使用者の安全を確保できる。 （もっと読む）

【課題】高電圧の回路に対応することができ、かつ、ＩＣチップ化の可能な電源用逆流阻止回路を提供することを目的とする。
【解決手段】逆流阻止用ＦＥＴのドレイン端子を入力端子に接続し、ソース端子を出力端子に接続し、ゲート端子をバイアス端子に接続し、逆流阻止用ＦＥＴの出力側に一方の差動増幅用スイッチ素子を、入力側に他方の差動増幅用スイッチ素子を接続し、入力電圧が出力電圧より高いとき他方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを導通し、入力電圧が出力電圧より低いとき一方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを非導通とする逆流阻止回路において、入力端子と他方の差動増幅用スイッチ素子との間に、スイッチ素子保護用ＦＥＴを、そのドレイン端子とソース端子を接続して挿入し、このスイッチ素子保護用ＦＥＴのゲート端子を基準電圧発生回路に接続する。 （もっと読む）

【課題】センサ装置の回路規模および製造コストを従来よりも抑制しつつ、負荷短絡保護機能を実現する。
【解決手段】センサ用出力ＩＣ１０は、センサからの検出信号に基づき、出力端子間をオン・オフするための出力用トランジスタ１１を備える。センサ用出力ＩＣ１０は、センサ用出力ＩＣ１０内の温度が所定値以上になると、出力用トランジスタ１１をオフ状態に維持する温度制限回路１３と、出力用トランジスタ１１のベース電位Ｖ_Ｂを所定値以下に制限する電圧制限回路１５とを備えている。 （もっと読む）

【課題】簡単な構成で、ワイドバンドギャップ半導体からなるスイッチ素子を駆動するゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体からなるスイッチ素子であって、ドレインとソースとゲートとを有し、前記ゲートをドライブする信号と前記ゲートとの間にコンデンサと抵抗の直列回路を介して接続され、前記ドレインと前記ゲートとの間に、ダイオードと電圧制限回路からなるゲート電圧クランプ回路とを備えることを特徴とする。 （もっと読む）

【課題】初期充電回路が不要な自己給電形のゲート駆動回路の電源装置を提供することである。
【解決手段】電力用半導体スイッチ素子（３）に並列接続された、スナバダイオード（３５）とスナバコンデンサ（３７）とからなる直列回路と、端子電圧をゲート駆動回路（１１）に電源電圧として印加する電源用コンデンサ（５１）と、スナバコンデンサ（３７）の正電位側端子と電源用コンデンサの正電位側端子間に介在されて、電源用コンデンサ（５１）に充電電流を流すノーマリオンタイプのスイッチ素子（４３）と、 ノーマリオンタイプのスイッチ素子（４３）を制御するスイッチ制御回路と、を備える。スイッチ制御回路は、電源用コンデンサ（５１）の端子電圧が所定値以上になったときにノーマリオンタイプのスイッチ素子（４３）をオフさせるように構成される。 （もっと読む）

【課題】 従来より安価で簡単な回路構成で、確実に制御手段にリセット動作を実行させることができるリセット装置を提供する。
【解決手段】 制御手段にリセット信号を供給するリセット装置であって、ユーザによって操作可能である第１操作部及び第２操作部と、該第１操作部及び第２操作部が所定時間以上継続して同時に操作されているか否かを検出する検出部と、リセット信号を該制御手段に供給するリセット信号生成部とを備え、該第１操作部及び第２操作部が所定時間以上継続して同時に操作され、その後、同時に操作されなくなったときに、該リセット信号生成部がリセット信号を該制御手段に供給する。 （もっと読む）

【課題】瞬停の度に電力を遮断せずともリセット用コンデンサを確実に放電可能とする。
【解決手段】スイッチング制御回路５への入力電圧の降下を検出し、当該スイッチング制御回路５に設けられたリセット用コンデンサＣ２を放電する放電回路５５を作動させる電圧検出回路５３であって、前記入力電圧の降下検出後の復電時から所定時間Ｔａ後に電圧が復電判定値Ｖｒに至る比較用信号を前記入力電圧から生成し、前記入力電圧の降下検出時から前記比較用信号の電圧が前記復電判定値Ｖｒを超えるまで前記放電回路５５の作動を継続して前記リセット用コンデンサＣ２を放電するようにした。 （もっと読む）

【課題】電圧駆動型半導体素子のスイッチング時に配線インダクタンスにより発生する素子間のサージ電圧を低減するためにゲート駆動回路のゲート抵抗を大きくすると、スイッチングの動作遅れ時間が長くなる。
【解決手段】電圧駆動型半導体素子のターンオフ時において、オフ信号によりゲート電荷を放電させる時にはオフ信号印加の初めに第１の抵抗体とコンデンサにより早く放電させることにより、スイッチング動作時間遅れの増加を防止し、その後第２の抵抗体に切換ることによりゲート電流を減少させることによって、素子間のサージ電圧を低減する。また、電圧駆動型半導体素子のターンオン時には、ダイオードが導通状態となることにより、該第１の抵抗体と該第２の抵抗体が並列構成となるので、前記第１の抵抗体の抵抗値により、早くゲート電荷を充電することができる。 （もっと読む）

【課題】簡単な方式でスイッチング素子の導通損失の増加を抑えつつ、かつ駆動損失を低減できるスイッチング素子駆動装置を提供する。
【解決手段】１以上の電圧駆動型の半導体スイッチング素子Ｑを含む電力変換装置１と、前記半導体スイッチング素子のゲート制御信号を出力する制御装置５と、前記スイッチング素子の低ゲート電源電圧及び高ゲート電源電圧を駆動電源として供給するゲート電源回路６と、前記ゲート制御信号及び前記駆動電源に基づいて前記スイッチング素子を駆動するゲート駆動回路８とを備え、前記制御装置５は、前記ゲート制御信号のオンまたはオフの比率に基づいて前記ゲート駆動回路８に供給する前記低ゲート電源電圧及び高ゲート電源電圧を選択する構成を有する。 （もっと読む）

【課題】負荷への電力投入時における突入電流による素子の破壊又は劣化を防止しうる負荷制御装置を提供する。
【解決手段】操作スイッチ４から起動信号を受信したときに、制御部１３は、第１電源部１４への電力を供給する電源が第２電源部１５から第３電源部１６に切り替わる前に、主開閉部１１に対して主スイッチ素子１１ａを導通させるための初期駆動信号を出力する。 （もっと読む）

【課題】スイッチ素子の発熱を抑制して小型化を図りつつ、開閉タイミングを正確に制御して、調光制御等の高度な負荷制御を行うことができる負荷制御装置を提供する
【解決手段】操作部２８に入力された操作に応じて、制御部１３が交流電源の１／２周期のうちトランジスタ構造の主開閉部１１を導通させるために計数される主開閉部導通時間を設定し、電圧検出部１８が第３電源部１６に入力される電圧が所定の閾値に達したときから計数される第１所定時間と、主開閉部導通時間とが重複している時間だけ、主開閉部１１を導通させることにより調光制御する。 （もっと読む）

【課題】ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減する
【解決手段】ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、第一入力ラインと前記ゲートドライブ回路との間に介在して、第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に第一入力ラインとゲートドライブ回路とを導通させる第一のスイッチ回路と、スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する。 （もっと読む）

【課題】低消費電流でノイズ耐性に優れた高圧側パワートランジスタを駆動する回路を提供する。
【解決手段】低圧側入力信号（ＨＩＮ）に従って短い期間活性状態となるワンショットパルス（ＯＮ＿Ｂ）を生成するワンショット回路（１１）を設ける。第１および第２の電流供給部（１４，１６）により、入力信号およびワンショットパルスの発生するワンショットパルス信号に従って内部ノード（１５）に電流を供給する。第１の内部ノードを流れる電流をウイルソンカレントミラー回路（２０）で受け、電流検出部（Ｒ３）により電圧信号に変換し、ゲートドライバ（ＤＲＶ）により、スイッチングパワートランジスタの駆動信号を生成する。 （もっと読む）

【課題】 フォトカプラやＤＣ−ＤＣコンバータを用いない無電圧接点入力回路を提供する。
【解決手段】 信号入力部１に入力された無電圧接点信号が「開」か「閉」かを判断するＣＰＵ２と、入力された無電圧接点信号を、Ｈ／Ｌ信号としてＣＰＵ２に通知するためのインターフェース回路３とを有し、インターフェース回路３は、信号入力部１にコンデンサを設け、ＣＰＵ２の入力ポートＰｉに無電圧接点信号の開／閉に対応するＨ／Ｌ信号を出力する出力トランジスタＴｒ４と、コンデンサＣ１，Ｃ２を充電すると共に出力トランジスタＴｒ４を起動するための起動トランジスタＴｒ１と、コンデンサＣ１，Ｃ２の充電電荷を放電させるための放電トランジスタＴｒ２とを備え、ＣＰＵ２が入力ポートＰｉに入力される信号Ｈ／Ｌの状態を所定のタイミングで見ることで無電圧接点信号の開／閉を判断する。 （もっと読む）

【課題】主に自動車のドアの施解錠などに用いられる受信装置に関し、安価であり、かつ受信装置単体で正負逆転した電圧に耐えうることを両立したものを提供することを目的とする。
【解決手段】保護手段３５を、一つのツェナーダイオード３４と複数の整流手段３１〜３３で構成し、ツェナーダイオード３４のアノード電極をグランドに接続すると共に、カソード電極を、複数の整流手段３１〜３３の一端と接続し、複数の整流手段３１〜３３の他端はスイッチ手段５〜７と接続する。 （もっと読む）

エネルギ効率を改善するよう、スイッチ回路（２）に給電する供給回路（１）は、電源（７）から第１の量の入力電力を受けて、スイッチ回路（２）の制御部（３）を有する出力回路（５）へ第１の量の出力電力を供給する第１の供給モードと、第２の量の入力電力を受けて、第２の量の出力電力を供給する第２の供給モードとを有する。第１の量の出力電力は、第２の量の出力電力よりも大きい。第２の量の入力電力は、零よりも大きく、且つ、スイッチ回路（２）を動作させるのに必要なスイッチ電力の量よりも小さい。スイッチ回路（２）は、負荷（８）を切り換えるリレーを有してよい。第１の量の入力電力は、リレーの主接触部を介して到達してよい。スイッチ（４７）は、出力信号レベルを切り替えてよい。リレーは、双安定リレーであってよい。
（もっと読む）

【要 約】
【課 題】 低順方向電圧降下、逆流しない整流回路を実現する。
【解決手段】 第３半導体素子の電流路の他端の電位が第２半導体素子の電流路の他端の電位と同一又は超えるとき、該第２半導体素子の電流路は導通し該第２半導体素子の電流路の一端の電位が伝達される第１制御端の電位は低下し第１半導体素子の電流路は非導通であり、前記第３半導体素子の電流路の他端の電位が前記第２半導体素子の電流路の他端の電位未満のとき、該第２半導体素子の電流路は非導通し該第２半導体素子の電流路の一端の電位が伝達される前記第１制御端の電位は上昇し前記第１半導体素子の電流路が導通する前記第２半導体素子の電流路の他端と前記第３半導体素子の電流路の他端間を整流作用電流路とすることを特徴とする整流回路。
（もっと読む）

【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、マルチソースＦＥＴ（Ｔ１）を小型化することが可能な負荷回路の駆動装置を提供する。
【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、サブＦＥＴ（Ｔ１２）の両端電圧に比例して変化する基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）をオンとし、マルチソースＦＥＴ（Ｔ１）の遮断状態を維持する。 （もっと読む）