電源回路、及び電子機器
【課題】ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減する
【解決手段】ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、第一入力ラインと前記ゲートドライブ回路との間に介在して、第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に第一入力ラインとゲートドライブ回路とを導通させる第一のスイッチ回路と、スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する。
【解決手段】ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、第一入力ラインと前記ゲートドライブ回路との間に介在して、第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に第一入力ラインとゲートドライブ回路とを導通させる第一のスイッチ回路と、スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴを用いてスイッチング動作を行う電源回路、及び上記電源回路を使用した電子機器に関する。
【背景技術】
【０００２】
従来、ＦＥＴ（Field-Effect Transistor）によるスイッチング動作により所望の電源を生成する電源回路が知られている。その一例として、電源回路は、ゲートドライブ回路により、回路外部から供給されるゲートドライブ電圧を所定タイミングでＦＥＴのゲートに出力することで、入力された電源を変換して出力する（例えば、特許文献１、２参照）。
【０００３】
ＦＥＴは、ベースに印加されるベース電圧がある値（以下、しきい値電圧と記載する。）に達することで、コレクター／エミッター間が導通する。このとき、電源回路の起動開始時及び起動停止時において、ベースに印加されるゲートドライブ電圧の値がしきい値電圧に達する（を下回る）までは、所定の時間を有する（以下、この所定の時間をターンオン時間／ターンオフ時間と記載する）。そのため、ＦＥＴのターンオン時間／ターンオフ時間が長くなると、ＦＥＴ内部のオン抵抗が増加して発熱温度が上昇し、場合によってはＦＥＴを破壊してしまうこともある。
【０００４】
ＦＥＴ内部のオン抵抗を低減させる構成として、ＦＥＴのゲートに印加される電圧を監視し、監視された電圧が所定の値を下回る場合は、上記電圧以外の所定の電圧を印加することで、ＦＥＴのオン抵抗を低減させる技術が開示されている（例えば、特許文献３−５参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−０５４９６３号公報
【特許文献２】特開２００６−１２１８６３号公報
【特許文献３】特開２００６−１１５４２２号公報
【特許文献４】特開２００５−３０４２２６号公報
【特許文献５】再表２００５ー０７１８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記引用文献に開示されたように、ＦＥＴのゲートに印加される電圧を監視して、ターンオン時間を短くするための補助となる電圧を印加する場合、当然電圧を監視するための回路や、新たな電圧を印加するための回路が必要となり、回路規模を増大させ、且つコストを増加させる要因となる。一方、オン抵抗を低減させることはできないものの、チャンネル温度に十分な余裕があるＦＥＴを使用することで、発熱温度に対する耐性を上げ、ＦＥＴの破壊を予防する方法も存在する。しかしながら、耐性の強いＦＥＴを使用する場合、それだけＦＥＴのコストが高くなり、電源回路全体でのコストを増加させる要因となる。
【０００７】
本発明は、上記課題にかんがみてなされたもので、ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減することが可能な電源回路、及び上記電源回路を使用した電子機器を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、スイッチング動作によりトランスの二次側に電源を生成する電源回路において、前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する構成としてある。
【０００９】
上記のように構成された発明では、ゲートドライブ電圧が第一入力ラインに供給される初期状態において、ゲートドライブ電圧の電圧値が所定の値まで達しない間は、第一のスイッチ回路は、第一入力ラインとゲートドライブ回路とを導通させず、ゲートドライブ電圧の電圧値が安定化した（所定の電圧値まで達した）後、第一入力ラインとゲートドライブ回路とを導通させ、ゲートドライブ電圧をゲートドライブ回路に供給する。その結果、ゲートドライブ回路からＦＥＴのゲートへ供給されるゲート電圧の立ち上がり波形は急峻となり、ターンオン時間が短くなるため、ＦＥＴのオン抵抗を増加させない。
一方、ＦＥＴのスイッチング動作をオフする（電源回路の駆動を停止する）際は、スタート信号は、ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化するが、第二のスイッチ回路は、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する。その結果、ＦＥＴのスイッチング動作をオフする際、ゲートドライブ回路からＦＥＴのゲートへ供給されるゲート電圧は瞬時にしきい値電圧を下回るため、ＦＥＴのオン抵抗を増加させない。
【００１０】
ここで、「急峻にする」とは、ゲートドライブ電圧の立ち上がり／立ち上がり波形の傾きが、従来の電源回路におけるゲートドライブ電圧の立ち上がり／立下り波形の傾きに比べて大きくなることを意味する。
更に、「ゲートドライブ電圧」と「ゲート電圧」とは、厳密には共通の電圧を元とする電圧であるが、本明細書中では、ゲートドライブ回路に供給される電圧を「ゲートドライブ電圧」と記載し、この「ゲートドライブ電圧」により駆動したゲートドライブ回路からＦＥＴのゲートに供給される電圧を「ゲート電圧」と記載する。
【００１１】
また、第一のスイッチ回路の具体的な構成の一例として、前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて第一入力ラインと前記ゲートドライブ回路との導通をオンする。
上記のように構成された発明では、第一入力ラインを流れるゲートドライブ電圧の電圧値をツェナーダイオードが流す降伏電流により判断するため、簡易な構成により第一のスイッチ回路を実現することで、回路規模を小さくすることができる。
【００１２】
そして、ゲートドライブ電圧の立ち上がり波形が緩やか原因としては、当該電源回路へゲートドライブ電圧を供給する元となる回路の動作や、当該回路を構成する素子の特徴に起因する。そのため、上記原因の一つとして、前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続されている。
上記のように構成された発明では、コントロールＩＣによりＦＥＴのスイッチング動作が他励制御される電源回路において、本発明をより効果的に適用することができる。
【００１３】
さらに、第二のスイッチ回路の具体的な構成の一例として、前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する構成としてもよい。
上記のように構成された発明では、スタート信号の変化をトランジスターのスイッチング動作により検出し、導通状態を切り替えるため、簡易な構成で第二のスイッチ回路を実現することがで、回路規模を小さくすることができる。
【００１４】
また、電源回路のより具体的な構成の一例として、当該電源回路は、液晶表示装置におけるバックライトを駆動するための電源を生成するインバーター回路であってもよい。
【００１５】
そして、本発明は、当該電源回路のみならず、この電源回路を用いた電子機器に対しても応用することができる。そのため、本発明の他の局面として、スイッチング動作によりトランスの二次側に電源を生成するインバーター回路と、前記生成された電源によりバックライトを駆動させて、所定の画像を表示する電子機器において、前記インバーター回路は、前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する構成としてもよい。
【００１６】
さらに、上記電機機器の具体的な構成の一例として、前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流により前記第一入力ラインと前記ゲートドライブ回路との導通を切り替え、前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続され、前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する構成としてもよい。
【発明の効果】
【００１７】
以上説明したように本発明によれば、ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げることができ、以ってコストを低減する。
また請求項２にかかる発明によれば、簡易な構成により第一のスイッチ回路を実現することで、回路規模を小さくすることができる。
そして請求項３にかかる発明によれば、コントロールＩＣによりＦＥＴのスイッチング動作が他励制御される電源回路において、本発明をより効果的に適用することができる。
さらに請求項４にかかる発明によれば、簡易な構成で第二のスイッチ回路を実現することがで、回路規模を小さくすることができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態に係る表示装置１００を説明するためのブロック構成図である。
【図２】インバーター回路８０の構成を説明するためのクレーム対応図である。
【図３】本実施形態に係るインバーター回路を説明するための回路図である。
【図４】従来のインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【図５】本実施形態に係るインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【発明を実施するための形態】
【００１９】
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
１．第一の実施形態：
２．第二の実施形態：
３．その他の実施形態：
【００２０】
１．第一の実施形態：
以下、図を参照して、この発明に係る電子機器を具体化した第１の実施の形態について説明する。なお、第一の実施形態では、電子機器として表示装置を例に説明を行う。図１は、本実施形態に係る表示装置１００を説明するためのブロック構成図である。また、図１に示す表示装置１００は、バックライトを用いた液晶表示型の表示装置であり、本発明に係る電源回路は、このバックライトを点灯させるための電源を供給するインバーター回路８０として実現される。
【００２１】
表示装置１００は、以下の要部を備えて構成されている。表示パネル９９は、バックライト９８と、このバックライト９８から照射される光の透過率を変化させて映像を表示する表示部９７とを備えて構成されている。また、メインコントローラー９６は、図示しないリモコン装置から送信された赤外線信号を受信し、この赤外線信号に応じて、表示装置１００の駆動の開始又は停止を制御する。デジタル回路９５は、チューナー部等の入力ＩＦ９４を介して受信されたビデオ信号に所定の信号処理を施した後、ビデオ信号を表示部９７に出力する。そして、メイン電源回路９３は、商用電源等から電源の供給を受けて、表示装置１００の各部を駆動するために必要な安定化電源を生成し、同各部に生成した電源を供給する。更に、インバーター回路８０は、メイン電源回路９３から供給されたインバーター入力電源、及びベースドライブ信号を用いて、バックライト９８を駆動させるためのバックライト駆動電圧を生成する。
【００２２】
上記構成の表示装置１００では、ユーザーがリモコン装置を操作してメイン電源回路９３をオンする信号を表示装置１００に送信すると、メインコントローラー９６はこの信号を受信し、メイン電源回路９３及びインバーター回路８０に対してＰ−ｏｎ信号を送信する。メイン電源回路９３は、Ｐ−ｏｎ信号を受信すると、商用電源から供給された電源を整流及び平滑化した後、インバーター回路８０を含む各部が駆動するのに必要な電源を生成して、供給する。具体的には、インバーター回路８０に対して、バックライト９８を駆動するための電源の元となるインバーター入力電源や、インバーター回路８０をスイッチングさせるためのゲートドライブ電圧を生成し、同インバーター回路８０に供給する。インバーター回路８０は、Ｐ−ｏｎ信号を受信すると、メイン電源回路９３から供給されるインバーター入力電圧及びゲートドライブ電圧を用いてバックライト９８を駆動するためのバックライト駆動電源を生成し、バックライト９８を駆動する。また、表示部９７は、デジタル回路９５から供給されたビデオ信号に応じてバックライト９８から照射される光の透過率を変化させ、映像を表示する。
【００２３】
本実施形態に係るインバーター回路８０は、ゲートドライブ電圧により、所定タイミングでＦＥＴをオン・オフさせて、インバーター入力電圧を交流に変換する。このとき、ＦＥＴをオン・オフするためには、ゲート電圧の電圧値をしきい値電圧以上／以下に変化させる必要があるが、ゲート電圧の立ち上がり／立下りが急峻でないと、ＦＥＴ８２，８３のターンオン時間及びターンオフ時間が長くなり、ＦＥＴ８２，８３のオン抵抗を増加させる原因となる。その結果、ＦＥＴ８２，８３の発熱温度を増加させてしまう。
【００２４】
そのため、本実施形態に係るインバーター回路８０では、ゲート電圧の元となるゲートドライブ電圧の立ち上がり及び立下りを急峻とすることで、ＦＥＴのターンオン時間及びターンオフ時間を短縮させ、以って、ＦＥＴ８２，８３のオン抵抗の増大を抑制し、発熱温度の上昇を抑制する。また、上記機能を構成する回路を簡易な回路構成で実現することにより、コストを低減させる。以下、本実施形態に係るインバーター回路８０の構成についてより詳細に説明する。
【００２５】
図２は、インバーター回路８０の構成を説明するためのクレーム対応図である。図２に示すように、インバーター回路８０は、入力電圧ライン８１を通じてメイン電源回路９３から入力されたインバーター入力電圧を、１対のＦＥＴ８２，８３を交互に駆動させて交流電圧を生成し、トランス８４の二次側にバックライト駆動電圧を発生させる。このとき、各ＦＥＴ８２，８３は、ゲートドライブ回路７０の制御により、所定タイミングでこのＦＥＴ８２，８３のゲート電極に供給されるゲート電圧によりその駆動を制御される。
【００２６】
また、本実施形態に係るインバーター回路８０は、ドライブ電圧入力ライン（第一入力ライン）８５とゲートドライブ回路７０とは、第一のスイッチ回路６０によりその導通が切り替え可能に接続されており、ドライブ電圧入力ライン８５に供給されたゲートドライブ電圧の電圧値が所定の値を上回った場合にのみ、第一のスイッチ回路６０がゲートドライブ電圧をゲートドライブ回路７０に供給する。更に、切り替えライン（第二入力ライン）５１を流れるＰ−ｏｎ信号がｏｆｆした場合は、第二のスイッチ回路５０がドライブ電圧入力ライン８５に流れるゲートドライブ電圧の供給を遮断する。
【００２７】
上記のように構成された発明では、ゲートドライブ電圧がドライブ電圧入力ライン８５に供給される初期状態において、ゲートドライブ電圧の電圧値が所定の値まで達しない間は、第一のスイッチ回路６０は、ゲートドライブ電圧をゲートドライブ回路７０に供給せず、ゲートドライブ電圧の電圧値が安定化した（所定の電圧値まで達した）後、ゲートドライブ電圧をゲートドライブ回路７０に供給する。その結果、ゲートドライブ回路７０からＦＥＴのゲートへ供給されるゲート電圧の立ち上がり波形は急峻となるためターンオン時間が短くなり、ＦＥＴのオン抵抗を増加させない。
一方、ＦＥＴのスイッチング動作をオフする（電源回路の駆動を停止する）際は、Ｐ−ｏｎ信号（スタート信号）は、ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化するが、第二のスイッチ回路５０は、この信号変化に応じてドライブ電圧入力ライン８５からゲートドライブ回路７０へのゲートドライブ電圧の供給を遮断する。その結果、ゲートドライブ回路７０からＦＥＴのゲートへ供給されるゲート電圧の立ち下がり波形は急峻となるため、ターンオフ時間が短くなり、ＦＥＴのオン抵抗を増加させない。
【００２８】
以下、インバーター回路８０のより具体的な構成を説明する。図３は、本実施形態に係るインバーター回路を説明するための回路図である。なお、図３に示す、インバーター回路８０は、ＩＣにより駆動する他励発振方式の回路であるが、本発明はこれに限定されるものではない。
【００２９】
入力電圧ライン８１は、入力端でメイン電源回路９３の出力端に接続され、出力端でトランス８４の一次側巻線８４ａに接続されている。また、トランス８４は、一次側巻線８４ａで入力電圧ライン８１及び一対のＦＥＴ８２，８３に接続され、二次側巻線８４ｂでバックライト９８に接続されている。そして、一対のＦＥＴ８２，８３は、トランス８４の一次側巻線８４ａに接続されてプッシュプル回路を構成し、その駆動によりトランス８４の一次側巻線８４ａに極性の異なる電流を流す。
【００３０】
ドライブ電圧入力ライン８５は、入力端でメイン電源回路９３の出力端に接続され、出力端でゲートドライブ回路７０に接続されている。更に、ドライブ電圧入力ライン８５は、メインコントローラー９６から出力されるＰ−ｏｎ信号によって、同ドライブ電圧入力ライン８５に供給されるよう、ドライブ電圧入力ライン８５の導通を切り替えるトランジスター８６ａ，８６ｂ、及びこのトランジスター８６のオン・オフを遅延させるための時定数を発生させるＣＲ回路８７を通じて、Ｐ−ｏｎ供給ライン８８に接続されている。そのため、メインコントローラー９６から出力されたＰ−ｏｎ信号は、ＣＲ回路８７により遅延された後、トランジスター８６ａ，８６ｂをオンし、ドライブ電圧入力ライン８５にゲートドライブ電圧を供給する。
【００３１】
本実施形態に係るゲートドライブ回路７０は、ＦＥＴ８２，８３のスイッチング動作の元となるパルス波を発生させるインバーターコントロールＩＣ７１と、このインバーターコントロールＩＣ７１から出力されるパルス波によってＦＥＴ８２，８３を交互にスイッチングさせるブリッジ回路７２と、を備えて構成されている。
【００３２】
インバーターコントロールＩＣ７１は、ドライブ電圧入力ライン８５とスタート端子７１ａを介して接続され、このスタート端子７１ａからゲートドライブ電圧を受信することで、出力端子７１ｂ，７１ｃからそれぞれ立ち上がり周期が異なるパルス波を出力する。更に、ドライブ電圧入力ライン８５におけるスタート端子７１ａと接続される前段には、このスタート信号を安定化させるコンデンサー８９が接続されている。そのため、ドライブ電圧入力ライン８５において、このコンデンサー８９の電荷が所定の値に達するまでは、ゲートドライブ電圧は安定化せず、徐助にその電圧を増加させる。
【００３３】
また、ブリッジ回路７２は、インバーターコントロールＩＣ７１の出力端子７１ｂと、ＦＥＴ８２との間に接続された第一ブリッジ部７２ａと、インバーターコントロールＩＣ７１の出力端子７１ｃとＦＥＴ８３との間に接続された第二ブリッジ部７２ｂと、を備えて構成されている。第一及び第二ブリッジ部７２ａ，７２ｂは、複数のトランジスター及び抵抗を組み合わせて構成されており、インバーターコントロールＩＣ７１から出力されるパルス波に応じて、ゲートドライブ電圧をトランジスターで増幅させてＦＥＴ８２，８３のゲートに供給する。
【００３４】
本実施形態に係る第一のスイッチ回路６０は、ドライブ電圧入力ライン８５と、ゲートドライブ回路７０と、を自己バイアスによりオン・オフする第一トランジスター６１と、ドライブ電圧入力ライン８５に供給されたゲートドライブ電圧の電圧値に応じて降伏電流を出力するツェナーダイオード６２と、降伏電流の出力に応じて、第一トランジスター６１のオン・オフを切り替える第二トランジスター６３と、を備えて構成されている。
第一トランジスター６１のコレクターは、ドライブ電圧入力ライン８５に接続され、エミッターはゲートドライブ回路７０に接続され、ベースは、抵抗を介して第二トランジスター６３のコレクターに接続されている。また、ツェナーダイオード６２のアノードは、ドライブ電圧入力ライン８５における第一トランジスター６１との接続点より前段で接続され、カソードは、第二トランジスター６３のベースに接続されている。更に、第二トランジスターのエミッターは接地されている。
【００３５】
本実施形態に係る第二のスイッチ回路５０は、Ｐ−ｏｎ供給ライン８８と並列接続された切り替えライン５１と、この切り替えライン５１に接続された第二トランジスター６３とを備えて構成されている。即ち、第二のスイッチ回路５０は、第一のスイッチ回路６０の一部を流用している。また、Ｐ−ｏｎ供給ライン８８におけるＣＲ回路８７との接続点の前段で並列接続された切り替えライン５１は、第二トランジスター６３のベースに接続されている。
【００３６】
以下、このインバーター回路８０の動作を説明する。図４は、従来のインバーター回路８０の各部に流れる信号の波形を示す波形図である。また、図５は、本実施形態に係るインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【００３７】
まずは、Ｐ−ｏｎ信号入力時（起動時）におけるインバーター回路８０の動作を説明する。メインコントローラー９６からメイン電源回路９３及びインバーター回路８０にＰ−ｏｎ信号が出力されると、ＣＲ回路８７の時定数により遅延されたＰ−ｏｎ信号は、トランジスター８６ａ，８６ｂをオンし、ゲートドライブ電圧をドライブ電圧入力ライン８５に供給する。すると、インバーターコントロールＩＣのスタート端子７１ａに起動電圧：Ｖｃｃが供給され、出力端子７１ｂ，７１ｃからパルス波を出力する。
【００３８】
ドライブ電圧入力ライン８５に供給された電圧は、コンデンサー８９等の影響により初期状態では、１５ボルトに達しておらず、緩やかに１５ボルト付近まで増加していく（図４：ｔ１〜ｔ２）。そのため、従来のインバーター回路８０（第一及び第二のスイッチ回路を有していない回路）では、初期状態（ｔ０〜ｔ１）において、ドライブ電圧入力ライン８５には、１５ボルトに達していないゲートドライブ電圧が供給されるため、ＦＥＴ８２，８３のターンオン時間が長くなる（ゲート電圧の立ち上がり波形の傾きが急峻ではない）。
【００３９】
一方、本実施形態に係るインバーター回路８０では、ドライブ電圧入力ライン８５に供給された電圧が１５ボルト付近に達しない場合は、ツェナーダイオード６２を降伏せず、第二トランジスター６３のベースには切り替えライン５１を通じて供給されたＰ−ｏｎ信号によるバイアス電流のみが流れる。そのため、第二トランジスター６３はオンせず、第一トランジスター６１はオフ状態を維持する。
【００４０】
その後、一定の期間が経過すると、ドライブ電圧入力ライン８５に供給された電圧は１５ボルト付近で安定し（図５：ｔ１’〜ｔ２’）、ツェナーダイオード６２を降伏する。そのため、第二トランジスター６３のゲートには、上記したバイアス電流と、ツェナーダイオード６２から流れる降伏電流とが合成された電流が流れ、第二トランジスター６３をオンする。結果、第一トランジスター６１のベースには、自己バイアスによるベース電流が流れ、第一トランジスター６１をオンする。そして、１５ボルトで安定したゲートバイアス電圧は、ドライブ電圧入力ライン８５を通じてゲートドライブ回路７０の第一ブリッジ回路７２ａ及び第二ブリッジ回路７２ｂに供給され、ＦＥＴ８２，８３のゲートにゲート電圧を印加する。
【００４１】
次に、起動停止時におけるインバーター回路８０の動作を説明する。メインコントローラー９６から出力されるＰ−ｏｎ信号がローレベルに変化すると、トランジスター８６のベースに供給されるＰ−ｏｎ信号の波形変化は、ＣＲ回路８７で遅延されるため、ＣＲ回路８７で設定される時定数の経過後にトランジスター８６ａ，８６ｂはオフされる。そのため、従来のインバーター回路８０（第一及び第二のスイッチ回路を有していない回路）では、ドライブ電圧入力ライン８５は、所定期間遅延された後、ゲートドライブ回路７０との導通が遮断されるため、ゲートドライブ回路７０に供給されるゲートドライブ電圧の電圧値は緩やかにしきい値電圧以下まで減少する（図４：ｔ３〜ｔ４）
。
【００４２】
一方、本実施形態に係るインバーター回路８０では、Ｐ−ｏｎ信号がローレベルに変化すると同時に、切り替えライン５１を流れるＰ−ｏｎ信号がローレベルに変化し、第二トランジスター６３に流れるゲート電圧をローレベルに変化させる。そのため、第二トランジスター６３がオフし、ドライブ電圧入力ライン８５とゲートドライブ回路７０間の導通を遮断し、ゲートドライブ回路７０に供給されるゲートドライブ電圧の供給を遮断する（図５：ｔ３’〜ｔ４’）。その結果、ＦＥＴ８２，８３に供給されるゲート電圧の電圧値は急峻にしきい値電圧以下まで減少する。
【００４３】
以上説明したように、本実施形態では、ゲートドライブ回路７０に供給されるゲートドライブ電圧は、ツェナーダイオード６２を降伏可能な所定の値に達しており（１５ボルト）、ＦＥＴのターンオン時間を短くすることができる。また、インバーター回路８０の起動をオフにする場面では、Ｐ−ｏｎ信号の波形変化に応じてゲートドライブ電圧の供給を瞬時に遮断するため、ＦＥＴのターンオフ時間を短くすることができる。また、各回路は、トランジスターやダイオードを用いた簡易な構成であるため、回路規模を小さくし又、コストを下げることができる。
【００４４】
２．第二の実施形態：
起動停止時にＦＥＴ８２，８３に供給されるゲートドライブ電圧の立下りを急峻にする構成としては、ゲートドライブ回路７０に供給されるゲートドライブ電圧を遮断することに限定されない。即ち、Ｐ−ｏｎ信号の波形変化に応じて、インバーターコントロールＩＣ７１に供給される起動電圧：Ｖｃｃを遮断するトランジスターを備える構成としてもよい。
【００４５】
３．その他の実施形態：
第二のスイッチ回路５０が第一のスイッチ回路６０の一部であるトランジスターを流用することは一例であり、第一及び第二のスイッチ回路がそれぞれ別々に構成されるものであってもよい。
また、電子機器として表示装置を示すことは一例であり、本発明に係る電源回路を使用するものであれば何にでも本発明を適用することができる。
【００４６】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００４７】
５０…第二のスイッチ回路、５１…切り替えライン、６０…第一のスイッチ回路、６１…第一トランジスター、６２…ツェナーダイオード、６３…第二トランジスター、７０…ゲートドライブ回路、７１…インバーターコントロールＩＣ、７１ａ…スタート端子、７１ｂ，７１ｃ…出力端子、７２…ブリッジ回路、７２ａ…第一ブリッジ部、７２ａ…第二ブリッジ部、８０…インバーター回路、８１…入力電圧ライン、８２，８３…ＦＥＴ、８４…トランス、８５…ドライブ電圧入力ライン、８６…トランジスター、８７…ＣＲ回路、８８…Ｐ−ｏｎ供給ライン、８９…コンデンサー、９３…メイン電源回路、９５…デジタル回路、９６…メインコントローラー、９７…表示部、９８…バックライト、９９…表示パネル、１００…表示装置
【技術分野】
【０００１】
本発明は、ＦＥＴを用いてスイッチング動作を行う電源回路、及び上記電源回路を使用した電子機器に関する。
【背景技術】
【０００２】
従来、ＦＥＴ（Field-Effect Transistor）によるスイッチング動作により所望の電源を生成する電源回路が知られている。その一例として、電源回路は、ゲートドライブ回路により、回路外部から供給されるゲートドライブ電圧を所定タイミングでＦＥＴのゲートに出力することで、入力された電源を変換して出力する（例えば、特許文献１、２参照）。
【０００３】
ＦＥＴは、ベースに印加されるベース電圧がある値（以下、しきい値電圧と記載する。）に達することで、コレクター／エミッター間が導通する。このとき、電源回路の起動開始時及び起動停止時において、ベースに印加されるゲートドライブ電圧の値がしきい値電圧に達する（を下回る）までは、所定の時間を有する（以下、この所定の時間をターンオン時間／ターンオフ時間と記載する）。そのため、ＦＥＴのターンオン時間／ターンオフ時間が長くなると、ＦＥＴ内部のオン抵抗が増加して発熱温度が上昇し、場合によってはＦＥＴを破壊してしまうこともある。
【０００４】
ＦＥＴ内部のオン抵抗を低減させる構成として、ＦＥＴのゲートに印加される電圧を監視し、監視された電圧が所定の値を下回る場合は、上記電圧以外の所定の電圧を印加することで、ＦＥＴのオン抵抗を低減させる技術が開示されている（例えば、特許文献３−５参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−０５４９６３号公報
【特許文献２】特開２００６−１２１８６３号公報
【特許文献３】特開２００６−１１５４２２号公報
【特許文献４】特開２００５−３０４２２６号公報
【特許文献５】再表２００５ー０７１８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記引用文献に開示されたように、ＦＥＴのゲートに印加される電圧を監視して、ターンオン時間を短くするための補助となる電圧を印加する場合、当然電圧を監視するための回路や、新たな電圧を印加するための回路が必要となり、回路規模を増大させ、且つコストを増加させる要因となる。一方、オン抵抗を低減させることはできないものの、チャンネル温度に十分な余裕があるＦＥＴを使用することで、発熱温度に対する耐性を上げ、ＦＥＴの破壊を予防する方法も存在する。しかしながら、耐性の強いＦＥＴを使用する場合、それだけＦＥＴのコストが高くなり、電源回路全体でのコストを増加させる要因となる。
【０００７】
本発明は、上記課題にかんがみてなされたもので、ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減することが可能な電源回路、及び上記電源回路を使用した電子機器を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、スイッチング動作によりトランスの二次側に電源を生成する電源回路において、前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する構成としてある。
【０００９】
上記のように構成された発明では、ゲートドライブ電圧が第一入力ラインに供給される初期状態において、ゲートドライブ電圧の電圧値が所定の値まで達しない間は、第一のスイッチ回路は、第一入力ラインとゲートドライブ回路とを導通させず、ゲートドライブ電圧の電圧値が安定化した（所定の電圧値まで達した）後、第一入力ラインとゲートドライブ回路とを導通させ、ゲートドライブ電圧をゲートドライブ回路に供給する。その結果、ゲートドライブ回路からＦＥＴのゲートへ供給されるゲート電圧の立ち上がり波形は急峻となり、ターンオン時間が短くなるため、ＦＥＴのオン抵抗を増加させない。
一方、ＦＥＴのスイッチング動作をオフする（電源回路の駆動を停止する）際は、スタート信号は、ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化するが、第二のスイッチ回路は、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する。その結果、ＦＥＴのスイッチング動作をオフする際、ゲートドライブ回路からＦＥＴのゲートへ供給されるゲート電圧は瞬時にしきい値電圧を下回るため、ＦＥＴのオン抵抗を増加させない。
【００１０】
ここで、「急峻にする」とは、ゲートドライブ電圧の立ち上がり／立ち上がり波形の傾きが、従来の電源回路におけるゲートドライブ電圧の立ち上がり／立下り波形の傾きに比べて大きくなることを意味する。
更に、「ゲートドライブ電圧」と「ゲート電圧」とは、厳密には共通の電圧を元とする電圧であるが、本明細書中では、ゲートドライブ回路に供給される電圧を「ゲートドライブ電圧」と記載し、この「ゲートドライブ電圧」により駆動したゲートドライブ回路からＦＥＴのゲートに供給される電圧を「ゲート電圧」と記載する。
【００１１】
また、第一のスイッチ回路の具体的な構成の一例として、前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて第一入力ラインと前記ゲートドライブ回路との導通をオンする。
上記のように構成された発明では、第一入力ラインを流れるゲートドライブ電圧の電圧値をツェナーダイオードが流す降伏電流により判断するため、簡易な構成により第一のスイッチ回路を実現することで、回路規模を小さくすることができる。
【００１２】
そして、ゲートドライブ電圧の立ち上がり波形が緩やか原因としては、当該電源回路へゲートドライブ電圧を供給する元となる回路の動作や、当該回路を構成する素子の特徴に起因する。そのため、上記原因の一つとして、前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続されている。
上記のように構成された発明では、コントロールＩＣによりＦＥＴのスイッチング動作が他励制御される電源回路において、本発明をより効果的に適用することができる。
【００１３】
さらに、第二のスイッチ回路の具体的な構成の一例として、前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する構成としてもよい。
上記のように構成された発明では、スタート信号の変化をトランジスターのスイッチング動作により検出し、導通状態を切り替えるため、簡易な構成で第二のスイッチ回路を実現することがで、回路規模を小さくすることができる。
【００１４】
また、電源回路のより具体的な構成の一例として、当該電源回路は、液晶表示装置におけるバックライトを駆動するための電源を生成するインバーター回路であってもよい。
【００１５】
そして、本発明は、当該電源回路のみならず、この電源回路を用いた電子機器に対しても応用することができる。そのため、本発明の他の局面として、スイッチング動作によりトランスの二次側に電源を生成するインバーター回路と、前記生成された電源によりバックライトを駆動させて、所定の画像を表示する電子機器において、前記インバーター回路は、前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する構成としてもよい。
【００１６】
さらに、上記電機機器の具体的な構成の一例として、前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流により前記第一入力ラインと前記ゲートドライブ回路との導通を切り替え、前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続され、前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する構成としてもよい。
【発明の効果】
【００１７】
以上説明したように本発明によれば、ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げることができ、以ってコストを低減する。
また請求項２にかかる発明によれば、簡易な構成により第一のスイッチ回路を実現することで、回路規模を小さくすることができる。
そして請求項３にかかる発明によれば、コントロールＩＣによりＦＥＴのスイッチング動作が他励制御される電源回路において、本発明をより効果的に適用することができる。
さらに請求項４にかかる発明によれば、簡易な構成で第二のスイッチ回路を実現することがで、回路規模を小さくすることができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態に係る表示装置１００を説明するためのブロック構成図である。
【図２】インバーター回路８０の構成を説明するためのクレーム対応図である。
【図３】本実施形態に係るインバーター回路を説明するための回路図である。
【図４】従来のインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【図５】本実施形態に係るインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【発明を実施するための形態】
【００１９】
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
１．第一の実施形態：
２．第二の実施形態：
３．その他の実施形態：
【００２０】
１．第一の実施形態：
以下、図を参照して、この発明に係る電子機器を具体化した第１の実施の形態について説明する。なお、第一の実施形態では、電子機器として表示装置を例に説明を行う。図１は、本実施形態に係る表示装置１００を説明するためのブロック構成図である。また、図１に示す表示装置１００は、バックライトを用いた液晶表示型の表示装置であり、本発明に係る電源回路は、このバックライトを点灯させるための電源を供給するインバーター回路８０として実現される。
【００２１】
表示装置１００は、以下の要部を備えて構成されている。表示パネル９９は、バックライト９８と、このバックライト９８から照射される光の透過率を変化させて映像を表示する表示部９７とを備えて構成されている。また、メインコントローラー９６は、図示しないリモコン装置から送信された赤外線信号を受信し、この赤外線信号に応じて、表示装置１００の駆動の開始又は停止を制御する。デジタル回路９５は、チューナー部等の入力ＩＦ９４を介して受信されたビデオ信号に所定の信号処理を施した後、ビデオ信号を表示部９７に出力する。そして、メイン電源回路９３は、商用電源等から電源の供給を受けて、表示装置１００の各部を駆動するために必要な安定化電源を生成し、同各部に生成した電源を供給する。更に、インバーター回路８０は、メイン電源回路９３から供給されたインバーター入力電源、及びベースドライブ信号を用いて、バックライト９８を駆動させるためのバックライト駆動電圧を生成する。
【００２２】
上記構成の表示装置１００では、ユーザーがリモコン装置を操作してメイン電源回路９３をオンする信号を表示装置１００に送信すると、メインコントローラー９６はこの信号を受信し、メイン電源回路９３及びインバーター回路８０に対してＰ−ｏｎ信号を送信する。メイン電源回路９３は、Ｐ−ｏｎ信号を受信すると、商用電源から供給された電源を整流及び平滑化した後、インバーター回路８０を含む各部が駆動するのに必要な電源を生成して、供給する。具体的には、インバーター回路８０に対して、バックライト９８を駆動するための電源の元となるインバーター入力電源や、インバーター回路８０をスイッチングさせるためのゲートドライブ電圧を生成し、同インバーター回路８０に供給する。インバーター回路８０は、Ｐ−ｏｎ信号を受信すると、メイン電源回路９３から供給されるインバーター入力電圧及びゲートドライブ電圧を用いてバックライト９８を駆動するためのバックライト駆動電源を生成し、バックライト９８を駆動する。また、表示部９７は、デジタル回路９５から供給されたビデオ信号に応じてバックライト９８から照射される光の透過率を変化させ、映像を表示する。
【００２３】
本実施形態に係るインバーター回路８０は、ゲートドライブ電圧により、所定タイミングでＦＥＴをオン・オフさせて、インバーター入力電圧を交流に変換する。このとき、ＦＥＴをオン・オフするためには、ゲート電圧の電圧値をしきい値電圧以上／以下に変化させる必要があるが、ゲート電圧の立ち上がり／立下りが急峻でないと、ＦＥＴ８２，８３のターンオン時間及びターンオフ時間が長くなり、ＦＥＴ８２，８３のオン抵抗を増加させる原因となる。その結果、ＦＥＴ８２，８３の発熱温度を増加させてしまう。
【００２４】
そのため、本実施形態に係るインバーター回路８０では、ゲート電圧の元となるゲートドライブ電圧の立ち上がり及び立下りを急峻とすることで、ＦＥＴのターンオン時間及びターンオフ時間を短縮させ、以って、ＦＥＴ８２，８３のオン抵抗の増大を抑制し、発熱温度の上昇を抑制する。また、上記機能を構成する回路を簡易な回路構成で実現することにより、コストを低減させる。以下、本実施形態に係るインバーター回路８０の構成についてより詳細に説明する。
【００２５】
図２は、インバーター回路８０の構成を説明するためのクレーム対応図である。図２に示すように、インバーター回路８０は、入力電圧ライン８１を通じてメイン電源回路９３から入力されたインバーター入力電圧を、１対のＦＥＴ８２，８３を交互に駆動させて交流電圧を生成し、トランス８４の二次側にバックライト駆動電圧を発生させる。このとき、各ＦＥＴ８２，８３は、ゲートドライブ回路７０の制御により、所定タイミングでこのＦＥＴ８２，８３のゲート電極に供給されるゲート電圧によりその駆動を制御される。
【００２６】
また、本実施形態に係るインバーター回路８０は、ドライブ電圧入力ライン（第一入力ライン）８５とゲートドライブ回路７０とは、第一のスイッチ回路６０によりその導通が切り替え可能に接続されており、ドライブ電圧入力ライン８５に供給されたゲートドライブ電圧の電圧値が所定の値を上回った場合にのみ、第一のスイッチ回路６０がゲートドライブ電圧をゲートドライブ回路７０に供給する。更に、切り替えライン（第二入力ライン）５１を流れるＰ−ｏｎ信号がｏｆｆした場合は、第二のスイッチ回路５０がドライブ電圧入力ライン８５に流れるゲートドライブ電圧の供給を遮断する。
【００２７】
上記のように構成された発明では、ゲートドライブ電圧がドライブ電圧入力ライン８５に供給される初期状態において、ゲートドライブ電圧の電圧値が所定の値まで達しない間は、第一のスイッチ回路６０は、ゲートドライブ電圧をゲートドライブ回路７０に供給せず、ゲートドライブ電圧の電圧値が安定化した（所定の電圧値まで達した）後、ゲートドライブ電圧をゲートドライブ回路７０に供給する。その結果、ゲートドライブ回路７０からＦＥＴのゲートへ供給されるゲート電圧の立ち上がり波形は急峻となるためターンオン時間が短くなり、ＦＥＴのオン抵抗を増加させない。
一方、ＦＥＴのスイッチング動作をオフする（電源回路の駆動を停止する）際は、Ｐ−ｏｎ信号（スタート信号）は、ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化するが、第二のスイッチ回路５０は、この信号変化に応じてドライブ電圧入力ライン８５からゲートドライブ回路７０へのゲートドライブ電圧の供給を遮断する。その結果、ゲートドライブ回路７０からＦＥＴのゲートへ供給されるゲート電圧の立ち下がり波形は急峻となるため、ターンオフ時間が短くなり、ＦＥＴのオン抵抗を増加させない。
【００２８】
以下、インバーター回路８０のより具体的な構成を説明する。図３は、本実施形態に係るインバーター回路を説明するための回路図である。なお、図３に示す、インバーター回路８０は、ＩＣにより駆動する他励発振方式の回路であるが、本発明はこれに限定されるものではない。
【００２９】
入力電圧ライン８１は、入力端でメイン電源回路９３の出力端に接続され、出力端でトランス８４の一次側巻線８４ａに接続されている。また、トランス８４は、一次側巻線８４ａで入力電圧ライン８１及び一対のＦＥＴ８２，８３に接続され、二次側巻線８４ｂでバックライト９８に接続されている。そして、一対のＦＥＴ８２，８３は、トランス８４の一次側巻線８４ａに接続されてプッシュプル回路を構成し、その駆動によりトランス８４の一次側巻線８４ａに極性の異なる電流を流す。
【００３０】
ドライブ電圧入力ライン８５は、入力端でメイン電源回路９３の出力端に接続され、出力端でゲートドライブ回路７０に接続されている。更に、ドライブ電圧入力ライン８５は、メインコントローラー９６から出力されるＰ−ｏｎ信号によって、同ドライブ電圧入力ライン８５に供給されるよう、ドライブ電圧入力ライン８５の導通を切り替えるトランジスター８６ａ，８６ｂ、及びこのトランジスター８６のオン・オフを遅延させるための時定数を発生させるＣＲ回路８７を通じて、Ｐ−ｏｎ供給ライン８８に接続されている。そのため、メインコントローラー９６から出力されたＰ−ｏｎ信号は、ＣＲ回路８７により遅延された後、トランジスター８６ａ，８６ｂをオンし、ドライブ電圧入力ライン８５にゲートドライブ電圧を供給する。
【００３１】
本実施形態に係るゲートドライブ回路７０は、ＦＥＴ８２，８３のスイッチング動作の元となるパルス波を発生させるインバーターコントロールＩＣ７１と、このインバーターコントロールＩＣ７１から出力されるパルス波によってＦＥＴ８２，８３を交互にスイッチングさせるブリッジ回路７２と、を備えて構成されている。
【００３２】
インバーターコントロールＩＣ７１は、ドライブ電圧入力ライン８５とスタート端子７１ａを介して接続され、このスタート端子７１ａからゲートドライブ電圧を受信することで、出力端子７１ｂ，７１ｃからそれぞれ立ち上がり周期が異なるパルス波を出力する。更に、ドライブ電圧入力ライン８５におけるスタート端子７１ａと接続される前段には、このスタート信号を安定化させるコンデンサー８９が接続されている。そのため、ドライブ電圧入力ライン８５において、このコンデンサー８９の電荷が所定の値に達するまでは、ゲートドライブ電圧は安定化せず、徐助にその電圧を増加させる。
【００３３】
また、ブリッジ回路７２は、インバーターコントロールＩＣ７１の出力端子７１ｂと、ＦＥＴ８２との間に接続された第一ブリッジ部７２ａと、インバーターコントロールＩＣ７１の出力端子７１ｃとＦＥＴ８３との間に接続された第二ブリッジ部７２ｂと、を備えて構成されている。第一及び第二ブリッジ部７２ａ，７２ｂは、複数のトランジスター及び抵抗を組み合わせて構成されており、インバーターコントロールＩＣ７１から出力されるパルス波に応じて、ゲートドライブ電圧をトランジスターで増幅させてＦＥＴ８２，８３のゲートに供給する。
【００３４】
本実施形態に係る第一のスイッチ回路６０は、ドライブ電圧入力ライン８５と、ゲートドライブ回路７０と、を自己バイアスによりオン・オフする第一トランジスター６１と、ドライブ電圧入力ライン８５に供給されたゲートドライブ電圧の電圧値に応じて降伏電流を出力するツェナーダイオード６２と、降伏電流の出力に応じて、第一トランジスター６１のオン・オフを切り替える第二トランジスター６３と、を備えて構成されている。
第一トランジスター６１のコレクターは、ドライブ電圧入力ライン８５に接続され、エミッターはゲートドライブ回路７０に接続され、ベースは、抵抗を介して第二トランジスター６３のコレクターに接続されている。また、ツェナーダイオード６２のアノードは、ドライブ電圧入力ライン８５における第一トランジスター６１との接続点より前段で接続され、カソードは、第二トランジスター６３のベースに接続されている。更に、第二トランジスターのエミッターは接地されている。
【００３５】
本実施形態に係る第二のスイッチ回路５０は、Ｐ−ｏｎ供給ライン８８と並列接続された切り替えライン５１と、この切り替えライン５１に接続された第二トランジスター６３とを備えて構成されている。即ち、第二のスイッチ回路５０は、第一のスイッチ回路６０の一部を流用している。また、Ｐ−ｏｎ供給ライン８８におけるＣＲ回路８７との接続点の前段で並列接続された切り替えライン５１は、第二トランジスター６３のベースに接続されている。
【００３６】
以下、このインバーター回路８０の動作を説明する。図４は、従来のインバーター回路８０の各部に流れる信号の波形を示す波形図である。また、図５は、本実施形態に係るインバーター回路８０の各部に流れる信号の波形を示す波形図である。
【００３７】
まずは、Ｐ−ｏｎ信号入力時（起動時）におけるインバーター回路８０の動作を説明する。メインコントローラー９６からメイン電源回路９３及びインバーター回路８０にＰ−ｏｎ信号が出力されると、ＣＲ回路８７の時定数により遅延されたＰ−ｏｎ信号は、トランジスター８６ａ，８６ｂをオンし、ゲートドライブ電圧をドライブ電圧入力ライン８５に供給する。すると、インバーターコントロールＩＣのスタート端子７１ａに起動電圧：Ｖｃｃが供給され、出力端子７１ｂ，７１ｃからパルス波を出力する。
【００３８】
ドライブ電圧入力ライン８５に供給された電圧は、コンデンサー８９等の影響により初期状態では、１５ボルトに達しておらず、緩やかに１５ボルト付近まで増加していく（図４：ｔ１〜ｔ２）。そのため、従来のインバーター回路８０（第一及び第二のスイッチ回路を有していない回路）では、初期状態（ｔ０〜ｔ１）において、ドライブ電圧入力ライン８５には、１５ボルトに達していないゲートドライブ電圧が供給されるため、ＦＥＴ８２，８３のターンオン時間が長くなる（ゲート電圧の立ち上がり波形の傾きが急峻ではない）。
【００３９】
一方、本実施形態に係るインバーター回路８０では、ドライブ電圧入力ライン８５に供給された電圧が１５ボルト付近に達しない場合は、ツェナーダイオード６２を降伏せず、第二トランジスター６３のベースには切り替えライン５１を通じて供給されたＰ−ｏｎ信号によるバイアス電流のみが流れる。そのため、第二トランジスター６３はオンせず、第一トランジスター６１はオフ状態を維持する。
【００４０】
その後、一定の期間が経過すると、ドライブ電圧入力ライン８５に供給された電圧は１５ボルト付近で安定し（図５：ｔ１’〜ｔ２’）、ツェナーダイオード６２を降伏する。そのため、第二トランジスター６３のゲートには、上記したバイアス電流と、ツェナーダイオード６２から流れる降伏電流とが合成された電流が流れ、第二トランジスター６３をオンする。結果、第一トランジスター６１のベースには、自己バイアスによるベース電流が流れ、第一トランジスター６１をオンする。そして、１５ボルトで安定したゲートバイアス電圧は、ドライブ電圧入力ライン８５を通じてゲートドライブ回路７０の第一ブリッジ回路７２ａ及び第二ブリッジ回路７２ｂに供給され、ＦＥＴ８２，８３のゲートにゲート電圧を印加する。
【００４１】
次に、起動停止時におけるインバーター回路８０の動作を説明する。メインコントローラー９６から出力されるＰ−ｏｎ信号がローレベルに変化すると、トランジスター８６のベースに供給されるＰ−ｏｎ信号の波形変化は、ＣＲ回路８７で遅延されるため、ＣＲ回路８７で設定される時定数の経過後にトランジスター８６ａ，８６ｂはオフされる。そのため、従来のインバーター回路８０（第一及び第二のスイッチ回路を有していない回路）では、ドライブ電圧入力ライン８５は、所定期間遅延された後、ゲートドライブ回路７０との導通が遮断されるため、ゲートドライブ回路７０に供給されるゲートドライブ電圧の電圧値は緩やかにしきい値電圧以下まで減少する（図４：ｔ３〜ｔ４）
。
【００４２】
一方、本実施形態に係るインバーター回路８０では、Ｐ−ｏｎ信号がローレベルに変化すると同時に、切り替えライン５１を流れるＰ−ｏｎ信号がローレベルに変化し、第二トランジスター６３に流れるゲート電圧をローレベルに変化させる。そのため、第二トランジスター６３がオフし、ドライブ電圧入力ライン８５とゲートドライブ回路７０間の導通を遮断し、ゲートドライブ回路７０に供給されるゲートドライブ電圧の供給を遮断する（図５：ｔ３’〜ｔ４’）。その結果、ＦＥＴ８２，８３に供給されるゲート電圧の電圧値は急峻にしきい値電圧以下まで減少する。
【００４３】
以上説明したように、本実施形態では、ゲートドライブ回路７０に供給されるゲートドライブ電圧は、ツェナーダイオード６２を降伏可能な所定の値に達しており（１５ボルト）、ＦＥＴのターンオン時間を短くすることができる。また、インバーター回路８０の起動をオフにする場面では、Ｐ−ｏｎ信号の波形変化に応じてゲートドライブ電圧の供給を瞬時に遮断するため、ＦＥＴのターンオフ時間を短くすることができる。また、各回路は、トランジスターやダイオードを用いた簡易な構成であるため、回路規模を小さくし又、コストを下げることができる。
【００４４】
２．第二の実施形態：
起動停止時にＦＥＴ８２，８３に供給されるゲートドライブ電圧の立下りを急峻にする構成としては、ゲートドライブ回路７０に供給されるゲートドライブ電圧を遮断することに限定されない。即ち、Ｐ−ｏｎ信号の波形変化に応じて、インバーターコントロールＩＣ７１に供給される起動電圧：Ｖｃｃを遮断するトランジスターを備える構成としてもよい。
【００４５】
３．その他の実施形態：
第二のスイッチ回路５０が第一のスイッチ回路６０の一部であるトランジスターを流用することは一例であり、第一及び第二のスイッチ回路がそれぞれ別々に構成されるものであってもよい。
また、電子機器として表示装置を示すことは一例であり、本発明に係る電源回路を使用するものであれば何にでも本発明を適用することができる。
【００４６】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００４７】
５０…第二のスイッチ回路、５１…切り替えライン、６０…第一のスイッチ回路、６１…第一トランジスター、６２…ツェナーダイオード、６３…第二トランジスター、７０…ゲートドライブ回路、７１…インバーターコントロールＩＣ、７１ａ…スタート端子、７１ｂ，７１ｃ…出力端子、７２…ブリッジ回路、７２ａ…第一ブリッジ部、７２ａ…第二ブリッジ部、８０…インバーター回路、８１…入力電圧ライン、８２，８３…ＦＥＴ、８４…トランス、８５…ドライブ電圧入力ライン、８６…トランジスター、８７…ＣＲ回路、８８…Ｐ−ｏｎ供給ライン、８９…コンデンサー、９３…メイン電源回路、９５…デジタル回路、９６…メインコントローラー、９７…表示部、９８…バックライト、９９…表示パネル、１００…表示装置
【特許請求の範囲】
【請求項１】
スイッチング動作によりトランスの二次側に電源を生成する電源回路において、
前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、
前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、
前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、
前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、
前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、
前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有することを特徴とする電源回路。
【請求項２】
前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて前記第一入力ラインと前記ゲートドライブ回路の導通を切り替えることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、
前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続されていることを特徴とする請求項１又は請求項２のいずれかに記載の電源回路。
【請求項４】
前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、この信号変化に応じて前記第一のスイッチ回路をオフにするトランジスターを有することを特徴とする請求項１〜請求項３のいずれか一項に記載の電源回路。
【請求項５】
当該電源回路は、液晶表示装置におけるバックライトを駆動するための電源を生成するインバーター回路であることを特徴とする請求項１〜請求項４のいずれか一項に記載の電源回路。
【請求項６】
スイッチング動作によりトランスの二次側に電源を生成するインバーター回路と、前記生成された電源によりバックライトを駆動させて、所定の画像を表示する電子機器において、
前記インバーター回路は、
前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、
前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、
前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、
前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、
前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、
前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有することを特徴とする電子機器。
【請求項７】
前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて前記第一入力ラインと前記ゲートドライブ回路との導通を切り替え、
前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、
前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続され、
前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する、ことを特徴とする請求項６に記載の電子機器。
【請求項１】
スイッチング動作によりトランスの二次側に電源を生成する電源回路において、
前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、
前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、
前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、
前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、
前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、
前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有することを特徴とする電源回路。
【請求項２】
前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて前記第一入力ラインと前記ゲートドライブ回路の導通を切り替えることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、
前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続されていることを特徴とする請求項１又は請求項２のいずれかに記載の電源回路。
【請求項４】
前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、この信号変化に応じて前記第一のスイッチ回路をオフにするトランジスターを有することを特徴とする請求項１〜請求項３のいずれか一項に記載の電源回路。
【請求項５】
当該電源回路は、液晶表示装置におけるバックライトを駆動するための電源を生成するインバーター回路であることを特徴とする請求項１〜請求項４のいずれか一項に記載の電源回路。
【請求項６】
スイッチング動作によりトランスの二次側に電源を生成するインバーター回路と、前記生成された電源によりバックライトを駆動させて、所定の画像を表示する電子機器において、
前記インバーター回路は、
前記トランスの一次側に接続されて、スイッチング動作を行うＦＥＴと、
前記ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、
前記ゲートドライブ回路を作動させるためのゲートドライブ電圧を、前記ゲートドライブ回路に供給する第一入力ラインと、
前記ゲートドライブ電圧を前記第一入力ラインに供給するためのスタート信号の供給を受け付ける第二入力ラインと、
前記第一入力ラインと前記ゲートドライブ回路との間に介在して、前記第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に前記第一入力ラインと前記ゲートドライブ回路とを導通させる第一のスイッチ回路と、
前記スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて前記第一入力ラインから前記ゲートドライブ回路への前記ゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有することを特徴とする電子機器。
【請求項７】
前記第一のスイッチ回路は、前記第一入力ラインに接続されたツェナーダイオードを有し、前記ゲートドライブ電圧が所定の値に達することでツェナーダイオードから降伏電流が出力された際、この降伏電流に基づいて前記第一入力ラインと前記ゲートドライブ回路との導通を切り替え、
前記ゲートドライブ回路は、前記第一入力ラインにゲートドライブ電圧が供給された際、このゲートドライブ電圧を起動電圧として前記ＦＥＴを作動させるためのパルス波を出力するコントロールＩＣを有し、
前記第一入力ラインは、前記コントロールＩＣに前記起動電圧が供給される接続点の前段に同起動電圧の電圧値を安定化させるためのコンデンサーが接続され、
前記第二のスイッチ回路は、前記スタート信号がローレベルに変化した場合に、前記第一入力ラインと前記ゲートドライブ回路との導通をオフにするトランジスターを有する、ことを特徴とする請求項６に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１５０７３（Ｐ２０１１−１５０７３Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２００９−１５６１２０（Ｐ２００９−１５６１２０）
【出願日】平成２１年６月３０日（２００９．６．３０）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願日】平成２１年６月３０日（２００９．６．３０）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]