接合形電界効果トランジスタ（ＪＦＥＴ）を駆動するための、ＤＣ接続２段ゲートドライバが提供される。ＪＦＥＴは、ＳｉＣ ＪＦＥＴのようなワイドバンドギャップ接合形電界効果トランジスタ（ＪＦＥＴ）であり得る。ドライバは、第１ターンオン回路、第２ターンオン回路及びプルダウン回路を含む。ドライバは、入力パルス幅変調（ＰＷM）制御信号を受け入れて、ＪＦＥＴのゲートを駆動させるための出力ドライバ信号を発生させるように配置される。 （もっと読む）

【課題】電流加算型Ｄ／Ａコンバータに用いられる電流スイッチ回路において、低電源電圧時にしきい値電圧の低いトランジスタを用いた際に課題となるダイナミックレンジの低下を改善し、出力電圧範囲を大きく取る。
【解決手段】電流スイッチ回路１は、差動スイッチ１２を構成する第１及び第２のトランジスタＴｒ１２１、Ｔｒ１２２を有する。しきい値電圧制御回路５は、その出力端子Ｖｂｏｕｔから前記差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子に出力するサブストレート電圧を制御して、前記差動スイッチの２個のトランジスタのしきい値電圧を制御する。従って、電流スイッチ回路１の電源電圧を低減させても、特性劣化を生じることなく、差動スイッチ１２内の２個のトランジスタのしきい値に依存する電流スイッチ回路１の出力電圧範囲を大きく取ることができる。 （もっと読む）

【課題】出力回路における各トランジスタのゲート・ソース間に印加される電圧を制限するための構成や単位回路へ入力される制御信号の振幅を小さくするための構成を簡素化する。
【解決手段】単位回路Ｊは、電源線１０１と接地線１０３との間に直列に接続された第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、および第２のＮチャネルトランジスタとを備える。そして、第１のＰチャネルトランジスタがオン状態のときにその電位がＶＤＤとなり、第１のＰチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ＋Ｖtp2となる第１出力信号Ｖ１を第１出力端子から出力し、第２のＮチャネルトランジスタがオン状態のときにその電位がＧＮＤとなり、第２のＮチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ−Ｖtn1となる第２出力信号Ｖ２を第２出力端子から出力する。 （もっと読む）

【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子ＩＮに接続され、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続された第１のＰＭＯＳトランジスタＱ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電流制限部Ｉ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電荷蓄積部Ｃ１とから構成される。電流制限部Ｉ１の電流値は、サブマイクロアンペア以下に設定される。 （もっと読む）

【課題】従来の半導体集積回路は、クロスオーバー電圧の変動幅が増大するという問題があった。
【解決手段】本発明にかかる半導体集積回路は、差動入力の一方に基づいて第１及び第２の信号を生成するプリドライバ４ｃと、差動入力の他方に基づいて第３及び第４の信号を生成するプリドライバ回路４ｄと、ＶＤＤとＶＳＳとの間に設けられ、第１の信号に基づいて制御されるＭＮ４と、第２の信号に基づいて制御されるＭＰ４と、からなる出力回路５ａと、ＶＤＤとＶＳＳとの間に設けられ、第３の信号に基づいて制御されるＭＮ８と、第４の信号に基づいて制御されるＭＰ８と、からなる出力回路５ｂと、ＶＤＤに応じた第１の制御信号を生成する制御信号生成回路６と、を備える。さらに、プリドライバ４ｃは、第１の制御信号に基づいて第１の信号を制御し、第２のプリドライバ４ｄは、第１の制御信号に基づいて第３の信号を制御する。 （もっと読む）

【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子ＩＮに接続され、ソース端子が電源電位ＶＤＤに接続された第１のＰＭＯＳトランジスタＱ１と、ゲート端子が入力端子ＩＮに接続され、ソース端子がトランジスタＱ１のドレイン端子に接続され、ドレイン端子が出力端子ＯＵＴに接続された第２のＰＭＯＳトランジスタＱ２と、ゲート端子が出力端子ＯＵＴに接続され、ソース端子がトランジスタＱ１のドレイン端子とトランジスタＱ２のソース端子との接続点に接続され、ドレイン端子が接地電位に接続された第３のＰＭＯＳトランジスタＱ３と、第１の端子が出力端子ＯＵＴに接続され、第２の端子が接地電位に接続された電流制限部Ｉ１とから構成される。 （もっと読む）

【課題】送信時における高次高調波歪の発生を抑制することができる技術を提供する。
【解決手段】トランジスタのオフ時の電位Ｖｇｓ１を−Ｖａｎｔから−Ｖａｎｔ＋１に大きくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。言い換えれば、トランジスタのオフ時の電位Ｖｇｓ１の絶対値をＶａｎｔからＶａｎｔ−１に小さくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。この結果、オンしたトランジスタから発生する高次高調波歪の増加を抑制することができる。 （もっと読む）

【課題】連続通弧により半導体スイッチが故障に至るような誤動作を回避するドライブ回路を提供する。
【解決手段】外部から入力された駆動信号に基づいて半導体スイッチ２０を駆動させるドライブ回路１０ｂであって、駆動信号に基づいて半導体スイッチ２０の駆動制御を行うゲートドライバ１６と、ゲートドライバ１６による制御の状態にかかわらず、駆動信号の立ち上がりのタイミングに基づいて半導体スイッチ２０のスイッチング周期の終了時までの所定期間に強制的に半導体スイッチ２０をオフさせる強制オフ回路１８とを備える。 （もっと読む）

【課題】ピークホールド回路において、ドループを抑制してピーク電圧を長時間保持できるドループ補正ピークホールド回路を提供すること。
【解決手段】ピークホールド回路のホールドコンデンサＣ１は、一端をダイオードＤ１のカソードに接続し、他端をドループ補正回路２０に接続してある。ドループ補正回路２０は、ホールドコンデンサＣ２の保持電圧を、増幅回路Ａ３において極性を反転してホールドコンデンサＣ１に印加する。即ちドループ補正回路２０は、ホールドコンデンサＣ１にその保持電圧と逆極性のドループ補正電圧を印加する。ドループ補正電圧の印加によりホールドコンデンサＣ１のドループを長時間抑制できる。 （もっと読む）

【課題】パワーオンリセット以外のリセットの場合に負荷を駆動し続け、パワーオンリセットの場合には、例えば負荷を駆動するための信号が与えられるまで、負荷を駆動しないようにすることが可能な負荷駆動装置、及び該負荷駆動装置を備える負荷駆動制御装置を提供する。
【解決手段】電源ラインＢＬ側と接地電位との間に直列に接続されたコンデンサＣ１及び抵抗Ｒ１からなる微分器が電源ラインＢＬの電圧の立ち上がりを微分した微分電圧に基づいて、入力端子２２１，２３１を電源ラインＢＬに夫々プルアップする抵抗Ｒ４，Ｒ１４の入力端子２２１，２３１側と接地電位との間にダイオードＤ３，Ｄ１３を介して接続されたＦＥＴＱ１が、少なくとも入力端子２２１，２３１に入出力ポート３５，３６より負荷Ｌ１，Ｌ２を駆動するための信号を与えられるまで導通する。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）

【課題】電磁波による誤動作を低減することのできる入力回路および半導体集積回路の提供を図る。
【解決手段】入力端子２に供給される入力信号を受け取る入力回路１０ａであって、一端が前記入力端子に接続された容量４２と、前記入力信号を、当該入力信号と同じ正論理の信号に変換し、前記容量の他端に供給して駆動する容量駆動回路５１，５２，４１と、を有するように構成する。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】スピーカにスイッチを直列接続し、ＰＷＭ回路のパルス出力によってスイッチに流す電流を制御するスピーカ駆動システムを提供する。
【解決手段】スピーカのボイスコイルの一方の駆動端子にスイッチ素子の一方の電流端子を接続し、スイッチ素子の制御端子にマイクロコンピュータを接続し、ボイスコイルの他方の駆動端子とスイッチ素子の他方の電流端子との内の一方を回路のグランド端子に、他方を電源端子に接続する。マイクロコンピュータは、ＰＷＭ回路によってパルス信号のデューティ比を制御し、ＰＷＭ回路から出力されるパルス信号のデューティ比に応じてスイッチ素子に電流を流すスイッチ制御信号を出力回路から前記制御端子に出力するデータ処理ユニットを有する。データ処理ユニットは無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、第１値を中心にパルス信号のデューティ比を変化させるようにＰＷＭ回路を制御する。 （もっと読む）

【課題】出力信号の立ち下がりのスロープ特性をその場で可変できる機能を有するドライバ回路を提供する。
【解決手段】入力信号ＴＸＤを受け、駆動出力ノードＮ１、Ｎ２から駆動信号Ｖ１、Ｖ２を出力する駆動制御回路１１、１２と、駆動信号Ｖ１、Ｖ２を受けて駆動されるＭＯＳトランジスタＭ７、Ｍ８を有し、差動出力信号Ｖｄｉｆｆを外部負荷に送出する出力バッファ回路１３と、駆動制御回路１１、１２に付加され、入力信号ＴＸＤを受け、該入力信号の論理レベルが所定の方向に変化した時にＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の開始時間を短縮する動作開始加速回路１４、１５と、動作開始加速回路１４、１５に付加され、選択信号Ｖｓｅｌに応じてＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の終了時間を可変する動作終了可変回路１６、１７と、を具備する。 （もっと読む）

【課題】シリーズＦＥＴおよびシャントＦＥＴとして４端子ＮＭＯＳＦＥＴを用いるＳＰＳＴスイッチ回路では、シリーズＦＥＴがオン状態で、シャントＦＥＴがオフ状態のときに、ＳＰＳＴスイッチ回路はオン状態になる。ＦＥＴのバックゲートには寄生ダイオードが存在し、入力交流信号電圧が所定の閾値を超えると、寄生ダイオードがオン状態になる。その結果、ＳＰＳＴスイッチ回路はスイッチ・デバイスとしての線形動作を維持できなくなり、挿入損失特性やゆがみ特性が悪化する場合がある。
【解決手段】ＦＥＴのバックゲートに、バイアス電圧を印加するためのバイアス電源を設ける。このバイアス電源として、ＤＣ−ＤＣ変換回路を用いることで、ＳＰＳＴスイッチ回路をシリコン半導体チップ化することが容易になる。 （もっと読む）

【課題】充分な長さのリセット期間を安定して得ることができるパワーオンリセット回路を提供する。
【解決手段】電源電圧ＶＤＤの値が第１閾値以上になると、第１スタートアップ回路２０によりバンドギャップリファレンス回路１０の安定動作が開始され、バンドギャップリファレンス回路１０から第１電圧値Ｖ_Ａが出力される。電源電圧の値が第１閾値より大きい第２閾値以上になると、第２スタートアップ回路４０により電圧分割回路３０のＰＭＯＳトランジスタＭＰ_３がオン状態となり、電圧分割回路３０から出力される第２電圧値Ｖ_Ｂは、抵抗器Ｒ_３１，Ｒ_３２の抵抗比に応じて電源電圧の値が分割された値となる。電圧比較回路５０から、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａより小さいときにリセットレベルの電圧値が出力され、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａ以上になると電源電圧レベルの電圧値が出力される。 （もっと読む）

【課題】切替え時のノイズを低減したアナログスイッチ回路を提供する。
【解決手段】入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるインピーダンス素子と、前記インピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、ことを特徴とするアナログスイッチ回路が提供される。 （もっと読む）

【課題】低電圧動作が可能でありながら、中間電源電圧の供給の有無に関わらず動作可能である表示パネルドライバを提供する。
【解決手段】データ線ドライバ３が、出力アンプ回路１４と出力端子１６Ａ、１６Ｂとを具備する。出力アンプ回路１４は、電源電圧ＶＤＤと電圧ＶＭＬとの供給を受けて、正の駆動電圧を出力する正専用出力段２４Ａと、電源電圧と接地電圧の間の駆動電圧を出力可能な正負共用出力段２８とを備えている。正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。電圧ＶＭＬがＶＤＤ／２に設定されたときは、正専用出力段２４Ａが正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。電圧ＶＭＬが接地電圧ＶＳＳに設定されたときは、正負共用出力段２８が正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。 （もっと読む）