【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも４個の電子スイッチ２００のセット１００を備える。第１サブセット１１０の少なくとも２個の電子スイッチ２１０，２３０は直列接続され、第２サブセット１２０の少なくとも２個の電子スイッチ２２０，２４０は直列接続される。前記第１サブセット１１０の第１電子スイッチ２１０に接続される第１バッファ３１０、及び前記第２サブセット１２０の第２電子スイッチ２２０に接続される第２バッファ３２０を備え、前記第１バッファ３１０は開状態における前記第１電子スイッチ２１０を通した電圧降下を最小化し、前記第２バッファ３２０は開状態における前記第２電子スイッチ２２０を通した電圧降下を最小化する。また２個のサブセット１１０，１２０の間に配され、グランドに接続されたスイッチ４１０を備える。 （もっと読む）

【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）

【課題】回路規模が小さく、出力トランジスタのしきい値電圧がばらついてもノイズを抑えつつターンオフ時間を短縮する。
【解決手段】駆動信号ＳｄがＬの時、トランジスタＴ１がオン、Ｔ２がオフしてＶGS(T3)がほぼ電源電圧Ｖccに等しくなりトランジスタＴ３がオンする。駆動信号ＳｄがＨになるとトランジスタＴ１がオフ、Ｔ２がオンする。トランジスタＴ４がオンするので抵抗Ｒ２がバイパスされ、トランジスタＴ３のゲート電荷はトランジスタＴ４、Ｔ２を通して急速に放電する。ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。トランジスタＴ３、Ｔ４のしきい値電圧は一致する傾向があるので、ＶGS(T3)がＶTH(T3)に低下した時点でトランジスタＴ４をオフできる。 （もっと読む）

【課題】半導体スイッチングデバイスが完全な機能を維持していることを保証するために、サービス中にそれらを試験する方法を提供する。
【解決手段】負荷および電圧源２に接続するためのスイッチング回路１であって、負荷への電力をスイッチオンおよびスイッチオフするための１つまたは複数のスイッチングデバイス６、７、．．．、ｎと、負荷を短絡し、それにより負荷を電圧源から隔離するためのプルダウンデバイス４と、一度に複数のスイッチングデバイスのうちの少なくとも１つを起動するために、電圧源が負荷から隔離されている間に動作させることができるコントローラ３とを備え、起動された前記スイッチングデバイスまたは個々のスイッチングデバイスを通って電流が流れ、この電流を測定して、起動された前記スイッチングデバイスまたは個々のスイッチングデバイスが適切に動作しているかどうかを試験することができるスイッチング回路１が開示される。 （もっと読む）

【課題】ターンオン時のゲート電流を所望の電流値に高精度に設定でき、スイッチング損失の低減が可能な電圧駆動型スイッチングデバイスの駆動回路を得る。
【解決手段】ＩＧＢＴ１のゲート端子に接続され、駆動用パルス信号２のオン／オフゲート制御信号に基づき、ＩＧＢＴ１をターンオン／ターンオフさせるゲート信号を前記ゲート端子に出力するゲート駆動定電流回路が示されている。このゲート駆動定電流回路は、正電源３とＧＮＤ電位４間に直列に接続された第１の抵抗５と第１のトランジスタ１５と第２の抵抗６と制御信号伝達トランジスタ７、および正電源３とＩＧＢＴ１のゲート端子間に直列に接続されたゲートオン抵抗８と定電流出力トランジスタ９を備え、第１のトランジスタ１５のベース端子は第１のトランジスタ１５のコレクタ端子と短絡接続されている。 （もっと読む）

【課題】接点スイッチの仕様が変わっても回路変更が必要なくコストダウンを図ったスイッチ回路を提供する。
【解決手段】電流可変回路９が、接点スイッチ３に対して直列接続される。電流可変回路９は、互いに並列接続された複数の抵抗Ｒ１、Ｒ２、Ｒ３と、この複数の抵抗Ｒ１、Ｒ２、Ｒ３に各々直列接続されると共に互いに並列接続された複数のトランジスタスイッチＴｒ１、Ｔｒ２、Ｔｒ３と、を備えている。この電流可変回路９は、トランジスタスイッチＴｒ１、Ｔｒ２、Ｔｒ３のオンオフによって接点スイッチ３がオンのときに当該接点スイッチ３に流れる電流を可変にする。そして、制御ユニットが、接点スイッチ３の仕様に応じた電流が接点スイッチ３に流れるように電流可変回路９を制御する。 （もっと読む）

【課題】電気負荷に電流を流す複数の各トランジスタが設けられている並列な通電用配線の断線を、各トランジスタに大きな電流負担をかけることなく、また電気負荷への通電を中断してしまうことなく検出する。
【解決手段】２つのトランジスタＴｒ１，Ｔｒ２によりリレーのコイル１３ａに通電するＥＣＵ１１では、コイル１３ａへの通電期間中に、電圧変動制御部３１が、トランジスタＴｒ１，Ｔｒ２へのゲート電圧ＶＧ１，ＶＧ２の各々を定期的に且つ互いに時間をずらして所定時間だけ低下させることにより、一方のトランジスタの通電能力が落ちてドレイン・ソース間電圧が所定値以上になる期間を発生させる。そして、故障判定部３２は、各トランジスタのソース電圧ＶＳ１，ＶＳ２の差が所定の閾値以上になったことを検知すると、トランジスタＴｒ１，Ｔｒ２が設けられている通電用配線Ｌ１，Ｌ２の負荷側部分ＬＳ１，ＬＳ２の何れかが断線していると判断する。 （もっと読む）

【課題】低コスト化または小型化を実現可能なマルチバンド対応の高周波モジュールおよび無線通信システムを提供する。
【解決手段】例えば、高周波電力増幅装置ＨＰＡＩＣ１は、ＧＳＭ用のパワーアンプ回路部ＰＡＢＫ＿ＬＢ（ＰＡＢＫ＿ＨＢ）と、ＧＳＭかＷ−ＣＤＭＡかを選択するモード設定信号Ｍｃｔｌを受けて、アンテナスイッチ制御信号ＳｃｔｌをＶＳＷ１レベルかＶＳＷ２レベルで出力する制御回路を備える。ＶＳＷ２は、発振回路ＯＳＣからのクロック信号を用いてＶＳＷ１を昇圧することで生成される。ＨＰＡＩＣ１は、ＭｃｔｌによってＧＳＭが選択された際には、ＯＳＣを停止させると共にＶＳＷ１レベルのＳｃｔｌをアンテナスイッチ装置ＡＮＴＳＷに出力し、ＭｃｔｌによってＷ−ＣＤＭＡが選択された際には、ＯＳＣを用いてＶＳＷ２レベルのＳｃｔｌをＡＮＴＳＷに出力する。 （もっと読む）

【課題】高電位側スイッチ素子の十分な駆動電圧を実現した半導体装置を提供する。
【解決手段】半導体装置は、入力電圧用端子、出力用端子、接地電位用端子、電源電圧用端子、第１端子を有し、入力電圧用端子と出力用端子との間にソースードレイン経路を有する第１ＭＯＳを含む第１チップ、出力用端子と接地電位用端子との間にソースードレイン経路を有する第２ＭＯＳを含む第２チップ、第１ＭＯＳのゲートにその出力が接続された第１駆動回路、第２ＭＯＳのゲートにその出力が接続された第２駆動回路、電源電圧用端子に接続されたドレインと、第１端子に接続されたソースとを有するＰＭＯＳとを含む第３チップが一つのパッケージ内に封止され、第１端子と出力用端子との間に容量が接続可能とされ、第２ＭＯＳがオンとされるとき、ＰＭＯＳはオンとされ、第２ＭＯＳがオフとされるとき、ＰＭＯＳはオフとされる。 （もっと読む）

【課題】電気負荷に電流を流す複数の各トランジスタが設けられている並列な通電用配線の断線を、各トランジスタに大きな電流負担をかけることなく、また電気負荷への通電を中断してしまうことなく検出する。
【解決手段】トランジスタＴｒ１，Ｔｒ２によりリレーのコイル１３ａに通電する装置１１では、コイル１３ａへの通電期間中に、電圧変動制御部３１が、トランジスタＴｒ１，Ｔｒ２へのゲート電圧ＶＧ１，ＶＧ２の両方を定期的に所定時間だけ低下させることにより、両トランジスタＴｒ１，Ｔｒ２の通電能力が落ちてドレイン・ソース間電圧が所定値以上になる検査用期間を発生させ、該検査用期間中に、故障判定部３２が、各トランジスタＴｒ１，Ｔｒ２のドレイン・ソース間電圧を監視し、ドレイン・ソース間電圧が判定値未満のトランジスタがあれば、該トランジスタが設けられている通電用配線の反負荷側部分（ＬＤ１又はＬＤ２）が断線していると判定する。 （もっと読む）

【課題】クロック源の消費電力を増大させることなく、動作クロック周波数に応じて駆動能力を変化させることにより消費電力低減可能なクロックバッファ回路を提供すること。
【解決手段】クロック信号を伝達するバッファ部１０２と、クロック信号の参照クロック信号に対する逓倍数をカウントし、バッファ部１０２に対して逓倍数に基づいたイネーブル信号を出力する駆動能力切替部１０１と、を備え、バッファ部１０２は、当該バッファ部１０２の入力に接続された入力インバータ７と、イネーブル信号によりオンオフが可能であって、それぞれの出力が当該バッファ部の出力に共通に接続された複数の出力インバータ１３〜２８と、を備え、入力インバータ７が１個のＣＭＯＳインバータからなるクロックバッファ回路。 （もっと読む）

【課題】定電流制御に異常が生じる場合、スイッチング素子S＊＃が熱破損するおそれが生じたり、スイッチング状態の切替に伴うサージが過度に大きくなったりするおそれがあること。
【解決手段】電源２０から出力される正の電荷は、異常検出用抵抗体２２、定電流用抵抗体２４および充電用スイッチング素子３２を介してスイッチング素子Ｓ＊＃のゲートに充電される。この際、定電流用抵抗体２４の電圧降下量が規定値となるように、オペアンプ３６によって充電用スイッチング素子３２のゲート電圧が操作される。異常検出用抵抗体２２の電圧降下量は、充電側異常判断部６２に取り込まれ、これに基づき定電流制御の異常の有無が判断される。 （もっと読む）

【課題】高周波スイッチの歪特性の劣化を抑止することができる高周波スイッチを提供する。
【解決手段】アンテナ１１０へ送信信号が出力される共通ポートＣＸと、送信信号が入力される送信ポートＴＸ１、ＴＸ２と、複数の送信ポートと共通ポートとの間にそれぞれ接続され、各送信ポートから共通ポートへの送信信号を導通または遮断する複数のスイッチ部１００Ａ、１００Ｂと、を有し、スイッチ部はシリコン基板に形成された一以上のＭＯＳＦＥＴＴ_ＳＷを有し、ＭＯＳＦＥＴのうち共通ポートに接続されたもののボディ端子と共通ポートに接続された端子との間にキャパシタが接続される。 （もっと読む）

【課題】ＶＭ電位のｄｖ／ｄｔに起因する上アーム電力用スイッチング素子の誤動作を抑制できるレベルシフト回路並びにこれを備えたインバータ装置を提供する。
【解決手段】支持体Ｓｉ基板上にＢＯＸ酸化膜を介しＮ型Ｓｉ活性層を形成したＳＯＩ基板により構成し、分離酸化膜により分離されＮ型ＭＯＳＦＥＴを形成する第１のＮ型Ｓｉ活性層、分離酸化膜により分離されＰ型拡散層による拡散抵抗を形成する第２のＮ型Ｓｉ活性層、分離酸化膜により分離され上アーム制御電源の一端側に接続する第４のＮ型Ｓｉ活性層から構成され、第１のＮ型Ｓｉ活性層を形成する分離酸化膜と第４のＮ型Ｓｉ活性層を形成する分離酸化膜は、隣接配置されるとともに、Ｎ型ＭＯＳＦＥＴのドレイン電極と拡散抵抗の第一の電極を接続し、拡散抵抗の第２の電極を上アーム制御電源の他端側に接続した。 （もっと読む）

【課題】送信端子および受信端子に求められる特性を考慮して設計されたＦＥＴを有する高周波半導体スイッチを提供する。
【解決手段】高周波半導体スイッチ１０は、複数の電界効果型トランジスタ５０を有する。複数の電界効果型トランジスタ５０は、それぞれ、基板１００に間隔を置いて形成されたソース領域１３０およびドレイン領域１４０と、当該間隔上であって基板１００上に形成されたゲート１６０と、基板１００上に形成されソース領域に接続されるソースコンタクト１７２と、基板１００上に形成されドレイン領域１４０に接続されるドレインコンタクト１８２とを含む。受信端子側に接続される受信端子側トランジスタ５０ａのソースコンタクト１７２およびドレインコンタクト１８２間の距離Ｌｒは、送信端子側に接続される送信端子側トランジスタ５０ｃのソースコンタクト１７２およびドレインコンタクト１８２間の距離Ｌｔよりも長い。 （もっと読む）

【課題】より高速駆動に対応でき、かつ、消費電流を低減することができる負荷駆動装置を提供する。
【解決手段】ダーリントン回路によってスイッチングデバイス２を駆動するようにし、ダーリントン回路を構成する第１ＰｃｈＭＯＳＦＥＴ５と第２ＰｃｈＭＯＳＦＥＴ６のドレインを共にスイッチングデバイス２を構成するＩＧＢＴのゲートに接続する。これにより、第２ＰｃｈＭＯＳＦＥＴ６の駆動電流もＩＧＢＴの駆動に用いることができるため、消費電流を低減できると共に、より大電流でのＩＧＢＴ駆動が可能になるため高速駆動を行うことができる。また、第２抵抗４と並列的にスイッチ１０を備え、このスイッチ１０をプルアップ駆動時にオンさせる。これにより、プルアップ駆動時に第１ＰｃｈＭＯＳＦＥＴ５のゲート−ソース間の抵抗値を低下させることが可能となり、駆動スピードが低下することを抑制することが可能となる。 （もっと読む）

【課題】電磁負荷を駆動する内燃機関制御装置において、電磁負荷の駆動周期が短い場合でも、該電磁負荷の故障診断精度を向上させ、ノイズに影響されない高速制御を安定して行う。
【解決手段】電磁負荷制御装置において、前記電圧異常を検出する手段をマスクするためのマスク手段を備え、前記マスク手段は、前記電圧異常の検出タイミングを、電磁負荷遮断と電磁負荷の通電とが繰り返される電磁負荷の通電開始タイミングに合わせて設定してあり、電磁負荷の通電遮断時より一定時間を内部タイマによってカウントすることにより、前記一定時間内に検出された電圧異常の誤検出をマスクするように構成する。 （もっと読む）

【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）